JPH0344696A - Display device - Google Patents

Display device

Info

Publication number
JPH0344696A
JPH0344696A JP1181151A JP18115189A JPH0344696A JP H0344696 A JPH0344696 A JP H0344696A JP 1181151 A JP1181151 A JP 1181151A JP 18115189 A JP18115189 A JP 18115189A JP H0344696 A JPH0344696 A JP H0344696A
Authority
JP
Japan
Prior art keywords
display
character
parallel
clock
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1181151A
Other languages
Japanese (ja)
Inventor
Mutsuo Nogami
野上 睦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1181151A priority Critical patent/JPH0344696A/en
Publication of JPH0344696A publication Critical patent/JPH0344696A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To simply and easily perform lateral double size display by controlling a parallel/serial(PS) converting device which parallel/serial-converts data outputted from a character generator in accordance with the lateral double size specifying information of an attribute memory. CONSTITUTION:Displayed character information formed by a code memory 1 and the character generator 2 is converted to serial data by the PS converting device 7 to display a character and a mark, etc., on a display unit 8. The data fetching timing and the conversion of the device 7 are controlled by a clock outputted from a timing clock generation means 4 based on the specified lateral double size data from the attribute memory 3 and a basic clock. With such constitution, a lateral double size character is not monopolized by the character generator and the lateral double size display is simply and easily performed only by specifying a desired lateral double size to the attribute memory.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、日本語ワードプロセッサ等に使用する表示装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display device used in a Japanese word processor or the like.

従来の技術 従来、この種の表示装置としては、第4図に示す構成が
知られている。第4図において、31は文字コードを記
憶するコードメモリ、32はコードメモリ31が指定す
る文字コードに対応する文字を格納するキャラクタジェ
ネレータ(文字発生器)、33はキャラクタジェネレー
タ32から読み出された文字が表示される表示画面であ
る。
2. Description of the Related Art Conventionally, as a display device of this type, the configuration shown in FIG. 4 is known. In FIG. 4, 31 is a code memory that stores a character code, 32 is a character generator that stores characters corresponding to the character code specified by the code memory 31, and 33 is a character generator that is read out from the character generator 32. This is a display screen on which characters are displayed.

次に上記従来例による横n倍角文字の表示動作について
説明する。
Next, the display operation of n-width characters according to the conventional example will be described.

CPUの制御によりキャラクタジェネレータ32に、例
えば横3倍角文字を3文字分の領域に分割して格納する
と共に、コードメモリ31に、例えばA、B、Cのよう
に3文字分に分割した横3倍角文字の表示文字コードを
表示画面33の表示したい位置に相当する箇所で格納し
、キャラクタジェネレータ32内におけるコードメモリ
31が指定する文字コードの文字に対して表示画面33
に表示させることができる。
Under the control of the CPU, a horizontal triple-width character, for example, is divided into areas for three characters and stored in the character generator 32, and a horizontal triple-width character divided into three character areas, such as A, B, and C, is stored in the code memory 31. The display character code of the double-width character is stored at a location on the display screen 33 corresponding to the position to be displayed, and the character code specified by the code memory 31 in the character generator 32 is displayed on the display screen 33.
can be displayed.

このように、上記従来の表示装置でも、CPUの制御に
より横n倍角文字を表示することができる。
In this way, even the conventional display device described above can display n-width characters under the control of the CPU.

発明が解決しようとする課題 しかしながら、上記従来の表示装置では、CPUにより
横n倍角文字のパターンを生成する必要があるため、C
PUの大きなオーバーヘッドが生じる。また、横n倍角
文字を表示させるときには、キャラクタジェネレータ3
2をn文字分専有してしまうため、非経済的であるなど
の課題があった。
Problems to be Solved by the Invention However, in the conventional display device described above, since it is necessary to generate a pattern of n-width characters by the CPU, the C
Large overhead of PU occurs. Also, when displaying n-width characters, the character generator 3
2 for n characters, which caused problems such as being uneconomical.

本発明は、このような従来の課題を解決するものであり
、CPUが横倍角表示指定を行うだけで横倍角数に従っ
た横倍角文字を表示させることができるようにし、CP
Uのオーバーヘッドを少なくすることができ、また、キ
ャラクタジェネレータを横倍角文字分専有させる必要を
なくシ、経済性を向上させることができるようにした表
示装置を提供することを目的とするものである。
The present invention solves these conventional problems, and enables the CPU to display double-width characters according to the double-width number simply by specifying the double-width display.
The object of the present invention is to provide a display device that can reduce the overhead of U, eliminate the need for a character generator to be used exclusively for double-width characters, and improve economic efficiency. .

課題を解決するための手段 本発明は、上記目的を達成するために、表示手段と、こ
の表示手段の表示画面の各文字に対応する文字コードを
記憶するコードメモリと、文字属性を記憶するアトリビ
ュートメモリと、上記コードメモリから順次読み出され
る文字コードに対応した文字を上記表示手段に表示させ
るためにパラレルデータを出力するキャラクタジェネレ
ータと、このパラレルデータ出力をシリアル信号に変換
して上記表示手段へ送出するパラレル・シリアル変換装
置と、基本クロック、若しくは基本クロックおよび上記
アトリビュートメモリから送出される所望の横倍角数の
横倍角表示指定情報により上記パラレル・シリアル変換
装置の取り込みタイミングとシリアルデータへの変換ク
ロックを生成するタイミングクロック発生手段を備えた
ものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a display means, a code memory for storing a character code corresponding to each character on a display screen of the display means, and an attribute for storing character attributes. a memory, a character generator that outputs parallel data in order to display characters corresponding to character codes sequentially read from the code memory on the display means, and converts this parallel data output into a serial signal and sends it to the display means. The acquisition timing of the parallel to serial converter and the conversion clock to serial data are determined by the basic clock or horizontal double angle display specification information of the desired horizontal double angle number sent from the basic clock and the attribute memory. The system is equipped with a timing clock generating means for generating a timing clock.

作用 したがって、本発明によれば、CPUによりアトリビュ
ートメモリに対して所望の横倍角数の横倍角表示が指定
されると、コードメモリが指定する文字コードの文字を
キャラクタジェネレータからパラレルデータとして出力
し、このパラレルデータをパラレル・シリアル変換装置
に取り込み、変換する際、タイミングクロック発生手段
は指定された横倍角数に従った取り込みタイミングと変
換クロックを発生し、これにより、パラレル・シリアル
変換装置の出力は、変換クロックに同期した信号となり
、表示手段に所望の横倍角数の横倍角文字を表示させる
ことができる。
Therefore, according to the present invention, when the CPU specifies horizontal double-width display of a desired horizontal double-width number for the attribute memory, the character generator outputs the character of the character code specified by the code memory as parallel data; When this parallel data is taken into the parallel-to-serial converter and converted, the timing clock generation means generates the take-in timing and conversion clock according to the specified horizontal double angle number, so that the output of the parallel-to-serial converter is , the signal is synchronized with the conversion clock, and a desired number of horizontal double-width characters can be displayed on the display means.

実施例 以下、本発明の実施例について図面を参照しながら説明
する。
EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例における表示装置を示す機能
ブロック図である。第1図において、lはコードメモリ
であり、CPU(図示省略)により表示文字の文字コー
ドが後述する表示器8の表示画面の表示位置に相当する
箇所で記憶される。2はキャラクタジェネレータであり
、コードレスメモリ1の出力がアドレスとなってアクセ
スされ、文字表示のためにパラレルデータを出力する。
FIG. 1 is a functional block diagram showing a display device in an embodiment of the present invention. In FIG. 1, 1 is a code memory in which character codes of displayed characters are stored by a CPU (not shown) at a location corresponding to a display position on a display screen of a display device 8, which will be described later. A character generator 2 is accessed using the output of the cordless memory 1 as an address, and outputs parallel data for character display.

3は文字属性を記憶するアトリビュートメモリであり、
CPUにより所望の横倍角数の横倍角表示の指定が行な
われる。4はタイミングクロック発生手段であり、基本
クロック5、若しくは基本クロック5およびアトリビュ
ートメモリ3の出力の横倍角表示指定情報6が入力され
る。7はパラレル・シリアル変換装置であり、キャラク
タジェネレータ2のパラレルデータが人力するが、その
取り込みタイミングおよび変換クロックはタイミングク
ロック発生手段4により与えられる。8は表示器であり
、パラレル・シリアル変換装置7の出力により文字を表
示する。
3 is an attribute memory that stores character attributes;
The CPU specifies horizontal double-angle display of a desired horizontal double-angle number. Reference numeral 4 denotes timing clock generation means, into which the basic clock 5 or the basic clock 5 and horizontal double-angle display designation information 6 of the output of the attribute memory 3 are input. Reference numeral 7 denotes a parallel-to-serial converter, in which the parallel data of the character generator 2 is manually input, and its fetch timing and conversion clock are given by the timing clock generating means 4. A display 8 displays characters based on the output of the parallel/serial converter 7.

次に上記実施例の動作について第2図(a)、(b)に
示すタイミングチャートを参照しながら説明する。
Next, the operation of the above embodiment will be explained with reference to timing charts shown in FIGS. 2(a) and 2(b).

CPUによりアトリビュートメモリ3に横倍角表示指定
が行なわれていない文字についてはアトリビュートメモ
リ3から横倍角表示指定情報6が出力されないので、タ
イミングクロック発生手段4はパラレル・シリアル変換
装e7に対して基本クロック(第2図(a)参照)5と
同じ周期の変換クロック(第2図(di参照)とキャラ
クタジェネレータ2の中のコードメモリ1が指定する文
字のパラレルデータ出力(第2図(b)参照)に同期し
た取り込みタイミング(第2図(C1参照)を与える。
Since double-width display designation information 6 is not output from the attribute memory 3 for characters for which double-width-width display is not specified by the CPU in the attribute memory 3, the timing clock generating means 4 outputs the basic clock to the parallel-to-serial converter e7. (See Figure 2 (a)) Conversion clock with the same cycle as 5 (See Figure 2 (di)) and parallel data output of the character specified by the code memory 1 in the character generator 2 (See Figure 2 (b)) ) is provided (see FIG. 2 (see C1)).

パラレル・シリアル変換装置7の出力は、基本クロック
5に同′期したシリアル信号(第2図(e)参照)とな
り、表示器8の表示画面には通常文字が表示される。
The output of the parallel-to-serial converter 7 is a serial signal (see FIG. 2(e)) synchronized with the basic clock 5, and characters are normally displayed on the display screen of the display 8.

一方、CPUよりアトリビュートメモリ3に、例えば横
2倍角表示指定が行なわれている文字についてはアトリ
ビュートメモリ3から横2倍角表示指定情報6が出力さ
れるので、タイミングクロックを発生手段4は、この横
2倍角表示指定情報6と基本クロック5(第3図(a)
参照)を入力とし、パラレル・シリアル変換装置7に対
し、キャラクタジェネレータ2の中のコードメモリ1が
指定する文字のパラレルデータ出力(第3図(b)参照
)における通常表示の2倍の周期の取り込みタイミング
(第3図(C1参照)と変換クロック(第3図(d+参
照)を与える。パラレル・シリアル変換装置7の出力は
、変換クロックに同期したシリアル信号(第3図(e)
参照)となり、表示器8の表示画面には横2倍角の文字
が表示される。
On the other hand, since the CPU outputs double-width-width display designation information 6 from the attribute memory 3 for characters for which double-width-width display is specified, for example, the timing clock generating means 4 uses this horizontal-width display designation information 6. Double-angle display specification information 6 and basic clock 5 (Figure 3(a)
) is input, and the parallel-to-serial converter 7 is given a period twice the normal display in the parallel data output (see FIG. 3(b)) of the character specified by the code memory 1 in the character generator 2. The capture timing (see Figure 3 (C1)) and the conversion clock (see Figure 3 (d+) are given. The output of the parallel-to-serial converter 7 is a serial signal (see Figure 3 (e)) synchronized with the conversion clock.
), and double-width characters are displayed on the display screen of the display 8.

なお、上記実施例では、アトリビュートメモリ3の横倍
角表示指定が2倍の場合について説明したが、これがn
倍であってもタイミングクロック発生手段4のパラレル
・シリアル変換装置7に対する取り込みタイミング出力
と変換クロック出力が通常表示時のn倍の周期となるこ
とにより実現することができる。
In the above embodiment, the case where the horizontal double-angle display specification of the attribute memory 3 is 2 times has been explained, but this is
Even if it is twice as long, it can be realized by making the capture timing output and the conversion clock output of the timing clock generating means 4 to the parallel-to-serial converter 7 have a period n times that of the normal display.

このように、上記実施例によれば、CPUがアトリビュ
ートメモリ3に所望の横n倍角の横倍角表示指定を行う
だけで、キャラクタジェネレータ2のn文字分の領域を
専有することなく、横n倍角文字を表示することができ
る。
In this manner, according to the above embodiment, the CPU can display a desired n-width double-width display in the attribute memory 3 without occupying the area for n characters in the character generator 2. Characters can be displayed.

発明の効果 以上述べたように本発明によれば、CPUによりアトリ
ビュートメモリに対して所望の横倍角数の横倍角表示が
指定されると、コードメモリが指定する文字コードの文
字をキャラクタジェネレータからパラレルデータとして
出力し、このパラレルデータをパラレル・シリアル変換
装置に取り込み、変換する際、タイミングクロック発生
手段は指定された横倍角数に従った取り込みタイミング
と変換クロックを発生し、これにより、パラレル・シリ
アル変換装置の出力は、変換クロックに同期した信号と
なり、表示手段に所望の横倍角数の横倍角文字を表示さ
せることができるので、CPUがアトリビュートメモリ
に対して所望の横倍角数の横倍角表示指定を行うだけで
横倍角文字を表示することができ、CPUのオーバーヘ
ッドを最少にすることができる。また、所望の横倍角数
の横倍角文字表示のときにも、キャラクタジェネレータ
の専有文字領域は1文字分で良く、横倍角文字表示有す
る必要がなく、経済的である。
Effects of the Invention As described above, according to the present invention, when the CPU specifies horizontal double-width display of a desired number of horizontal double-width characters in the attribute memory, the character code specified by the code memory is transferred from the character generator in parallel. When outputting the parallel data as data and importing and converting this parallel data into a parallel-to-serial converter, the timing clock generation means generates the import timing and conversion clock according to the specified horizontal double angle number. The output of the conversion device becomes a signal synchronized with the conversion clock, and the display means can display a desired number of double-width characters, so the CPU can display the desired number of double-width characters in the attribute memory. Double-width characters can be displayed just by specifying them, and the CPU overhead can be minimized. Furthermore, even when displaying a desired number of horizontal double-width characters, the exclusive character area of the character generator only needs to be for one character, and there is no need to display double-width characters, which is economical.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における表示装置を示す機能
ブロック図、第2図は上記実施例による通常文字表示時
のタイミングチャート、第3図は上記実施例による横2
倍角表示時のタイミングチャート、第4図は従来の表示
装置を示す機能ブロック図である。 1・・・コードメモリ、2・・・キャラクタジェネレー
タ、3・・・アトリビュートメモリ、4・・・タイミン
グクロック発生手段、5・・・基本クロック、6・・・
横倍角表示指定情報、7・・・パラレル・シリアル変換
装置、8・・・表示器。
FIG. 1 is a functional block diagram showing a display device according to an embodiment of the present invention, FIG. 2 is a timing chart when normal characters are displayed according to the above embodiment, and FIG. 3 is a horizontal 2
FIG. 4, a timing chart for double-angle display, is a functional block diagram showing a conventional display device. DESCRIPTION OF SYMBOLS 1... Code memory, 2... Character generator, 3... Attribute memory, 4... Timing clock generation means, 5... Basic clock, 6...
Double-width horizontal display designation information, 7...Parallel/serial converter, 8...Display device.

Claims (1)

【特許請求の範囲】[Claims] 表示手段と、この表示手段の表示画面の各文字に対応す
る文字コードを記憶するコードメモリと、文字属性を記
憶するアトリビュートメモリと、上記コードメモリから
順次読み出される文字コードに対応した文字を上記表示
手段に表示させるためにパラレルデータを出力するキャ
ラクタジェネレータと、このパラレルデータ出力をシリ
アル信号に変換して上記表示手段へ送出するパラレル・
シリアル変換装置と、基本クロック、若しくは基本クロ
ックおよび上記アトリビュートメモリから送出される所
望の横倍角数の横倍角表示指定情報により上記パラレル
・シリアル変換装置の取り込みタイミングとシリアルデ
ータへの変換クロックを生成するタイミングクロック発
生手段を備えた表示装置。
a display means, a code memory for storing character codes corresponding to each character on the display screen of the display means, an attribute memory for storing character attributes, and displaying the characters corresponding to the character codes sequentially read from the code memory. A character generator outputs parallel data to be displayed on the display means, and a parallel generator converts the parallel data output into a serial signal and sends it to the display means.
A serial converter and a basic clock, or a horizontal double angle display designation information of a desired horizontal double angle number sent from the basic clock and the attribute memory, generate the acquisition timing of the parallel/serial converter and a conversion clock to serial data. A display device equipped with timing clock generation means.
JP1181151A 1989-07-12 1989-07-12 Display device Pending JPH0344696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1181151A JPH0344696A (en) 1989-07-12 1989-07-12 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1181151A JPH0344696A (en) 1989-07-12 1989-07-12 Display device

Publications (1)

Publication Number Publication Date
JPH0344696A true JPH0344696A (en) 1991-02-26

Family

ID=16095777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1181151A Pending JPH0344696A (en) 1989-07-12 1989-07-12 Display device

Country Status (1)

Country Link
JP (1) JPH0344696A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604978A (en) * 1983-06-23 1985-01-11 株式会社東芝 Display controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604978A (en) * 1983-06-23 1985-01-11 株式会社東芝 Display controller

Similar Documents

Publication Publication Date Title
JPH03196188A (en) Display system for information processor
JPH0344696A (en) Display device
JPH042958B2 (en)
JPS5820438B2 (en) display device
JPH0317698A (en) Circuit device for crt display
JPS628192A (en) Cursor control circuit
JPS6266779A (en) Display circuit for analog timepiece of picture tube
JP2610182B2 (en) Video scanning frequency converter
JPH11184450A (en) Image processor
JPH0610393Y2 (en) Cursor width control circuit in charactor display device
JPH0344731A (en) Display device
KR910010286A (en) Video display adapter
JPS62258495A (en) Character generator
JPH09198027A (en) Character display device
JPH08221047A (en) Character color changing device for 'karaoke'
JPS5836787B2 (en) display address generator
TW264548B (en) Device for scaling and overlaying video with computer graphic display
JPS6383793A (en) Cursor display controller
JPH0569233B2 (en)
JPH02287597A (en) Character display device
JPH05108832A (en) Graphic controller
JPS62258496A (en) Character generator
JPS5927911B2 (en) Display device control method
JPH02167592A (en) Display controller for work station
JPS6383792A (en) Cursor display controller