JPH0344217A - 誤り訂正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ディジタル通信システム、ディジタル記憶装
置等に用いられる誤り訂正装置に関する。

（従来の技術） ディジタル通信システム、ディジタル記憶装置等におい
ては、データの信頼性を高めるために誤り訂正符号が店
く用いられている。

誤り訂正符号を用いた場合の復号器における誤り訂正は
一般に次の手順で行われる。

（１）受信信号系列からシンドロームを計算する。

（２〉シンドロームから誤りの位置と大きさを推定する
。

（３）誤りを訂正する。

この復号手順は任意の符号化率・′訂正能力の誤り訂正
符号に対して適用可能であるが、複雑な回路を必要とす
るため、小形化・低価格化の要求されるシステムに適用
することが難しい。

一方、シンドロームを求めず受信信号系列から生成多項
式による剰余を計算することにより誤りを推定する方法
が、Ｅｒｒｏｒ　Ｃｏｎｔｒｏｌ　Ｃｏｄｌｎｇ：Ｆｕ
ｎｄａｉｅｎｔａｌｓ　ａｎｄ　Ａｐｐｌｉｃａｔｉｏ
ｎｓ（Ｓ、ＬＩｎ　ａｎｄ　Ｄｌ、Ｃｏ５ｔｅｔｏ、Ｊ
ｒ、著、　Ｐｒｅｎｔｌｃｅ−１１ａｌｌ、１９８３）
に紹介されている。この方法による復号器は、エラー・
トラッピング・デコーダと呼ばれ、非常に簡単な回路で
構成可能であるが、単一誤り訂正符号の他は符号化率１
７２以下の２誤り訂正符号など非常に符号化率の低い誤
り訂正符号にしか適用できない。

第３図に符号長ｎの符号に対する従来のエラー・トラッ
ピング・デコーダの構成図を示す。

同図において、入力端子３０１より入力された受信信号
系列Ｒ、Ｒ、・・・Ｒは、バッファ３゜０　　１　　　
　ｎ−１ ２および剰余計算回路３０３に供給される。

バッファ３０２では、誤り訂正が行われるまでの間、受
信信号系列を格納する。

剰余計算回路３０３は、生成多項式Ｇ　（Ｘ）により決
まるフィードバック・シフトレジスタで構成され、受信
信号系列から計算される剰余多項式％式％ （ の係数「。’　　ｉ　　　　ｎ−に−１を求める。

ただし、Ｒ（ｘ）はＲ＋Ｒ１ｘ・・・Ｒｏ−１ｘｎ−１
Ｇ　（ｘ）はｎ−に次の生成多項式を表す。

係数ｒｏ、ｒ１．・・・”　ｎ−に−１はしきい値回路
３０４に供給され、非零の係数「　、・・・”ｉ（ｌの
個ｔ 数℃がしきい値（誤り訂正能力）以下であるか否かが判
定される。

しきい値以下である場合、受信信号のＲ１１，・・・Ｒ
１，！にのみ誤りが発生していることが判明するので、
誤り訂正回路３０５に係数”　　’１　”　ｎ−に−１
およびバッファ３０２に格納されていた受信信号系列が
供給され、誤りが訂正される。

誤りの訂正された受信信号系列は、出力端子３０６から
出力される。

一方、非零係数の個数がしきい値以下でない場合には、
Ｒ、・・・、Ｒ、またはＲの位ｎ−ｋ　　　　　ｎ−２
ｎ−１ 置の誤り、または誤り訂正能力を越える個数の誤りが発
生していることが判明する。

このときは剰余計算回路３０３のフィードバック・シフ
トレジスタにおいて非零の係数の個数がしきい値以下に
なるまで入力なしでシフトを繰り返す。

ｈ回の処理後、非零の係数「　　・・・、ｒｌ、の個１
１’ 数℃がしきい値以下となった場合には、受信信号のＲ１
１−ｈ　ｍａｄ　ｎ’　・・”　Ｒ’ｔ１！−ｈ　ｌ１
ｌａｄ　ｎｌ：誤りが発生していることが判明する。

この場合、上記と同様に誤り訂正回路３０５において受
信信号の誤りが訂正され、訂正された受信信号系列は出
力端子３０６から出力される。

この結果、しきい値以下のすべての誤りを訂正すること
ができる。

このようにエラー・トラッピング・デコーダは非常に簡
単な回路で誤り訂正装置を構成することが可能であるが
、単一誤り訂正符号、または訂正能力が【で符号化率ｔ
７を以下の多重誤り訂正符号に対してしか適用できず、
符号化率が１／ｌを越えるｔ重誤り訂正符号に対しては
適用することができなかった。

これは、符号長を０１情報点数をｋとすると、従来のエ
ラー・トラッピング・デコーダは、サイクリックに連続
するｎ−に個の受信信号の中にすべての誤りが含まれて
いる場合しか誤り訂正を行うことができないためである
。

例えば、２誤り訂正符号については、符号化率が１／２
以下すなわちｎ−に≧にであれば、すべての２個以下の
誤りを訂正可能である（第４図（ａ）参照）が、符号化
率が１／２より大きい場合は、２個の誤りでも訂正不可
能な場合がある（第４図（ｂ）参照）。

このように、符号化率がｌ／ｌを越えるｔ重誤り訂正符
号に対しては、簡単な回路で実現するエラー・トラッピ
ング・デコーダを適用することができなかった。このた
め、符号化率がｌ／ｌを越える誤り訂正符号に対しては
、回路構成が複雑な復号方法を用いなければならなかっ
た。

（発明が解決しようとする課題） このようにｔＩｉ−誤り訂正符号、または訂正能力がｔ
で符号化率ｔ７を以下の多重誤り訂正符号に対しては、
従来のエラー・トラッピング・デコーダにより非常に小
規模な回路で誤り訂正装置を構成することが可能である
が、符号化率が１／ｌを越えるｔ重誤り訂正符号に対し
ては従来の装置を適用することができなかった。

本発明はこのような課題に対処してなされたもので、符
号化率１／を以上のｔ重誤り訂正符号に適用可能でしか
も簡単な構成により実現可能な誤り訂正装置を提供する
ことを目的としている。

［発明の構成］ （課題を解決するための手段） 本発明の誤り訂正装置は、受信信号系列を入力する信号
入力手段と、この信号入力手段により入力された受信信
号系列を記憶する信号記憶手段と、前記信号入力手段に
より入力された受信信号系列から剰余系列を計算する剰
余計算手段と、この剰余計算手段により計算された剰余
系列の重みがしきい値以下であるかを判定するしきい値
判定手段と、前記剰余計算手段により計算された剰余系
列があらかじめ設定されている所定のパターンと一致す
るかを検出するパターン検出手段と、前記しきい値判定
手段により判定された結果またはパターン検出手段によ
り検出された結果に基づき前記信号記憶手段により記憶
された受信信号系列の誤りを訂正する誤り訂正手段と、
この誤り訂正手段により誤り訂正された受信信号系列を
出力する信号出力手段とを具備するものである。

（作　用） 本発明では、受信信号系列から計算される剰余系列の重
みがしきい値以下であるかを判定するしきい値判定手段
により、従来のエラー・トラッピング・デコードと同様
に、サイクリックに連続するｎ−に個の受信信号内にの
み誤りが発生している場合にはそれを正しく訂正するこ
とができる。

また、誤りが連続するｎ−に＋１個以上の信号に及ぶ誤
り系列については、あらかじめ巡回して等しくなる系列
の中で一つの系列についてその剰余系列のパターンをパ
ターン検出手段に記憶しておき、復号時に受信信号から
計算された剰余系列がそのパ汐−ンに等しいか否か検出
することにより、誤りが連続するｎ−に＋１個以上の信
号に及ぶ場合もそれを訂正することが可能になる。

この結果、従来のエラー・トラッピング・デコーダでは
訂正できなかった「符号化率＞ｌ／ｌＪの符号に対して
も正しく誤り訂正を行うことが可能になる。

（実施例） 以下、本発明の実施例の詳細を図面に基づき説明する。

第１図は本発明の一実施例に係る誤り訂正装置の概略的
構成図である。

同図において、ｎビットの受信信号系列は入力端子１０
１から入力され、バッファ１０２と剰余計算回路１０３
に供給される。

バッファ１０２では、誤り訂正が実行されるまで一時受
信信号を格納する。

一方、′剰余計算回路１０３では、受信信号系列からｎ
−に次の生成多項式〇　（ｘ）による剰余多項式％式％ （） の係数ｒｏ、ｒｌ、・・・、「。−に−１を求める。

ただしＲ（Ｘ）−Ｒ＋Ｒｘ＋・・−＋Ｒ，−、ｘ０−’
ｌ である。

係数ｒａｔ　　ｒｌ、・・・、「□−に−１はしきい値
回路１０４に供給され、非零の係数「　、・・・”＋（
ｌの個１ 数℃がしきい値（誤り訂正能力ｔ）以下であるか否かが
判定される。

しきい値以下である場合、受信信号のＲ１□、・・・Ｒ
＋Ｊ２に誤りが発生していることが判明するので、誤り
訂正回路１０６に係数’０”ｌ’　・・・、「。−１−
１およびバッファ１０２に格納されていた受信信号系列
が供給され、誤り訂正される。

誤りの訂正された受信信号系列は、出力端子１゜７から
出力される。

一方、非零係数の個数がしきい値以下でない場合には、
剰余多項式の係数ｒ。、ｒｌ、・・・’　ｎ−に−１を
パターン検出回路１０５に供給する。

パターン検出回路１０５では、しきい値回路１０４では
検出できない特定の誤り系列とそれに対応する剰余系列
をあらかじめ計算して記憶しておき、受信信号系列から
計算された剰余系列「　、ｒ　。

ｌ ・・・、「。−１−１が入力された際に、それが記憶さ
れているパターンと一致するかを検出する。

一致する場合には、その剰余系列に対応する誤り系列を
誤り訂正回路１０Ｂに供給し、上記と同様に誤り訂正を
行う。

また、最初に求められた剰余系列が上の２つの条件をと
もに満たさなかった場合は、誤りがＲｎ−ｔ　　ｎ（ｔ
−１）／ｌ　　Ｊ＋１’　””　Ｒ’　また（ま−２ Ｒに発生しているか、誤り訂正能力を越える−１ 個数の誤りが発生していることが判明する。

なお、ＬＸＪはＸ以上の最小の整数を示す。

このときは剰余計算回路１０３のフィードバック・シフ
トレジスタにおいて、剰余系列の非零の係数の個数がし
きい値以下になるかまたはパターン検出回路１０５に記
憶されたパターンと一致するまで、入力なしでフィード
バック・シフトを繰り返す。

ｈ回のシフト後、非零の係数ｒ　、・・・、「１．、の
ｔ 個数℃がしきい値以下となった場合には、受信信号のＲ
１１−ｈ　ｍｏｄ　ｎ　　’　”・’　ＲＩｆｌ−１ｌ
　ｆｆ１ｏｄ　ｎに誤りが発生していることが判明する
。このときは誤り訂正回路１ｏｆｔに剰余系列’Ｏ”　
ｌ　’　””　　’ｎ−に−１および受信信号系列が供
給され、Ｒｉｔ−ｈ　ｎ＋ｏｄ　ｎ’・・　Ｒ１，！−
０ＩＩｌｏｄｎの位置の誤りが訂正される。

一方、ｈ回の処理後、剰余系列がパターン検出回路１０
５に記憶された剰余系列と一致したならば、そのパター
ンに対応する誤り系列をｈ回負の方向にサイクリック・
シフトした系列が、元の受信信号系列に発生している誤
り系列に等しいことが判明する。この誤り系列は誤り訂
正回路１０６に供給され、誤り訂正が行われる。

すべてのｔ重誤りのパターンは、サイクリックに連続す
るｎ−Ｌｎ（ｔ−１）／ｌ　Ｊの信号内に人っているの
で、パターン検出回路１０５に連続するｎ−に＋１以上
でｎ−Ｌｎ（ｔ−１）ハ」以下の信号にあるｔ個以下の
誤りパターンに対する剰余系列を記憶させておけば、し
きい値開路　１０４による誤り訂正と併せて、すべての
ｔ個以下の誤りを訂正することが可能になる。

また、誤り個数がｔを越える場合には、最初の剰余系列
が求められた時点からｎ回のフィードバック・シフト中
に、しきい値開路１０４またはパターン検出回路（０５
でご１りが検出されない場合は、受信信号系列中に１個
以上の誤りが生じていることが判明する。

符号の誤り訂正個数をｔとすると、第１図におけるパタ
ーン検出回路１０５は、少なくともＲ８とＲｙ、　　（
ｎ　　ｋ　＋１≦Ｍ Ｓｎ−Ｌｎ　（ｔ　　１）／ｌ］　　Ｊに誤りがあり、
その他の誤りがすべてＲ６とＲＭの間に存在し、しかも
その個数がｔ以下であるような各誤り系列に対して、剰
余系列をあらかじめ計算して記憶させておき、受信信号
系列から計算された剰余系列ｒＯ”　ｌ　’　””　　
’ｎ−に−１が入力された際に、それが記憶されている
パターンと一致するかを検出する。

例えば、符号化率が１７２以上、すなわちｎ−ｋ＜Ｌｎ
／２　Ｊの２誤り訂正符号の場合、あらかじめ記憶され
るべきパターンは第５図に示すＬ　ｎ／２　　」−（ｎ
−ｋ）個のみである。この結果、サイクリックに連続す
るしｎ／２　　ヨ個の受信信号内に発生する２個以下の
誤り、すなわちすべての２個以下の誤りは訂正可能にな
る（第６図参照）。

さらに具体的に説明をする。

第２図は（３Ｌ、ｌｏ）ＢＣＩ＋符号で２誤り訂正を行
う場合の誤り訂正装置の構成図である。

同図において、入力端子２０１より３１ビツトの受信信
号系列Ｒ、Ｒ、・・・、ＲＯが順次入力され３０　　　
２９ る。ここで、最初のＲ２Ｏが入力される時点をｔ−１と
し、それ以降Ｒの入力時点ｔ−２，・・・、Ｒｏの９ 入力時点をｔ−３１とする。また、スイッチ２０２．２
０３２０？、２１２，２１４は以下に示すタイミングで
切り替えられる。

スイッチ　２０２：　ｔ−１〜３１　→２０２−ａスイ
ッチ　２０３　：　ｔ−１〜３ｉ→２０３−ａＬ−３２
〜７７→２０３−ｂ スイッチ　２０７　：　ｔ−１〜４６→２０７−ａｔ−
４７〜７７→２０７−ｂ スイッチ　２１２：　ｔ−ｔ　　＋１　−ｔ　　＋１５
−２１２−ａ７　　　　　　　　　　Ｔ ｔ−ｔ　　　　＋ｌ　　　〜ｔ　　Ｐ＋１６　　→２１
２−ｂスイッチ　２１４　：　ｔ−１６〜ｔ　　→２１
４−ａｔ−ｔ　　　＋１〜→２１４−ｂ ただし、ｔ　　：しきい値回路からスイ・ソチ２１２に
制御信号が出される時点 ただし３１≦ｔ　≦６２ ｔＰ：パターン検出回路からスイ・ノチ２１２に制御信
号が出される時点 ただし３１≦Ｌｐ≦６２ 入力端子２０１より入力される受信信号系列Ｒ３０’Ｒ
、・・・、Ｒｏは、剰余計算回路２０８およびシフ９ ト・レジスタ２０４，２０５に供給される。

剰余計算回路２０８は、生成多項式Ｇ（Ｘ）により決定
されるフィードバック・シフト・レジスタで構成され、
ｔ−ａｔで受信信号系列に対応する剰余系列が求められ
る。

それ以降ｔ−３１＋ｈ（ｈ−０，１，・・・、３０〉で
は、受信信号系列をｈ回負の方向にサイクリ・ツク・シ
フトした系列に対する剰余系列が求められる。

各時点で求められる１５ビツトの剰余系列’１４’　１
３’　・・・、ｒｏは、しきい値回路２０９に入力され
る。

しきい値回路２０９は、剰余系列のハミング重み（１“
の個数）が２以下であるかを判定し、２以上であればス
イッチ２１２に制御信号を出力する。

この時点を＊−１（≧３１）とすると、重みが２以下の
剰余系列’　１４’　　　Ｈ’　　　　　。

・・・、ｒ　は、受信信号 をｈ−ｔ−ａｔ回サイクリック・シフトした系列の下位
１５ビツトに生じた誤りのパターンに等しい。

この場合、それ以外の１６ビツトには誤りは生じていな
い。

スイッチ２１２はｔ−１＋１から　ｔ　＋１５までの間
Ｔ　　　　　　　　　　　　Ｔ のみ端子２１２−ａ側に接続され、それ以外はどこにも
接続されない。

また、スイッチ２１４は、１−１　　までは端子２１４
−ａに接続されており、ｔ−１＋１以降は端子２１４−
ｂ側に接続される。

この結果、加算器２０６には１−１　　の時点での剰余
系列’　１４’　　１３’　・・・、ｒｏが送られる。

一方、受信信号系列は、シフト・レジスタ２０４゜２０
５によりｈ回サイクリックにシフトされているので、剰
余系列と加算器２０６によって加算されることにより誤
り訂正が正しく行われる。

ｔ−３１＋ｈ　（ｈ−０、１、・・・、３０）の各時点
において、剰余系列のハミング重みがしきい値を越えな
い場合は、剰余系列’　１４”　１３’　・・・＋　　
ｒｏはそのままパターン検出回路２１０に供給される。

パターン検出回路２１０は、 ｘ　３０＋　ｘ　１４ｍｏｄ　（ｘ） の剰余多項式の１５ビツトの係数を記憶しており、入力
された剰余系列’　１４’　　１３’　・・・、ｒｏが
これと等しいか否かを検出する。

記憶されているパターンと等しい場合にはスイッチ２１
２に制御信号を出力する。

この時点をｔ＝ｔｐ（≧３１）とすると、スイッチ２１
２はｔ−ｔｐ＋ｔからｔ　Ｐ＋ｌＢの間のみ端子２１２
−ｂ側に接続され、それ以外はどこにも接続されない。

メモリ２１１に記憶された１６ビツトの誤り系列（１０
０００００００００００００ｔ）を加算器２０Ｇに出力
する。

この誤り系列は、ｈ−ｔ　Ｐ−３１回サイクリック・シ
フトされた受信系列と加算器２０Ｇにおいて加算され、
正しく誤り訂正される。

ここで、受信信号中の誤り個数が２以上であれば、ｔ−
ａｔから６１の間に、剰余系列はその重みが２以下にな
るか、またはそのパターンがパターン検出回路２１０に
記憶されたパターンと必ず等しくなる。

また、ｔ−３１から６１の間に、上記の条件を満たす系
列が得られない場合には、３個以上の誤りが発生したこ
とが判明する。この結果、２個以下の誤りはすべて正し
く復号される。

［発明の効果］ 以上説明したように、本発明の誤り訂正装置は、従来の
エラー・トラッピング・デコーダにＩＩＪＩ　ｆ４１な
回路を付加するだけ、で、従来のエラー・トラッピング
・デコーダでは復号できなかった符号化率か１／ｌより
大きい１重誤り訂正符号の復号が可能になる。しかも、
符号化率が１ハの符号に対して−股に用いられているシ
ンドロームを用いた復号法よりも簡単な回路で構成でき
る。

【図面の簡単な説明】

第１図は本発明の一実施例に係る誤り訂正装置の概略的
構成図、第２図は本発明の一実施例に係る誤り訂正装置
の回路図、第３図は従来のエラートラッピング・デコー
ダの概略的構成図、第４図は従来のエラー・トラッピン
グ・デコーダによる誤り訂正の様子を示した図、第５図
は本実施例装置のパターン検出回路において検出される
べき剰余系列のパターンとそれに対応する誤り系列を示
した図、第６図は本実施例の誤り訂正装置による誤り訂
正の様子を示した図である。 １０１・・・入力端子、１０２・・・バッファ、１０３
・・・剰余計算回路、１０４・・・しきい値開路、１０
５・・・パターン検出回路、１０６・・・誤り訂正回路
、１０７・・・出力端子。

Claims (1)

1. 【特許請求の範囲】 受信信号系列を入力する信号入力手段と、 この信号入力手段により入力された受信信号系列を記憶
   する信号記憶手段と、 前記信号入力手段により入力された受信信号系列から剰
   余系列を計算する剰余計算手段と、この剰余計算手段に
   より計算された剰余系列の重みがしきい値以下であるか
   を判定するしきい値判定手段と、 前記剰余計算手段により計算された剰余系列があらかじ
   め設定されている所定のパターンと一致するかを検出す
   るパターン検出手段と、 前記しきい値判定手段により判定された結果またはパタ
   ーン検出手段により検出された結果に基づき前記信号記
   憶手段により記憶された受信信号系列の誤りを訂正する
   誤り訂正手段と、 この誤り訂正手段により誤り訂正された受信信号系列を
   出力する信号出力手段と を具備することを特徴とする誤り訂正装置。