JPH0343786A - Signal processing circuit for active matrix liquid crystal panel - Google Patents

Signal processing circuit for active matrix liquid crystal panel

Info

Publication number
JPH0343786A
JPH0343786A JP17843189A JP17843189A JPH0343786A JP H0343786 A JPH0343786 A JP H0343786A JP 17843189 A JP17843189 A JP 17843189A JP 17843189 A JP17843189 A JP 17843189A JP H0343786 A JPH0343786 A JP H0343786A
Authority
JP
Japan
Prior art keywords
video signal
signal
liquid crystal
line
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17843189A
Other languages
Japanese (ja)
Inventor
Hiroaki Ishitani
石谷 普朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17843189A priority Critical patent/JPH0343786A/en
Publication of JPH0343786A publication Critical patent/JPH0343786A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To eliminate a vertical brightness inclination without reference to whether an image is light or dark by providing a signal processing means which varies a quantity for compensating the vertical brightness inclination according to a picture element potential. CONSTITUTION:Video signals after series/parallel conversion are inputted through a series/parallel converting circuit 7 to X electrodes 4 to which input electrodes of field effect transistors 3 are connected in common, column by column; and a multiplier 12 multiplies a video signal inputted to a video signal input terminal 10 by a correction signal inputted to a correction signal input terminal 11 and an AC converting circuit 13 which converts the output of the multiplier 12 into an AC signal. In this case, the video signal increases in amplitude relatively with time from right after the inversion of the video signal to right before next inversion. Consequently, the vertical brightness inclination can be corrected without reference to whether the image is light or dark.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、電界効果トランジスタ、特にTFT (T
hin Film Transistor:薄膜トラン
ジスタ)を用いたアクティブマトリックス液晶パネルを
駆動するための信号処理回路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to field effect transistors, particularly TFTs (TFTs).
The present invention relates to a signal processing circuit for driving an active matrix liquid crystal panel using thin film transistors (thin film transistors).

[従来の技術] 近年、マトリックス状に配置された液晶セルのそれぞれ
にTPTを接続し、液晶セルを駆動する構造のTPTア
クティブマトリックス液晶パネルが利用されるよろにな
ってきた。
[Prior Art] In recent years, TPT active matrix liquid crystal panels, which have a structure in which a TPT is connected to each of liquid crystal cells arranged in a matrix to drive the liquid crystal cells, have come into use.

第5図はこのようなTPTアクティブマトリックス液晶
パネルモジュールの全体構成を示す等価回路図である。
FIG. 5 is an equivalent circuit diagram showing the overall configuration of such a TPT active matrix liquid crystal panel module.

図において、(1)はマトリックス状に配置された液晶
セル、(2)は各液晶セル(1)と並列接続されている
記憶用コンデンサ、(3)は各液晶セル(1)毎にその
一方の電極(ドレイン電極又は画素電極)に接続されて
いる電界効果トランジスタ(FET又はTPT)であっ
て、これら3つの素子により一画素を構成している。(
4)はマトリックスの各列毎に電界効果トランジスタ(
3)の入力電極(ソース電極)に共通に接続された複数
のX電極、(5)はマトリックスの各行毎にFET (
3)のゲート電極に共通接続された複数のY電極である
。また(6)はY電極(5)に順次走査パルスを印加す
る走査回路、(7)は映像信号をサンプリングしホール
ドすることにより1水平走査分の映像信号をX電極と同
数の並列の映像信号に変換しX電極(4)に印加する直
/並列変換回路、(8)は全ての液晶セル(1)の他方
の電極に共通接続された共通電極である。(9)は液晶
セルをドライブするために増幅・交流化された前記映像
信号を直/並列変換回路(7)に供給するための交流化
映像信号入力端子である。
In the figure, (1) is a liquid crystal cell arranged in a matrix, (2) is a storage capacitor connected in parallel with each liquid crystal cell (1), and (3) is one of the liquid crystal cells for each liquid crystal cell (1). These three elements constitute one pixel. (
4) is a field effect transistor (
3) a plurality of X electrodes commonly connected to the input electrode (source electrode), and (5) a FET (
A plurality of Y electrodes are commonly connected to the gate electrode of 3). In addition, (6) is a scanning circuit that sequentially applies scanning pulses to the Y electrode (5), and (7) is a scanning circuit that samples and holds the video signal to convert the video signal for one horizontal scan into the same number of parallel video signals as the X electrodes. A serial/parallel conversion circuit (8) is a common electrode commonly connected to the other electrode of all liquid crystal cells (1). (9) is an AC video signal input terminal for supplying the amplified and AC video signal to the serial/parallel conversion circuit (7) for driving the liquid crystal cell.

次に第5図のTPTアクティブマトリックス液晶パネル
モジュールを駆動する方法について説明する。今、Y電
極(5)のi行目の電極をYlとすると、Y電極(5)
の各電極、例えばY1〜Y4の電極には、第6図のY1
〜Y4のようなタイミングの波形信号が走査回路(6)
により印加されている。この走査パルスが電界効果トラ
ンジスタ(3)のゲートに加わると、その選択された行
の全ての電界効果トランジスタ(3)はオン状態となり
、X電極(4)から並列映像信号に応じた電荷が電界効
果トランジスタ(3)を介して記憶用コンデンサ(2)
に充電される。そして、電界効果トランジスタ(3)が
オフ状態になっても、次に書き込まれるまでの1フレー
ムの期間、記憶用コンデンサ(2)に蓄えられた電荷に
より、液晶セル(1)に対して映像信号に対応した電圧
が印加され続けるため、各液晶セル(1)の透過光が映
像信号により制御され表示できることになる。
Next, a method of driving the TPT active matrix liquid crystal panel module shown in FIG. 5 will be explained. Now, if the i-th electrode of Y electrode (5) is Yl, then Y electrode (5)
For each electrode, for example, Y1 to Y4, Y1 in FIG.
~The waveform signal with timing like Y4 is the scanning circuit (6)
is applied by. When this scanning pulse is applied to the gate of the field effect transistor (3), all the field effect transistors (3) in the selected row are turned on, and charges corresponding to the parallel video signal are transferred from the X electrode (4) to the electric field. Storage capacitor (2) via effect transistor (3)
is charged to. Even if the field effect transistor (3) is turned off, the video signal is sent to the liquid crystal cell (1) by the charge stored in the storage capacitor (2) for one frame period until the next write. Since a voltage corresponding to the voltage is continuously applied, the transmitted light of each liquid crystal cell (1) can be controlled by the video signal and displayed.

なお、液晶セル(1)に同極性の電圧を印加し続けるε
寿命が短くなるという問題があるため、液晶セル(1)
に印加する電圧の極性が逆になっても同じ透過光特性を
有していることを利用して、第6図のS (Vブレティ
スケールの場合)のように、基準電位Vcに対して画素
電極の電位がフレーム周期で反転するようにしている。
It should be noted that the voltage ε of the same polarity continues to be applied to the liquid crystal cell (1).
Due to the problem of shortened lifespan, liquid crystal cells (1)
Taking advantage of the fact that the transmitted light characteristics remain the same even if the polarity of the voltage applied to the voltage is reversed, it is possible to The potential of the pixel electrode is inverted at each frame period.

このため、映像信号処理において交流化する際には、第
7図に示すような特性にしている。すなわち、入力信号
VOに対し、出力信号Sが、Vc±(d十bVO)のよ
うに、正極性時と負極性時で基準電位VCを中心として
対称となっている。
Therefore, when converting to AC in video signal processing, characteristics as shown in FIG. 7 are used. That is, with respect to the input signal VO, the output signal S is symmetrical about the reference potential VC at positive polarity and negative polarity, such as Vc±(d+bVO).

ここで、第6図には出力信号Sと同時に、第5図の共通
電極(8)に印加する共通電極電位VCOHのレベルが
示されている。
Here, FIG. 6 shows the level of the common electrode potential VCOH applied to the common electrode (8) of FIG. 5 at the same time as the output signal S.

本来、TPTアクティブマトリックス液晶パネルモジュ
ールの全体構成が第5図に示す通りであれば、V CO
MとVCは一致するべきものである。
Originally, if the overall configuration of the TPT active matrix liquid crystal panel module was as shown in Figure 5, V CO
M and VC should match.

しかし、現実には、液晶パネル部の真の等価回路は種々
の要因で、より複雑になっており、その影響で、第6図
に示すように、VCとV COMとの差ΔVをとらなけ
ればならなくなっている。以下、この理由を、第8図、
第9図を用いて詳細に説明する。
However, in reality, the true equivalent circuit of the liquid crystal panel section has become more complicated due to various factors, and as a result, as shown in Figure 6, it is necessary to take the difference ΔV between VC and V COM. It is no longer necessary. The reason for this is shown below in Figure 8.
This will be explained in detail using FIG. 9.

第8図は現実に近いTPTアクティブマトリックス液晶
パネルの1画素の等価回路図である。電界効果トランジ
スタ(3)及びg=がCmの記憶用コンデンサ(2)、
共通電極(8)は従来例と同様であり、電界効果トラン
ジスタ(3)のソース(3a)及びゲート(3b)は、
それぞれ第5図のX電極(4) 、Y電極(5)に接続
されている。また、Cec及びRecはそれぞれ、第5
図の液晶セル(1)の等価回路で容量分と抵抗性に相当
している。更にCgdはゲートとドレインの重なりによ
り生じるゲート・ドレインカップリング容量である。
FIG. 8 is an equivalent circuit diagram of one pixel of a realistic TPT active matrix liquid crystal panel. a field effect transistor (3) and a storage capacitor (2) with g=Cm;
The common electrode (8) is the same as the conventional example, and the source (3a) and gate (3b) of the field effect transistor (3) are
They are connected to the X electrode (4) and Y electrode (5) in FIG. 5, respectively. In addition, Cec and Rec are the fifth
The equivalent circuit of the liquid crystal cell (1) shown in the figure corresponds to the capacitance and resistance. Furthermore, Cgd is a gate-drain coupling capacitance caused by the overlap of the gate and drain.

第9図は、第8図の等価回路に基づく動特性を説明する
線図であり、画素(ドレイン)電圧の大時間の波形を示
している。まず、ゲート選択期間(ゲートがONの期間
)、正極性、負極性側共に、ソース電圧に応じた電位に
容量分Cm及びCecが充電される。次に、ゲートがO
FFになった瞬間、ゲートパルスの振幅Vgが容量分C
111及びCecの並列容量とゲート・ドレインカップ
リング容量Cgdにより分圧される分、すなわち、 gd ΔVgd−@Vg Cm  +Cec+Cgd だけ電位が図示のようにシフトする。そして、ゲートが
OFFとなるほぼ1フレームの期間、抵抗骨Reeによ
り放電され、ΔVRだけ電位が低下し、上記のサイクル
が繰返されることになる。従って、液晶を理想に近い状
態で交流駆動するには、第9図の画素(ドレイン)電圧
の実時間波形のほぼセンターに共通電極(8)の電位を
もってくる必要があり、このため、図示のように、実際
の共通電極電位V COMを、交流化を行う際の基準電
位VCより、上記ゲー ト・ドレインカップリング容量
Cgdによる降下分ΔVgd及び抵抗Recによる降下
分ΔVRを考慮した分ΔVcだけ低めに設定している。
FIG. 9 is a diagram illustrating dynamic characteristics based on the equivalent circuit of FIG. 8, and shows the waveform of the pixel (drain) voltage over a large period of time. First, during the gate selection period (the period in which the gate is ON), the capacitances Cm and Cec are charged to a potential corresponding to the source voltage on both the positive and negative polarity sides. Then the gate is O
At the moment it becomes FF, the amplitude Vg of the gate pulse is equal to the capacitance C
As shown in the figure, the potential shifts by an amount divided by the parallel capacitance of 111 and Cec and the gate-drain coupling capacitance Cgd, that is, gd ΔVgd−@Vg Cm +Cec+Cgd. Then, during approximately one frame period when the gate is OFF, the resistor bone Ree discharges, the potential decreases by ΔVR, and the above cycle is repeated. Therefore, in order to AC drive the liquid crystal in a state close to ideal, it is necessary to bring the potential of the common electrode (8) approximately to the center of the real-time waveform of the pixel (drain) voltage shown in FIG. As such, the actual common electrode potential V COM is lower than the reference potential VC when converting to AC by an amount ΔVc that takes into account the drop ΔVgd due to the gate-drain coupling capacitance Cgd and the drop ΔVR due to the resistor Rec. It is set to .

次に、この発明が問題としているTPTのOFF特性が
画質に与える影響について述べる。
Next, the influence of the TPT OFF characteristic on image quality, which is the problem of this invention, will be described.

第10図は、横軸に時刻t、縦軸にラインアドレスをと
った場合、フレーム周期で正極性あるいは負極性に交流
化された映像信号の各ラインに書込まれる瞬間から次に
書込まれる瞬間までの極性がどのようになっているかを
示している。説明を簡略化するため、TPTパネルの画
素構成は、6ラインからなるものとし、第1ラインを最
上部のライン、第6ラインを最下部のラインとする。第
10図より、例えば、第1ライン(画面上部〉では正極
性に書込まれた後ソースパスラインに供給される信号は
、次にこのラインが書込まれるまで常に正極性であり、
また、負極性に書込まれた後ソースパスラインに供給さ
れる信号は、次にこのラインが書込まれるまで常に負極
性であることが読みとれる。
In Fig. 10, when time t is plotted on the horizontal axis and line address is plotted on the vertical axis, the next data is written from the moment it is written to each line of the video signal, which is changed to positive or negative polarity in the frame period. It shows what the polarity is up to the moment. To simplify the explanation, the pixel configuration of the TPT panel is assumed to consist of six lines, with the first line being the top line and the sixth line being the bottom line. From FIG. 10, for example, in the first line (at the top of the screen), the signal supplied to the source path line after being written with positive polarity is always positive until this line is written next.
Furthermore, it can be read that the signal supplied to the source path line after being written to negative polarity is always negative polarity until this line is written next time.

一方、第6ライン(画面下部)では、第1ラインの状況
とは逆に、例えば、第6ラインが正極性に書込まれた後
ソースパスラインに供給される信号は直ちに負極性に変
化し、この状況は、次にこのラインが書込まれるまで続
く。また、第6ラインが負極性に書込まれた場合、ソー
スパスラインに供給される信号は直ちに正極性に変化し
、この状況が次にこのラインが書込まれるまで続くこと
になる。
On the other hand, in the 6th line (at the bottom of the screen), contrary to the situation in the 1st line, for example, after the 6th line is written to positive polarity, the signal supplied to the source path line immediately changes to negative polarity. , this situation continues until the next time this line is written. Furthermore, if the sixth line is written to negative polarity, the signal supplied to the source path line will immediately change to positive polarity, and this situation will continue until this line is written next.

従って、画面下部では、上部に比べ、ドレイン(画素)
−ソース間の電圧が高い状態が長く続く傾向にあり、こ
の傾向は画面」二部から下部に向う程、強くなることが
わかる。しかし、FET (FTP)はその原理上、S
−D間の電圧が高くなれば、OFF期間の漏れ電流1 
OFFが増大することになる。第11図は、この影響で
、各画素の電圧が1フレームの期間、どのように変動す
るかを第11図に示す。なお、第11図では説明を簡略
化するため、第9図で説明したΔVgd及び液晶の抵抗
骨Recによる電位降下ΔVl?についての効果は無視
している。
Therefore, at the bottom of the screen, there are more drains (pixels) than at the top.
It can be seen that the voltage between the -source and the source tends to remain high for a long time, and this tendency becomes stronger as you move from the second part of the screen toward the bottom. However, in principle, FET (FTP)
-D voltage increases, leakage current 1 during OFF period
OFF will increase. FIG. 11 shows how the voltage of each pixel changes during one frame period due to this influence. In addition, in FIG. 11, in order to simplify the explanation, ΔVgd explained in FIG. 9 and the potential drop ΔVl? due to the resistance bone Rec of the liquid crystal are shown. The effect of is ignored.

第11図の上段は、ソースパスラインの信号電圧、中段
は、上部ラインの画素電極の信号電圧、下段は、下部ラ
インの画素電極の信号電圧のそれぞれの変動の様子を、
横軸に時間tをとって表現している。図中、上段のソー
スパスライン信号に記入した、コモン電極(共通電極)
の電位V CONは先にも述べたようにΔVgdの影響
を無視し、VCON−Vcとしている。また、ソースに
供給される信号は、正極性側Vc + (d+bVO)
 、負極性側Vc −(d+bVO)なる白ピーク信号
トシ、TPTを介して各画素に書込まれる瞬間は上記電
位までチャージ又はディスチャージされるものとする。
The upper part of FIG. 11 shows the signal voltage of the source pass line, the middle part shows the signal voltage of the pixel electrode of the upper line, and the lower part shows the signal voltage of the pixel electrode of the lower line.
It is expressed by taking time t on the horizontal axis. Common electrode (common electrode) written in the upper source path line signal in the figure
The potential VCON is set to VCON-Vc, ignoring the influence of ΔVgd, as described above. In addition, the signal supplied to the source is the positive polarity side Vc + (d+bVO)
, the negative polarity side Vc - (d+bVO), which is a white peak signal, is charged or discharged to the above potential at the moment it is written into each pixel via TPT.

まず、第11図の中段(上部ラインの画素信号)に着目
すると、上部ラインが書込まれる瞬間、VCOM±(d
+bVo)なる電位となり、その後、ソースパスライン
に供給される信号の極性は、1フレームの間、書込まれ
た瞬間の極性と大半が同一であり、S−D間の電位差が
小さいため、OFF期間の漏れ電流1 OFFは十分低
く、従って、画素電位もほとんど変動しない。但し、ソ
ース信号の極性が変化してから、上部ラインが選択され
るまでのわずかな時間、OFF期間の漏れ電流1OFF
の増加による影響が若干出る。
First, if we pay attention to the middle row of FIG. 11 (pixel signals of the upper line), at the moment the upper line is written, VCOM±(d
After that, the polarity of the signal supplied to the source path line is mostly the same as the polarity at the moment of writing during one frame, and the potential difference between S and D is small, so the signal is turned OFF. The leakage current during the period 1 OFF is sufficiently low, and therefore the pixel potential hardly changes. However, the leakage current during the OFF period is 1OFF, which is a short time after the polarity of the source signal changes until the upper line is selected.
There will be some impact from the increase in

次に、第11図の下段(下部ラインの画素信号)に着目
すると、下部ラインが書込まれた瞬間、VCOM±(d
+bVo)となるが、その後まもなく、ソースパスライ
ンの信号の極性が反転するため、171ノ一ム間の大半
の期間、S−D間の電位差が大きい状態となり、OFF
期間の漏れ電流I OFFの増大の影響で、図のように
画素電位が変動する。
Next, paying attention to the lower part of FIG. 11 (pixel signals of the lower line), at the moment when the lower line is written, VCOM±(d
+bVo), but soon after that, the polarity of the signal on the source path line is reversed, so the potential difference between S and D is large for most of the 171 node period, and the OFF
Due to the influence of the increase in leakage current I OFF during the period, the pixel potential fluctuates as shown in the figure.

第12図は、画面上部及び下部の画素電極と共通電極と
の間の電位差の絶対値の時間変動を示したものである。
FIG. 12 shows temporal fluctuations in the absolute value of the potential difference between the pixel electrodes and the common electrode at the top and bottom of the screen.

液晶は、その両端の電位差の実効値に比例して応答する
ため、画面上下で第12図のような差があると、画面下
部の実効値が上部に比べ小さいこととなり、垂直輝度傾
斜として現れ、著しく、画質が劣化することとなる。
Since a liquid crystal responds in proportion to the effective value of the potential difference between its two ends, if there is a difference between the top and bottom of the screen as shown in Figure 12, the effective value at the bottom of the screen will be smaller than the top, which will appear as a vertical brightness gradient. , the image quality will deteriorate significantly.

従来、この種の問題に対する対策として、第13図に示
すように、各画素の交流化周期が1フレームとなること
を考慮しつつ、ライン周期でもその極性が反転するよう
な駆動方式をとっていた。
Conventionally, as a countermeasure to this kind of problem, a driving method has been adopted in which the polarity is reversed even in the line period, taking into account that the alternating current cycle of each pixel is one frame, as shown in Figure 13. Ta.

なお、第13図の見方は、第10図のそれと同様である
。このような駆動方式によれば、第1ラインでも、第6
ラインでも、各画素電位に対して、その逆極性の信号が
ソースパスラインにほぼ等しい期間供給されることにな
る。
Note that the view of FIG. 13 is the same as that of FIG. 10. According to such a driving method, even in the first line, the sixth line
Also in the line, for each pixel potential, a signal of the opposite polarity is supplied to the source path line for approximately the same period of time.

第14図はその様子を示すもので、図の見方は、第11
図のそれと同様である。図から明らかなように、」二部
ライン及び下部ライン共、1フレームのうち、各ライン
に書込まれた極性と逆極性の信号がソースパスラインに
供給される期間、OFF期間の漏れ電流1 OFFの増
大の影響が出る。
Figure 14 shows this situation.
It is similar to that in the figure. As is clear from the figure, for both the second line and the lower line, the leakage current is 1 during the OFF period, which is a period in which a signal with a polarity opposite to that written in each line is supplied to the source path line in one frame. There is an effect of an increase in OFF.

第15図は、第12図と同様に、画素電極とコモン電極
間の電位差の絶対値の時間変動の様子を、上部ライン及
び下部ラインについて示したものである。このような方
法によれば、画面上部と下部で、図のように各画素の電
位変動の様子はほとんど同一となるため、前述の垂直輝
度傾斜は解消される。
Similarly to FIG. 12, FIG. 15 shows how the absolute value of the potential difference between the pixel electrode and the common electrode changes over time for the upper line and the lower line. According to this method, the potential fluctuations of each pixel at the top and bottom of the screen are almost the same as shown in the figure, so the vertical brightness gradient described above is eliminated.

しかし、このような駆動方式によると、ソースパスライ
ンに供給する信号は、フレーム反転に比べ、ライン周期
で反転する高周波信号となる。ところが、一般に、TF
Tパネルのソースパスラインの負荷容量は、ドライバI
C出力インピーダンスに対し無視できる程小さいもので
はなく、このようにソースパスライン信号が高周波化す
ることは、その実効値の低下を招く。これを補償するに
はq実効値が低下してもよいように、事前に大振幅の信
号を供給する必要があった。これが映像信号処理部やソ
ースドライバのダイナミックレンジの増大、ひいては消
費電力の増大を招くのみにとどまらず、特にソースドラ
イバでは、コンパクト実装の観点からますますLSIの
集積規模が大きくなる傾向に相反する結果となり、その
悪影響は致命的なものとなっていた。
However, according to such a driving method, the signal supplied to the source path line is a high-frequency signal that is inverted at the line period, compared to frame inversion. However, in general, TF
The load capacitance of the source path line of the T panel is the driver I
It is not so small that it can be ignored with respect to the C output impedance, and increasing the frequency of the source path line signal in this way leads to a decrease in its effective value. To compensate for this, it was necessary to supply a signal with a large amplitude in advance so that the effective value of q could be reduced. This not only causes an increase in the dynamic range of the video signal processing unit and the source driver, but also an increase in power consumption.In particular, for the source driver, this is a result that contradicts the trend of increasing the scale of LSI integration from the perspective of compact packaging. The negative effects were fatal.

そこで、上記問題点を考慮した駆動方法として、ソース
信号は従来と同様のフレーム反転とし、コモン側に、第
16図に示したようなソース信号に同期した補正信号を
加える方法が提案されている。
Therefore, as a driving method that takes the above-mentioned problems into consideration, a method has been proposed in which the source signal is frame-inverted as in the conventional method, and a correction signal synchronized with the source signal as shown in Fig. 16 is added to the common side. .

この駆動方法を第14図と対比させて説明したのが第1
7図である。
This driving method is explained in comparison with Fig. 14 in the first part.
This is Figure 7.

第17図において、上段は第16図のソースパスライン
とコモン電極の信号を同時に示しており、中段は、上部
ラインの画素電極の電圧、下段は下部ラインの画素電極
の電圧のそれぞれの変動の様子をそれぞれ、横軸に時間
をとって表現している。
In Figure 17, the upper row shows the signals of the source pass line and common electrode of Figure 16 at the same time, the middle row shows the voltage of the pixel electrode on the upper line, and the lower row shows the fluctuations in the voltage of the pixel electrode on the lower line. Each situation is expressed using time on the horizontal axis.

なお、中段、下段の図中、点線で示したのが、各時刻の
コモン電極の電圧を示しており、第17図上段のそれと
、同様の信号である。
In the middle and lower diagrams, the dotted lines indicate the voltage of the common electrode at each time, and are the same signals as those in the upper diagram of FIG. 17.

まず、中段の上部ラインの画素電圧変動について説明す
る。上部ラインが書込まれた瞬間、■COH±(d+b
VO)なる電位となり、その後、ソースパスラインに供
給される信号の極性は、1フレームの間、書込まれた瞬
間の極性と大半が同一であり、S−D間の電位差が小さ
いため、OFF期間の漏れ電流1 OFFによる画素電
極の電圧変動はほとんど生じない。しかしながら、書込
み期間以外は、TPTはOFF状態で、画素電極は回路
的には、オープンの状態と等価であるので、コモン電極
電圧の変動が静電容量 Cecs Cyg等を通じて直
接圧わり、図の中段のような変動となっている。
First, pixel voltage fluctuations in the middle upper line will be explained. The moment the upper line is written, ■COH±(d+b
After that, the polarity of the signal supplied to the source path line is mostly the same as the polarity at the moment of writing during one frame, and the potential difference between S and D is small, so the signal is turned OFF. Leakage current during the period 1 Almost no voltage fluctuation occurs at the pixel electrode due to the OFF period. However, except for the write period, the TPT is in the OFF state and the pixel electrode is equivalent to an open state from a circuit perspective, so fluctuations in the common electrode voltage are directly applied through the capacitance Cecs Cyg, etc. The changes are as follows.

次に第17図の下段(下部ラインの画素電極の電圧変動
)について説明する。下部ラインが書込まれた瞬間、V
 CON±(d+bVo)なる電位となるが、その後間
もなく、ソースパスラインの信号の極性が反転するため
、1フレ一ム間の大半の期間、S−D間の電位差が大き
い状態となり、漏れ電流1 OFFの増大の影響が出る
。従って、コモン電極電位の変動がなければ、第11図
の下段に示すような、保持期間の下降特性が現れる。し
かし、上述したように、コモン電極電位の変動が静電容
*Cec、、Cm等を通じ、直接加算されるため、結果
的には第17図の下段のような変動となる。
Next, the lower part of FIG. 17 (voltage fluctuation of the pixel electrode in the lower line) will be explained. The moment the bottom line is written, V
The potential becomes CON±(d+bVo), but shortly thereafter, the polarity of the signal on the source path line is reversed, so the potential difference between S and D is large for most of the period during one frame, and the leakage current 1 There is an effect of an increase in OFF. Therefore, if there is no variation in the common electrode potential, a decreasing characteristic of the holding period as shown in the lower part of FIG. 11 will appear. However, as described above, since the fluctuations in the common electrode potential are directly added through the capacitances *Cec, .

第18図は、第17図の場合の画面上部及び下部の、画
素電極−コモン電極間の電位差の絶対値の時間変動を示
している。この図かられかるように、画素電極−コモン
電極間のAC的な電位差の変動の様子は、第12図の従
来例と同様である。
FIG. 18 shows temporal fluctuations in the absolute value of the potential difference between the pixel electrode and the common electrode at the top and bottom of the screen in the case of FIG. 17. As can be seen from this figure, the AC potential difference between the pixel electrode and the common electrode changes in the same way as in the conventional example shown in FIG. 12.

しかしながら、書込み時点でのコモン電極電位が、画面
上部が書込まれる時刻と画面下部が書込まれる時刻では
異なるため、画素電極とコモン電極間のDC的な電位差
は、第12図と異なっている。
However, since the common electrode potential at the time of writing is different between the time when the upper part of the screen is written and the time when the lower part of the screen is written, the DC potential difference between the pixel electrode and the common electrode is different from that in Fig. 12. .

この結果、第18図の点線にも示したように、画面上部
と下部で、その平均レベルを同一とすることができる。
As a result, as shown by the dotted line in FIG. 18, the average level can be made the same at the top and bottom of the screen.

ここでは、コモン電極に印加する信号を鋸歯状波とし、
保持期間の下降特性も、リニアとしたため、その平均値
が上部と下部で同一となったが、漏れ電流1 OFF等
による下降特性を考慮して画面上部と下部で、その実効
値が等しくなるようにコモン電極に加える信号を工夫し
、−そのDC的な電位差をコントロールすれば、液晶の
実効値応答性から、ソース信号を高周波化(ライン反転
)することなく、垂直輝度傾斜を補償できることになる
訳である。
Here, the signal applied to the common electrode is a sawtooth wave,
The falling characteristic of the holding period was also made linear, so the average value was the same at the top and bottom, but in consideration of the falling characteristic due to leakage current 1 OFF, etc., the effective value was made equal at the top and bottom of the screen. By devising the signal applied to the common electrode and controlling the DC potential difference, it is possible to compensate for the vertical brightness gradient without increasing the frequency of the source signal (line inversion) due to the effective value response of the liquid crystal. This is the translation.

しかしながら、垂直輝度傾斜の発生原理を考えると、上
記の2方法のいずれにも共通した問題点がある。
However, when considering the principle of occurrence of vertical brightness gradient, both of the above two methods have a common problem.

すなわち、上記2方法共、画面上部と下部で、ソース信
号の極性の影響により生じる輝度差は一応改善できるも
のの、各画素の電圧レベルの相異に基づく輝度差は改善
できない。
That is, in both of the above two methods, although it is possible to improve the luminance difference caused by the influence of the polarity of the source signal between the upper and lower parts of the screen, it is not possible to improve the luminance difference caused by the difference in the voltage level of each pixel.

例えば、第11図上段の白ピーク信号の場合、下部ライ
ンの画素電圧の下降特性は同図の下段のようになるが、
黒ピーク信号の場合は、正極性と負極性でソース信号と
画素電圧の差が白ピーク信号の場合程大きくないため、
その漏れ電流I OFFの影響も少なく、垂直輝度傾斜
量は、ラインアドレスのみでなく、画素電位にも依存し
ていることになる。
For example, in the case of the white peak signal shown in the upper part of Figure 11, the falling characteristic of the pixel voltage in the lower line is as shown in the lower part of the figure.
In the case of a black peak signal, the difference between the source signal and pixel voltage between positive and negative polarities is not as large as in the case of a white peak signal.
The influence of the leakage current I OFF is also small, and the vertical luminance gradient amount depends not only on the line address but also on the pixel potential.

従って、第19図の上段のようなグレイスケールを表示
する場合、従来の垂直輝度傾斜に対する改善方法では、
明レベルに合せて垂直輝度傾斜を補正すると、同図中段
のように、暗側で垂直輝度傾斜が発生する。逆に暗レベ
ルに合せて垂直輝度傾斜を補正すると、同図下段のよう
に、凹側で垂直輝度傾斜が発生してしまう。このような
場合、人間の知覚特性を利用し、視覚特性上敏感な暗側
のレベルに合せて補正することが考えられるが、大画面
化、特に垂直方向のライン数が増加すると、この傾向が
益々顕著となるため、凹側の輝度傾斜にっていも目立ち
、大画面化により画質が劣化する傾向があった。
Therefore, when displaying a gray scale like the one shown in the upper row of FIG. 19, the conventional method for improving the vertical brightness gradient
When the vertical brightness gradient is corrected according to the bright level, a vertical brightness gradient occurs on the dark side, as shown in the middle row of the figure. Conversely, if the vertical brightness gradient is corrected according to the dark level, a vertical brightness gradient will occur on the concave side, as shown in the lower part of the figure. In such cases, it may be possible to use human perceptual characteristics to correct the level of the dark side, which is sensitive to visual characteristics, but as the screen size becomes larger, especially as the number of vertical lines increases, this tendency becomes less As this becomes more and more noticeable, even the brightness slope on the concave side becomes noticeable, and as the screen becomes larger, the image quality tends to deteriorate.

[発明が解決しようとする課題] 従来の課題 従来のTPT液晶パネルの垂直輝度傾斜を改善する駆動
方法は以上のようになっていたので、画素電位の影響に
よる垂直輝度傾斜量の違いを補正できず、画像の明暗に
より垂直輝度傾斜が発生する等の問題点があった。
[Problems to be Solved by the Invention] Conventional Problems The conventional driving method for improving the vertical luminance gradient of a TPT liquid crystal panel is as described above, so that it is not possible to correct the difference in the amount of vertical luminance gradient due to the influence of pixel potential. First, there were problems such as a vertical brightness gradient occurring due to the brightness of the image.

従って、上記問題点を解消しなければならないという課
題がある。
Therefore, there is a problem that the above problems must be solved.

発明の目的 この発明は上記の課題を解決するためになされたもので
、画像の明暗にかかわらず、垂直輝度傾斜を改善できる
TPTアクティブマトリックス液晶パネルの信号処理回
路を得ることを目的とする。
OBJECTS OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a signal processing circuit for a TPT active matrix liquid crystal panel that can improve the vertical luminance gradient regardless of the brightness or darkness of the image.

[課題を解決するための手段] この発明に係わるアクティブマトリックス液晶パネル用
信号処理回路は、マトリックス状に配置された液晶セル
のそれぞれに電界効果トランジス夕を設けてマトリック
ス状の配置とし、このマトリックス状に配置された電界
効果トランジスタのゲート電極を各行毎に共通接続した
複数のY電極に順次走査パルスを印加するとともに、前
記電界効果トランジスタの入力電極を各列毎に共通接続
した段数のX電極に、直/並列変換回路を介して直/並
列変換した映像信号を入力するように構成されたアクテ
ィブマトリックス液晶パネルに対し映像信号を供給する
信号処理回路である。この発明に係わるアクティブマト
ックス液晶パネル用信号回路は、映像信号入力端子と、
補正信号入力端子と、前記映像信号入力端子に入力され
る映像信号と補正信号入力端子に入力される補正信号と
を乗算する乗算器と、この乗算器の出力を交流化する交
流化回路とを含み、前記乗算器と補正信号は、フレーム
周期で反転する映像信号が反転直後から次に反転される
直前へと時刻が推移するにしたがって、映像信号の振幅
を相対的に大きくするように構成されたことを特徴とす
るものである。
[Means for Solving the Problems] A signal processing circuit for an active matrix liquid crystal panel according to the present invention has a field effect transistor arranged in each of the liquid crystal cells arranged in a matrix to form a matrix arrangement. A scanning pulse is sequentially applied to a plurality of Y electrodes in which the gate electrodes of field effect transistors arranged in each row are commonly connected, and the input electrodes of the field effect transistors are connected in common to a number of stages of X electrodes in each column. , a signal processing circuit that supplies a video signal to an active matrix liquid crystal panel configured to input a video signal converted into serial/parallel data via a serial/parallel conversion circuit. The signal circuit for an active matrix liquid crystal panel according to the present invention includes a video signal input terminal,
A correction signal input terminal, a multiplier that multiplies the video signal input to the video signal input terminal and the correction signal input to the correction signal input terminal, and an AC conversion circuit that converts the output of the multiplier to AC. The multiplier and the correction signal are configured to relatively increase the amplitude of the video signal that is inverted in a frame period as time passes from immediately after the video signal is inverted to immediately before the next inversion. It is characterized by:

「作用] この発明におけるアクティブマトリックス液晶パネル用
信号処理回路は、ソース信号すなわち映像信号が反転さ
れた直後から次に反転される直前へと時刻が推移するに
したがって、映像信号の振幅が相対的に大きくなるよう
にした構成により、画素電位に応じ垂直輝度傾斜の補正
量を可変にするのと同等の効果が得られ、従って、画像
の明暗にかかわらずその垂直輝度傾斜を補正することが
可能である。
"Function" In the signal processing circuit for an active matrix liquid crystal panel according to the present invention, as the time changes from immediately after the source signal, that is, the video signal is inverted to immediately before the next inversion, the amplitude of the video signal changes relatively. By increasing the size of the image, it is possible to obtain the same effect as changing the amount of correction of the vertical brightness gradient depending on the pixel potential, and therefore, it is possible to correct the vertical brightness gradient regardless of the brightness or darkness of the image. be.

[実施例] 以下、この発明の一実施例を図について説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

TPT液晶パネルモジュールの構成は第5図に示す通り
であり、既に従来例の説明で詳細に説明したので、再度
の説明は省略する。交流化の方法は第10図の従来例と
同様であり、更にコモン側の駆動手段は第16図と同様
であるので説明を省略する。
The configuration of the TPT liquid crystal panel module is as shown in FIG. 5, and has already been explained in detail in the description of the conventional example, so a repeated explanation will be omitted. The method of alternating current is the same as that of the conventional example shown in FIG. 10, and the driving means on the common side is the same as that shown in FIG. 16, so a description thereof will be omitted.

本発明が上記従来例と異なる点は、第5図の交流化映像
信号入力端子(9)に供給する交流化映像信号を、例え
ば第1図に示したような構成の信号処理回路により得ら
れるS (t、  y)なる信号とする点である。
The present invention differs from the conventional example described above in that the AC video signal supplied to the AC video signal input terminal (9) in FIG. 5 is obtained by a signal processing circuit configured as shown in FIG. 1, for example. This is the point where the signal is S (t, y).

第1図において、(10)は映像信号g (t)が供給
される映像信号入力端子、(11)はフレーム周期で反
転するソース信号の反転直後から次に反転される直前へ
と時刻が推移するに従って相対的に大きくなる補正信号
f (t)が供給される補正信号入力端子であり、通常
、ソース信号の反転は垂直帰線期間に行われるため、上
記補正信号f (t)はtの関数であると同時に垂直方
向のラインアドレスyに関し、例えば第3図に示すよう
に、上部ラインから下部ラインにかけて、ラインの順序
が増加すると共に増大する信号でもあるので、説明する
際の理解を容易にする目的でこの補正信号はf (Y)
と記述する。(12)は前記映像信号g (t)と補正
信号f (y)を乗算する乗算器、(13)は乗算器(
12)の出力を交流化する交流化回路であり、この出力
S (t、  y)が、交流化映像信号入力端子(9)
に入力される。
In Figure 1, (10) is the video signal input terminal to which the video signal g (t) is supplied, and (11) is the time change from immediately after the inversion of the source signal, which is inverted at the frame period, to immediately before the next inversion. This is a correction signal input terminal to which a correction signal f (t) that becomes relatively larger as At the same time as it is a function, it is also a signal that increases as the line order increases from the top line to the bottom line, as shown in Figure 3, for example, as shown in Figure 3, so it is easy to understand when explaining. This correction signal is used for the purpose of f (Y)
It is described as follows. (12) is a multiplier that multiplies the video signal g (t) and the correction signal f (y), and (13) is a multiplier (
12) is an AC converting circuit that converts the output of
is input.

次に本発明により、垂直輝度傾斜が改善される過程を説
明する。
Next, a process of improving the vertical brightness gradient according to the present invention will be described.

従来の交流化映像信号は、従来例の第7図にも示したよ
うに、VC±(d+bVO)と書ける。
The conventional AC video signal can be written as VC±(d+bVO), as shown in FIG. 7 of the conventional example.

vOは表示する信号に応じて時間的に変動するため、V
O(t)と表記する。ここで、上式を次式のように置換
えることにする。
Since vO varies over time depending on the signal to be displayed, V
It is written as O(t). Here, we will replace the above equation with the following equation.

VC±(d+bVO(t) −Vc±(a+g(t))  ・・・(1)上式におい
て、g (t)が第1図の映像信号入力端子(10)に
供給される信号に相当し、aが主に(1)式のdに基因
するオフセットの平均領分に相当する。
VC±(d+bVO(t) -Vc±(a+g(t))...(1) In the above equation, g(t) corresponds to the signal supplied to the video signal input terminal (10) in Figure 1. , a corresponds to the average area of the offset mainly due to d in equation (1).

ここで、もし前記垂直輝度傾斜がTPTの漏れ電流i 
or’pによるものでなく、TPTによる駆動が理想的
と想定し、垂直輝度傾斜がソース信号により生じている
と仮定した場合、その信号は、従来例の説明でも述べた
ように、次式の信号が供給されたものと見ることができ
る。
Here, if the vertical brightness slope is the leakage current i of TPT
Assuming that driving by TPT rather than by or'p is ideal, and assuming that the vertical luminance gradient is caused by the source signal, the signal is expressed by the following equation, as described in the explanation of the conventional example. It can be seen that the signal is supplied.

VC±(a+g (t)−ay (y)   gY (
V)・・・ (2) 上式で、ay(y)がラインアドレスyにのみ依存する
項で、gY (y)がラインアドレスy以外に、映像信
号レベルg (t)にも依存するそれぞれ垂直輝度傾斜
を表す項である。
VC±(a+g (t)-ay (y) gY (
V)... (2) In the above equation, ay (y) is a term that depends only on line address y, and gY (y) is a term that depends not only on line address y but also on video signal level g (t). This term represents the vertical brightness gradient.

今、ラインアドレスyの増加と共にすなわち、上部ライ
ンから下部ラインにいくに従って増大するような、非負
の輝度傾斜を表す基本式をF (y)とすると、(2)
式は次式のように近似的に表現できる。
Now, let F (y) be the basic formula representing a non-negative brightness gradient that increases as the line address y increases, that is, from the top line to the bottom line, (2)
The equation can be expressed approximately as shown below.

VC±(a十g (t)−ay (y)−gy(y)) −VC±(a+g (t) −F (y)  ・a−F
 (y)  ・g (t) )         ・・
・(3)従って、第16図のコモン側で補正するような
、ラインアドレスのみに依存する垂直輝度傾斜改善法は
、(3)式のカッコ内の第3項F (y)  ・aを補
正することに)目当し、第16図の手段を施した後では
、ソース信号を次式のように表現、展開できる。
VC±(a0g (t)-ay (y)-gy(y)) -VC±(a+g (t) -F (y) ・a-F
(y) ・g (t) ) ・・
・(3) Therefore, the vertical brightness slope improvement method that relies only on the line address, such as correction on the common side in Figure 16, corrects the third term F (y) ・a in the parentheses of equation (3). After applying the means shown in FIG. 16, the source signal can be expressed and expanded as shown in the following equation.

Vc ± (a+g  (t)  −F  (!/) 
 ’ g  (t) )−Ve ± (a+g  (t
)  (1−F  (y) )・・・ (4) 故に、この映像信号g(1)に応じた垂直輝度傾斜を補
正するには、交流化する前の信号g (t)にf (y
) −1/ (1−F (y) )なる信号を乗ずれば
、(4)式のカッコ西の第2項の(1−F(y))なる
係数を解消でき、結果的に垂直輝度傾斜を改善できる。
Vc ± (a+g (t) -F (!/)
' g (t) )−Ve ± (a+g (t
) (1-F (y) )... (4) Therefore, in order to correct the vertical luminance gradient according to this video signal g(1), f (y
) -1/(1-F(y)), the coefficient (1-F(y)) in the second term to the west of the parentheses in equation (4) can be eliminated, and as a result, the vertical luminance The slope can be improved.

このf (y)なる、ラインアドレスと共に垂直輝度傾
斜を解消するように増大する信号が、第1図及び第3図
における補正信号f CY>に相当している。
This signal f (y), which increases with the line address so as to eliminate the vertical luminance gradient, corresponds to the correction signal f CY> in FIGS. 1 and 3.

よって、第1図の構成で、ラインアドレスにより、ドラ
イブ電圧を可変し、コモン側に第16図のような手段で
a−F (y)の影響を補償できるような信号を加える
ことにより、はぼ完全に、垂直輝度傾斜を改善すること
ができる。
Therefore, in the configuration shown in Figure 1, by varying the drive voltage using the line address and adding a signal to the common side that can compensate for the influence of a-F (y) using the means shown in Figure 16, The vertical brightness gradient can be almost completely improved.

なお、上記実施例では、ラインアドレスのみに依存する
第3式のa−F(y)に対する補償は、コモン側で対処
する場合について説明したが、ソース信号側のダイナミ
ックレンジに余裕がある場合、この分もソース信号側で
補償することが可能である。この場合、(3)式は Vc±(a十g (t)−a−F (y) ・g (t
)・F(y)) −VC±(a (1−F (y) ) +g (t)(1−F (y))     ・・・(5
)のように展開でき、カッコ内の第1項a (1−F(
y))のラインアドレス依存性を解消するためには、交
流化前の平均オフセットレベルaに対し1/ (1−F
 (y) )なる信号を乗ずればよいことになる。この
場合の信号処理回路の構成は第4図に示すものとなる。
In the above embodiment, the compensation for a-F(y) in the third equation, which depends only on the line address, is dealt with on the common side. However, if there is sufficient dynamic range on the source signal side, This amount can also be compensated for on the source signal side. In this case, equation (3) is Vc±(a0g (t)−a−F (y) ・g (t
)・F(y)) -VC±(a(1-F(y))+g(t)(1-F(y))...(5
), and the first term in parentheses a (1-F(
In order to eliminate line address dependence of y)), 1/(1-F
(y) ). The configuration of the signal processing circuit in this case is shown in FIG.

第4図の回路は、基本的には第1図と同じ構成であるが
、新たに補正信号入力端子(14)を設け、この補正信
号入力端子(14)に加えられた補正信号 h  (y)  −a ・ (1−F  (y)  ) を上述の理由から、乗算″5 (12)の出力と加算器
(15)により加算してから、交流化するようにした点
が異なるところである。
The circuit in FIG. 4 basically has the same configuration as in FIG. 1, but a correction signal input terminal (14) is newly provided, and a correction signal h (y ) -a · (1-F (y) ) is added to the output of the multiplier "5 (12) by the adder (15) for the above-mentioned reason, and then converted to alternating current."

なお、上記のように補正されたソース信号は、結果的に vc±(h (!/) 十g (、t) ・f(y))
−VC±(a−f (Y) +g (t)  ・f □
/))−Ve±f (y)(a+g (t))−Vc 
f (!/)(d+bVO) −VC± (d+bVo) 1−F  (y) ・・・ (6) となり、第2図に示したように、暗レベルから明レベル
まで全レベルにわたる信号が、ラインアドレスyの関数
f (5/)に応じたレベルとなる。
Note that the source signal corrected as above is vc±(h (!/) 10g (,t) ・f(y))
-VC±(a-f (Y) +g (t) ・f □
/))-Ve±f (y)(a+g (t))-Vc
f (!/) (d+bVO) -VC± (d+bVo) 1-F (y) ... (6) As shown in Figure 2, the signal covering all levels from the dark level to the bright level is The level corresponds to the function f (5/) of address y.

[発明の効果] 以上のように、この発明によれば、画素電位に応じて、
垂直輝度傾斜を補償する童を変えられる信号処理手段を
設けた構成により、画像の明暗にかかわらず、垂直輝度
傾斜を解消することができ、TPTアクティブマトリッ
クス液晶パネルによる表示の画質を著しく改善できる効
果がある。
[Effects of the Invention] As described above, according to the present invention, depending on the pixel potential,
With a configuration that includes a signal processing means that can change the intensity of compensation for vertical brightness gradients, it is possible to eliminate vertical brightness gradients regardless of the brightness or darkness of the image, resulting in the effect of significantly improving the image quality displayed by a TPT active matrix liquid crystal panel. There is.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による交流化映像信号を得
るための信号処理回路の回路構成図、第2図及び第3図
は本発明による駆動を説明するための説明図、第4図は
この発明の交流化映像信号を得るための他の信号処理回
路の回路構成図、第5図は従来及び本発明のTPT液晶
パネルモジュールの全体構成を示す等価回路図、第6図
及び第7図はTPT液晶パネルの表示原理を説明するた
めの説明図、第8図は液晶パネルの1画素の詳細な等価
回路図、第9図は従来の駆動方式を用いた場合の画素電
位変動の様子を詳細に示す説明図、第10.11.12
図は従来のフレーム反転駆動方式による垂直輝度傾斜発
生原理を説明するための説明図、第13.14.15図
は従来のライン反転方式による垂直輝度傾斜を改善する
過程を説明するための説明図、第16.17.18図は
従来のコモン側より垂直輝度傾斜を改善する場合の過程
を説明する説明図、第19図は従来の垂直輝度傾斜改善
方法の問題点を説明するための説明図である。 図において、(1)は液晶セル、(2)は記憶用コンデ
ンサ、(3)は電界効果トランジスタ、(4)はX電極
、(5)はY電極、(6)は走査回路、(7)は直並列
変換回路、(8)は共通電極、(9)は交流化映像信号
入力端子、(10)は映像信号入力端子、(11)は補
正信号入力端子、(12)は乗算器、(13)は交流化
回路、(14)は補正信号入力端子、(15)は加算器
である。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a circuit configuration diagram of a signal processing circuit for obtaining an AC video signal according to an embodiment of the present invention, FIGS. 2 and 3 are explanatory diagrams for explaining driving according to the present invention, and FIG. 4 is a circuit configuration diagram of another signal processing circuit for obtaining an AC video signal of the present invention, FIG. 5 is an equivalent circuit diagram showing the overall configuration of a conventional TPT liquid crystal panel module and a TPT liquid crystal panel module of the present invention, and FIGS. 6 and 7 are The figure is an explanatory diagram for explaining the display principle of a TPT liquid crystal panel, Figure 8 is a detailed equivalent circuit diagram of one pixel of the liquid crystal panel, and Figure 9 is a state of pixel potential fluctuation when using a conventional drive method. Explanatory diagram showing details, No. 10.11.12
Figures 13, 14, and 15 are explanatory diagrams for explaining the principle of vertical luminance gradient generation using the conventional frame inversion driving method. Figures 13, 14, and 15 are explanatory diagrams for explaining the process of improving the vertical luminance gradient using the conventional line inversion driving method. , Figures 16, 17, and 18 are explanatory diagrams for explaining the conventional process of improving the vertical luminance gradient from the common side, and Figure 19 is an explanatory diagram for explaining the problems of the conventional method for improving the vertical luminance gradient. It is. In the figure, (1) is a liquid crystal cell, (2) is a storage capacitor, (3) is a field effect transistor, (4) is an X electrode, (5) is a Y electrode, (6) is a scanning circuit, (7) is (8) is a common electrode, (9) is an AC video signal input terminal, (10) is a video signal input terminal, (11) is a correction signal input terminal, (12) is a multiplier, ( 13) is an alternating circuit, (14) is a correction signal input terminal, and (15) is an adder. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] マトリックス状に配置された液晶セルのそれぞれに電界
効果トランジスタを設けてマトリックス状に配置し、こ
のマトリックス状に配置された電界効果トランジスタの
ゲート電極を各行毎に共通接続した複数のY電極に順次
走査パルスを印加するとともに、前記電界効果トランジ
スタの入力電極を各列毎に共通接続した複数のX電極に
、直/並列変換回路を介して直/並列変換した映像信号
を入力するように構成されたアクティブマトリックス液
晶パネルに対し映像信号を供給する信号処理回路であっ
て、映像信号入力端子と、補正信号入力端子と、前記映
像信号入力端子に入力される映像信号と補正信号入力端
子に入力される補正信号とを乗算する乗算器と、この乗
算器の出力を交流化する交流化回路とを含み、前記乗算
器と補正信号は、交流化する前の映像信号に補正信号を
乗算し、フレーム周期で反転する映像信号が反転された
直後から次に反転される直前へと時刻が推移するにした
がって、映像信号の振幅を相対的に大きくするように構
成されたことを特徴とするアクティブマトリックス液晶
パネル用信号処理回路。
A field effect transistor is provided in each of the liquid crystal cells arranged in a matrix, and the gate electrodes of the field effect transistors arranged in the matrix are sequentially scanned to a plurality of Y electrodes commonly connected in each row. It was configured to apply a pulse and input a video signal converted into series/parallel via a serial/parallel conversion circuit to a plurality of X electrodes in which the input electrodes of the field effect transistors were commonly connected for each column. A signal processing circuit that supplies a video signal to an active matrix liquid crystal panel, comprising a video signal input terminal, a correction signal input terminal, and a video signal input to the video signal input terminal and a correction signal input terminal. The multiplier includes a multiplier that multiplies the output of the multiplier by a correction signal, and an AC converting circuit that converts the output of the multiplier to AC, and the multiplier and the correction signal multiply the video signal before converting to AC by the correction signal, and adjust the frame period. An active matrix liquid crystal panel characterized in that the amplitude of a video signal is relatively increased as time passes from immediately after the video signal is inverted to immediately before the next inversion. signal processing circuit.
JP17843189A 1989-07-11 1989-07-11 Signal processing circuit for active matrix liquid crystal panel Pending JPH0343786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17843189A JPH0343786A (en) 1989-07-11 1989-07-11 Signal processing circuit for active matrix liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17843189A JPH0343786A (en) 1989-07-11 1989-07-11 Signal processing circuit for active matrix liquid crystal panel

Publications (1)

Publication Number Publication Date
JPH0343786A true JPH0343786A (en) 1991-02-25

Family

ID=16048392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17843189A Pending JPH0343786A (en) 1989-07-11 1989-07-11 Signal processing circuit for active matrix liquid crystal panel

Country Status (1)

Country Link
JP (1) JPH0343786A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037923A (en) * 1996-03-19 2000-03-14 Kabushiki Kaisha Toshiba Active matrix display device
JP2004245969A (en) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Driving device for el display
US9648743B2 (en) 2011-12-16 2017-05-09 Snaptrack, Inc. Multilayer glass ceramic substrate with embedded resistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037923A (en) * 1996-03-19 2000-03-14 Kabushiki Kaisha Toshiba Active matrix display device
JP2004245969A (en) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Driving device for el display
US9648743B2 (en) 2011-12-16 2017-05-09 Snaptrack, Inc. Multilayer glass ceramic substrate with embedded resistor

Similar Documents

Publication Publication Date Title
KR100289977B1 (en) Active Matrix Liquid Crystal Display
KR101240645B1 (en) Display device and driving method thereof
US8866717B2 (en) Display device and drive method providing improved signal linearity
US7808472B2 (en) Liquid crystal display and driving method thereof
US6753835B1 (en) Method for driving a liquid crystal display
US7193601B2 (en) Active matrix liquid crystal display
JP3336408B2 (en) Liquid crystal display
KR100678544B1 (en) Liquid crystal display
KR0171956B1 (en) Method for ac-driving liquid crystal display device and liquid crystal display device for using the same
US20010024199A1 (en) Controller circuit for liquid crystal matrix display devices
US20130293526A1 (en) Display device and method of operating the same
JP2004199070A (en) Liquid crystal display device having a plurality of gradation voltages and device and method for driving the liquid crystal display device
KR100495934B1 (en) Display driving apparatus and driving control method
JPH07253765A (en) Liquid crystal active matrix display device
JP3292520B2 (en) Liquid crystal display
JP2003029726A (en) Liquid crystal display device and its driving method
JP2007156474A (en) Liquid crystal display and modifying method of image signal thereof
JP2730286B2 (en) Driving method of display device
KR20120109890A (en) Driving apparatus and driving method of liquid crsytal display
JP2004354742A (en) Liquid crystal display,and driving method and manufacturing method of liquid crystal display
JP3128965B2 (en) Active matrix liquid crystal display
KR100871366B1 (en) Active matrix liquid crystal display device and method of driving such a device
KR100496543B1 (en) Liquid crystal display and method of driving the same
US8325122B2 (en) Liquid crystal display and overdrive method thereof
US20020186195A1 (en) Electro-optic display device using a multi-row addressing scheme