JPH0343783A - Display method for large-screen display device - Google Patents

Display method for large-screen display device

Info

Publication number
JPH0343783A
JPH0343783A JP1178633A JP17863389A JPH0343783A JP H0343783 A JPH0343783 A JP H0343783A JP 1178633 A JP1178633 A JP 1178633A JP 17863389 A JP17863389 A JP 17863389A JP H0343783 A JPH0343783 A JP H0343783A
Authority
JP
Japan
Prior art keywords
display
display device
displayed
video
frame memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1178633A
Other languages
Japanese (ja)
Inventor
Tsutomu Eto
力 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1178633A priority Critical patent/JPH0343783A/en
Publication of JPH0343783A publication Critical patent/JPH0343783A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To display an image in motion normally by arraying plural display devices in matrix and displaying a video image which is one field delayed behind the display screen of an upper display device on the display screen of a lower display device. CONSTITUTION:The display screens of the display devices 5a-5d are arrayed in matrix to constitute one screen, frame memories 3a-3d where only video signals to be displayed on the corresponding display devices 5a-5d are written or read are provided, and a synchronizing signal from a video coder 1 is inputted to make a sequential scan on the frame memories 3a-3d. In this case, when images are read out of the frame memories 3a-3d, video images displayed on lower display devices 5b and 5d are one field delayed behind video images displayed on upper display devices 5a and 5c. Consequently, the video image in motion can be displayed normally without any deviation.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

この発明は複数の表示装置の表示画面をマトリクス状に
配列して構成した大画面表示装置の表示方法に関するも
のである。 〔従来の技術] 第4図は大画面表示装置を示すブロック図であり、図に
おいて、lは人力されたビデオ信号を同期信号、赤、青
、緑の色成分に分解するビデオデコーダ、2はビデオデ
コーダ1で色成分に分解されたアナログ信号をディジタ
ル信号に変換するアナログ/ディジタル(A/D)変換
器、3a〜3dは対応すべき表示装置に表示すべきビデ
オ信号だけ書込みまたは読出すフレームメモリ、4はビ
デオデコーダ1からの同期信号を入力しフレームメモリ
3a〜3dを順次走査する制御回路、5a〜5dは表示
画面をマトリクス状に配列した複数の表示装置である。 次に動作について説明する。いま、第5図に示すように
、フィールド0→フィールドl−フィールド2のように
表示内容の変わる動きのあるビデオ映像を表示する場合
、従来は第6図に示すように表示装置5a〜5dに対応
するフレームメモリ3a〜3dを、同じタイミングで走
査し、T0〜T2間はフィールドIST+〜T3間はフ
ィールド2のビデオ映像を表示させている。 この場合、フレームメモリ3a〜3dを順次走査するた
め、各表示装置5a〜5dの表示画面に表示される映像
は、表示画面の上から下へと新しい映像に変って行く。 このため、T8時点においては第7図(a)に示すよう
に、全ての表示装置5a〜5dの表示画面に表示された
映像は同じフィールドになり、正常な映像が表示される
。しかし、T1時点以後は直ちに表示装置5b、5dの
表示画面の最上位の映像は新しいフィールド2の映像に
変わるため、T2時点には第7図(b)に示すように、
表示装置5a。 5cと表示装置5b、5dの表示画面の境界では異なる
フィールド1と2の映像が隣り合って表示されることに
なる。この結果として、動きのある映像がずれて見えて
しまう。 そして、表示装置5a〜5dの表示画面に全て同じフィ
ールド2の映像が表示されるT3時点において、第7図
(C)に示すように正常な映像が表示されることになる
The present invention relates to a display method for a large screen display device configured by arranging the display screens of a plurality of display devices in a matrix. [Prior Art] FIG. 4 is a block diagram showing a large screen display device. In the figure, l is a video decoder that decomposes a manually input video signal into synchronization signals, red, blue, and green color components, and 2 is a video decoder that decomposes a manually input video signal into red, blue, and green color components. An analog/digital (A/D) converter converts the analog signal separated into color components by the video decoder 1 into a digital signal, and 3a to 3d are frames for writing or reading only the video signal to be displayed on the corresponding display device. A memory 4 is a control circuit which receives a synchronizing signal from the video decoder 1 and sequentially scans the frame memories 3a to 3d, and 5a to 5d are a plurality of display devices having display screens arranged in a matrix. Next, the operation will be explained. Now, as shown in FIG. 5, when displaying a moving video image whose display contents change from field 0 to field l to field 2, conventionally, the display devices 5a to 5d as shown in FIG. The corresponding frame memories 3a to 3d are scanned at the same timing, and the video image of field 2 is displayed between field IST+ and T3 between T0 and T2. In this case, since the frame memories 3a to 3d are sequentially scanned, the video displayed on the display screen of each display device 5a to 5d changes to a new video from the top to the bottom of the display screen. Therefore, at time T8, as shown in FIG. 7(a), the images displayed on the display screens of all display devices 5a to 5d are in the same field, and a normal image is displayed. However, after time T1, the topmost video on the display screens of display devices 5b and 5d immediately changes to the new field 2 video, so at time T2, as shown in FIG. 7(b),
Display device 5a. Images of different fields 1 and 2 are displayed adjacent to each other at the boundary between the display screens of the display device 5c and the display devices 5b and 5d. As a result, moving images appear shifted. Then, at time T3 when all the images of the same field 2 are displayed on the display screens of the display devices 5a to 5d, a normal image is displayed as shown in FIG. 7(C).

【発明が解決しようとする諜B】[Intelligence B that the invention attempts to solve]

従来の大画面表示方法は以上のようにしてビデオ映像の
表示を行っているので、動きのある映像を表示した場合
、マトリクス状に配列した複数の表示装置のうち、上側
の表示装置の表示画面と下側の表示装置の表示画面には
異なるフィールドの映像が表示され、上下の表示装置の
表示画面の境界で映像がずれて見えるという課題があっ
た。 この発明は上記のような課題を解消するためになされた
もので、複数の表示装置をマトリクス状に配列して構成
される大画面表示装置において、動きのある映像を正常
に表示させることを目的とする。
Conventional large screen display methods display video images as described above, so when displaying moving images, the display screen of the upper display device among the multiple display devices arranged in a matrix There was a problem in that images of different fields were displayed on the display screens of the lower display devices, and the images appeared shifted at the boundary between the display screens of the upper and lower display devices. This invention was made to solve the above-mentioned problems, and its purpose is to properly display moving images on a large screen display device configured by arranging a plurality of display devices in a matrix. shall be.

【課題を解決するための手段】[Means to solve the problem]

この発明に係る大画面表示方法は、複数の表示装置をマ
トリクス状に配列して構成した大画面表示装置の上側の
表示装置に対し、下側の表示装置には1フィールド遅れ
たビデオ映像を表示させるようにしたものである。
In the large screen display method according to the present invention, a video image that is delayed by one field is displayed on the lower display device with respect to the upper display device of the large screen display device configured by arranging a plurality of display devices in a matrix. It was designed so that

【作用】[Effect]

この発明における大画面表示装置は、下側の表示装置の
表示画面に上側の表示装置の表示画面より1フィールド
遅れたビデオ映像を表示することにより、上下の表示画
面にビデオ映像がずれて表示されることが・殆どなくな
る。
The large screen display device of the present invention displays a video image that is delayed by one field on the display screen of the lower display device than the display screen of the upper display device, so that the video images are displayed shifted on the upper and lower display screens. There are almost no things to do.

【実施例】【Example】

以下、この発明の一実施例を図について説明する。この
発明の表示方法を実施する大画面表示装置の構成は前記
第4図に示す構成と同じであり、異なる点は制御回路4
によるフレームメモリ3a〜3dの制御の仕方である。 つまり、この発明では、フレームメモリ3a〜3dから
の読出しを第1図に示すように、下側の表示装置5b、
5dに表示されるビデオ映像を、上側の表示装置5a、
5cに表示されるビデオ映像より1フィールド遅らせて
いる。 すなわち、T0〜T1間では下側の表示装置5b、5d
にフィールドOのビデオ映像を、上側の表示装置5a、
5cにフィールド1のビデオ映像を表示し、T1−T1
間では下側の表示装置5b。 5dにフィールド1のビデオ映像を、上側の表示装置5
a、5cにフィールド2のビデオ映像を表示する。 上記のようにすることにより、T1時点においては、第
2図(a)に示すように、上下表示装置の表示画面に異
なる映像が表示されるが、T1時点をすぎると直ちに下
側表示装置5b、5dの表示画面の最上位は新しいフィ
ールドつまり上側表示装置5a、5cの表示画面の最下
位に表示された映像と同じフィールドのビデオ映像を表
示することとなり、走査途中のT2時点においては第2
図(b)に示すような正常なビデオ映像の表示が行われ
る。 その後、第1図T3時点になると、第2図(C)に示す
ように表示されたビデオ映像が一瞬ずれるが、T1時点
をすぎると上記T8時点をすぎた場合と同様の動作によ
って直ちに正常な表示となる。この結果、動きのあるビ
デオ映像を正常に表示させることができる。 第3図は上記制御回路4の1例を示すブロック図であり
、第3図において、41は書込みクロック発生回路、4
2はフレームメモリ切替回路、43は書込みアドレスカ
ウンタ、44は切替スイッチ44a、44bを有する切
替器、45は読出しクロック、垂直同期信号、水平同期
信号発生回路、46〜49は読出しアドレスカウンタで
ある。 次に上記構成よりなる制御回路4の動作を説明する。 書込みの際には、ビデオデコーダ1から出力される水平
同期信号、垂直同期信号から書込みクロック発生回路4
1で書込みクロ・ンクを発生し、この書込みクロックを
書込みアドレスカウンタ43でカウントして書込みアド
レスを作る。フレームメモリ3a〜3dへの書込みは3
a、3b、3c。 3dと順次行なわれる。つまり、各々のフレームメモリ
3a〜3dの担当するエリアに応じ、書込みアドレスと
書込みクロック切替器44の切替でフレームメモリ33
〜3dに振り分けて出力する。 続出しの際には、ビデオデコーダlからの垂直同期信号
に同期して、垂直同期信号、水平同期信号、読出しクロ
ックを発生させる。読出しは書込みのように順次ではな
く、4つのフレームメモリ同時に行われる。そのため、
4つのフレームメモリ33〜3dにそれぞれ専用の読出
しアドレスカウンタ46〜47を設けている。 フレームメモリ3a用及び3b用の読出しアドレスカウ
ンタ46.47は、垂直同期信号でリセットされ、垂直
同期信号の直後に読出しを始める。 フレームメモリ3C用及び3d用の読出しアドレスカウ
ンタ48.49はフレームメモリ3a用及び3b用読出
しアドレスカウンタ46.47から出力されるフィール
ド読出し終了信号(エフィールド分の読出しが終了した
ことを示す信号)でリセットされ、フレームメモリ3a
、3bの読出し終了後にフレームメモリ3c、3dは読
出しを始める。 この制御回路4の特徴は、フレームメモリ3c。 3d用読出しアドレスカウンタ48.49のリセットを
フレームメモリ3a、3b用読出しアドレスカウンタ4
6.47からのフィールド続出し終了信号で行なうこと
であり、この点がフレームメモリ3a、3bの読出しア
ドレスカウンタ46゜47と同様に垂直同期信号でリセ
ットを行なっていた従来装置と異なる点である。 なお、大画面表示装置としては、所謂オーロラビジジン
に限られるものではなく、CRTモニタ。 液晶デイスプレィ等映像を順次走査して表示するもの全
てについて同様に適用できる。
An embodiment of the present invention will be described below with reference to the drawings. The configuration of a large screen display device implementing the display method of the present invention is the same as the configuration shown in FIG. 4, except for the control circuit 4.
This is how the frame memories 3a to 3d are controlled. That is, in the present invention, reading from the frame memories 3a to 3d is performed as shown in FIG.
The video image displayed on the upper display device 5a,
It is delayed by one field from the video image displayed in 5c. That is, between T0 and T1, the lower display devices 5b and 5d
The video image of field O is displayed on the upper display device 5a,
5c displays the video image of field 1, T1-T1
In between is the lower display device 5b. 5d shows the video image of field 1, and the upper display device 5 shows the video image of field 1.
The video image of field 2 is displayed on a and 5c. By doing as described above, at time T1, different images are displayed on the display screens of the upper and lower display devices, as shown in FIG. , 5d will display a new field, that is, a video image of the same field as the image displayed at the bottom of the display screen of the upper display devices 5a, 5c, and at time T2 in the middle of scanning, the second field will be displayed.
A normal video image as shown in Figure (b) is displayed. After that, at time T3 in Figure 1, the displayed video image shifts for a moment as shown in Figure 2 (C), but after time T1, it immediately returns to normal due to the same operation as after time T8. will be displayed. As a result, moving video images can be displayed normally. FIG. 3 is a block diagram showing an example of the control circuit 4. In FIG. 3, 41 is a write clock generation circuit;
2 is a frame memory switching circuit, 43 is a write address counter, 44 is a switch having changeover switches 44a and 44b, 45 is a read clock, vertical synchronization signal, and horizontal synchronization signal generation circuit, and 46 to 49 are read address counters. Next, the operation of the control circuit 4 having the above configuration will be explained. During writing, the write clock generation circuit 4 uses the horizontal synchronization signal and vertical synchronization signal output from the video decoder 1.
1, a write clock is generated, and this write clock is counted by a write address counter 43 to create a write address. Writing to frame memories 3a to 3d is 3
a, 3b, 3c. 3d and sequentially. That is, depending on the area in charge of each frame memory 3a to 3d, the frame memory 33 can be changed by switching the write address and the write clock switch 44.
-3d and output. During continuous output, a vertical synchronizing signal, a horizontal synchronizing signal, and a read clock are generated in synchronization with the vertical synchronizing signal from the video decoder l. Reading is not performed sequentially like writing, but is performed simultaneously in the four frame memories. Therefore,
Dedicated read address counters 46-47 are provided for the four frame memories 33-3d, respectively. The read address counters 46 and 47 for frame memories 3a and 3b are reset by the vertical synchronization signal and start reading immediately after the vertical synchronization signal. The read address counters 48 and 49 for the frame memories 3C and 3d are field read end signals (signals indicating that reading for the field has been completed) output from the read address counters 46 and 47 for the frame memories 3a and 3b. is reset and the frame memory 3a
, 3b, frame memories 3c and 3d start reading. A feature of this control circuit 4 is a frame memory 3c. The read address counters 48 and 49 for 3d are reset by the read address counter 4 for frame memories 3a and 3b.
This is done using the field successive end signal from 6.47, and this point is different from the conventional device, which resets using the vertical synchronization signal in the same way as the read address counters 46 and 47 of the frame memories 3a and 3b. . Note that the large screen display device is not limited to the so-called AuroraVisigin, but may also be a CRT monitor. The present invention can be similarly applied to all devices that sequentially scan and display images, such as liquid crystal displays.

【発明の効果】 以上のように、この発明によれば、複数の表示装置をマ
トリクス状に配列して構成した大画面表示装置の上側の
表示装置に対し、下側の表示装置には1フィールド遅れ
たビデオ映像を表示させるようにしたので、動きのある
ビデオ映像を上下表示装置の境界で殆んどずれを生じさ
せることなく、正常に表示できるという効果がある。
Effects of the Invention As described above, according to the present invention, in contrast to the upper display device of a large screen display device configured by arranging a plurality of display devices in a matrix, the lower display device has one field. Since the delayed video image is displayed, there is an effect that a moving video image can be displayed normally with almost no deviation occurring at the boundary between the upper and lower display devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による大画面表示装置の表
示方法を示す説明図、第2図はこの表示方法による表示
タイミング図、第3図は制御回路のブロック図、第4図
は大画像表示装置のブロック図、第5図は動きのある映
像の表示状態図、第6図は従来の表示方法の説明図、第
7図は従来の表示方法による表示タイミング図である。 3a〜3dはフレームメモリ、4は制御回路、5a〜5
dは表示装置。 なお、図中、同一符号は同一または相当部分を示す。 (外2名) 第 1 図 5a、5A5c、5d :表示米置 褐 図 第 図 4\ 第 図
FIG. 1 is an explanatory diagram showing a display method of a large screen display device according to an embodiment of the present invention, FIG. 2 is a display timing diagram using this display method, FIG. 3 is a block diagram of a control circuit, and FIG. FIG. 5 is a block diagram of an image display device, FIG. 5 is a display state diagram of a moving image, FIG. 6 is an explanatory diagram of a conventional display method, and FIG. 7 is a display timing diagram of the conventional display method. 3a to 3d are frame memories, 4 is a control circuit, 5a to 5
d is a display device. In addition, in the figures, the same reference numerals indicate the same or corresponding parts. (2 others) 1st Figure 5a, 5A5c, 5d: Displayed rice storage brown map Figure 4\ Figure

Claims (1)

【特許請求の範囲】[Claims] 入力されたビデオ信号を分解して複数のフレームメモリ
に記憶し、このフレームメモリを順次走査して読出した
ビデオ映像をマトリクス状に配列された複数の表示装置
に表示するように、前記各フレームメモリおよび前記各
表示装置を制御回路によって制御する大画面表示装置の
表示方法において、前記マトリクス状に配列した表示装
置の上側の表示装置に対し、下側の表示装置には1フィ
ールド遅れたビデオ映像を表示させることを特徴とする
大画面表示装置の表示方法。
The input video signals are decomposed and stored in a plurality of frame memories, and each of the frame memories is configured to sequentially scan the frame memories and display the read video images on a plurality of display devices arranged in a matrix. and a display method for a large screen display device in which each display device is controlled by a control circuit, wherein a video image is displayed on a lower display device with a delay of one field relative to an upper display device of the display devices arranged in a matrix. 1. A display method for a large screen display device characterized by displaying images.
JP1178633A 1989-07-11 1989-07-11 Display method for large-screen display device Pending JPH0343783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1178633A JPH0343783A (en) 1989-07-11 1989-07-11 Display method for large-screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1178633A JPH0343783A (en) 1989-07-11 1989-07-11 Display method for large-screen display device

Publications (1)

Publication Number Publication Date
JPH0343783A true JPH0343783A (en) 1991-02-25

Family

ID=16051876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1178633A Pending JPH0343783A (en) 1989-07-11 1989-07-11 Display method for large-screen display device

Country Status (1)

Country Link
JP (1) JPH0343783A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189840A (en) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd Display device and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189840A (en) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd Display device and driving method thereof
US8049687B2 (en) 2004-12-30 2011-11-01 Lg Display Co., Ltd. Organic electroluminescent display device including upper and lower display areas and driving method thereof

Similar Documents

Publication Publication Date Title
US4796089A (en) Television receiver display apparatus having multi-image display capability
JPH051946B2 (en)
KR950012369B1 (en) Image display apparatus
US5541665A (en) Image processing apparatus with change over of clock signals
JPH0426273B2 (en)
JPH0383097A (en) Address generator for vertical scroll
US6271821B1 (en) Interface for liquid crystal display
US5003388A (en) Apparatus for displaying a video signal
JPH0343783A (en) Display method for large-screen display device
JPS6194479A (en) Display device
JPH01109890A (en) Demultiplexer
JPH04326323A (en) Display controller
JPH0310293A (en) Image data processing device
SU1021024A1 (en) Device for displaying data on a large screen
JPS6058480B2 (en) Video display device
JPH07199864A (en) Display device
JPH04186293A (en) Image processing system
JP2565190B2 (en) Liquid crystal display
JPS59214085A (en) Signal converter
JPH0435284A (en) Liquid crystal display device
JP2781924B2 (en) Superimpose device
JP3260769B2 (en) Image position adjustment circuit
JPS62289893A (en) Liquid crystal display unit
KR900000538B1 (en) Controler of multivision system
JPS61121677A (en) High quality television receiver