JPH0342858A - Package for semiconductor integrated circuit - Google Patents
Package for semiconductor integrated circuitInfo
- Publication number
- JPH0342858A JPH0342858A JP17868589A JP17868589A JPH0342858A JP H0342858 A JPH0342858 A JP H0342858A JP 17868589 A JP17868589 A JP 17868589A JP 17868589 A JP17868589 A JP 17868589A JP H0342858 A JPH0342858 A JP H0342858A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- base
- ring
- package
- stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910001285 shape-memory alloy Inorganic materials 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- HLXZNVUGXRDIFK-UHFFFAOYSA-N nickel titanium Chemical compound [Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni] HLXZNVUGXRDIFK-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体集積回路用パッケージに関し、特にそ
のベースとキャップとの封止方法を改良した半導体集積
回路用パッケージに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a package for a semiconductor integrated circuit, and more particularly to a package for a semiconductor integrated circuit with an improved sealing method between a base and a cap.
（従来の技術）
従来の半導体集積回路用パッケージにおける封止方法は
、第３図に示すように、金属等のキャップ３をろう付は
等によって直接パッケージのベース２に接着していた。(Prior Art) As shown in FIG. 3, in the conventional sealing method for a semiconductor integrated circuit package, a cap 3 made of metal or the like is directly bonded to the base 2 of the package by brazing or the like.
そしてかかる方法により、チップｌの気密を保持してい
るため、容易に開封できず、また−旦開封すると再封止
することは困難であった。Since this method maintains the airtightness of the chip 1, it cannot be easily opened, and once opened, it is difficult to reseal it.
（発明が解決しようとする課題）
しかし、実際にはベース内部のチップや、該チップのバ
ットとベースの端子とを接続する配線等の状態を確認し
、また直接バット等について接触してその調整等をする
ためには、キャップの開封が必要である場合があり得る
。(Problem to be solved by the invention) However, in reality, it is necessary to check the condition of the chip inside the base and the wiring connecting the butt of the chip and the terminal of the base, and to adjust it by directly touching the bat etc. etc., it may be necessary to open the cap.
本発明はかかる事情にかんがみてされたものであり、そ
の課題は、キャップの開閉が自在な半導体集積回路用パ
ッケージを提供することである。The present invention has been made in view of the above circumstances, and an object thereof is to provide a package for a semiconductor integrated circuit whose cap can be opened and closed freely.
（課題を解決するための手段）
本発明は上記の課題の解決のため、以下のような構成と
している。即ち、パッケージに搭載するチップを内部に
配設したベースと、ベースを封止するために該ベースに
装着するキャップとからなる半導体集積回路用パッケー
ジにおいて、リング状のキャップストッパーを形状記憶
合金により形成して、常温よりも低高温状態におかれた
場合には径が小さくなるように構成し、またベース内に
Ｏリングを設置して、周囲側面に上記キャップストッパ
ーが嵌合する凹部を形成したキャップを上記０リング上
に密着させて、該０リングが上記ベースと上記キャップ
の間に介在するようにし、上記ベースの内部側面には、
上記キャップの凹部と向き合う溝を設け、上記キャップ
ストッパーを、上記溝内と上記凹部内とにまたがるよう
に収納したものである。(Means for Solving the Problems) In order to solve the above problems, the present invention has the following configuration. That is, in a semiconductor integrated circuit package consisting of a base in which a chip to be mounted on the package is disposed, and a cap attached to the base to seal the base, a ring-shaped cap stopper is formed of a shape memory alloy. The cap stopper is configured to have a smaller diameter when placed in a lower temperature than room temperature, and an O-ring is installed in the base to form a recess into which the cap stopper fits. A cap is brought into close contact with the O-ring so that the O-ring is interposed between the base and the cap, and an inner side surface of the base includes:
A groove facing the recess of the cap is provided, and the cap stopper is housed so as to straddle the groove and the recess.
（実施例） 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第１図は、本発明のパッケージのキャップを外した状態
の断面図、第２図は、そのキャップを装着した状態の断
面図である。FIG. 1 is a sectional view of the package of the present invention with the cap removed, and FIG. 2 is a sectional view of the package with the cap attached.
このパッケージは中空の略円筒形であるベース２と、そ
の開口部６を覆うキャップ３とからなる。該ベース２の
内部の中央には、このパッケージに搭載するチップｌが
固定され、またその内部側面７の円周に沿って段部８を
形成し、さらに該段部８上にＯリング５の収納溝９を設
けて、該収納溝９内にＯリング５を設置している。また
、ベース２内の上記段部８上方の内側面には、キャップ
ストッパー４が嵌合する溝ｌＯを形成している。This package consists of a hollow, substantially cylindrical base 2 and a cap 3 that covers an opening 6 of the base 2. A chip l to be mounted on the package is fixed at the center of the inside of the base 2, and a step 8 is formed along the circumference of the inner side surface 7, and an O-ring 5 is placed on the step 8. A storage groove 9 is provided, and an O-ring 5 is installed in the storage groove 9. Furthermore, a groove 10 into which the cap stopper 4 fits is formed on the inner surface of the base 2 above the stepped portion 8.
一方、キャップ３はベース２の円形の上記開口部６に嵌
合する形状、大きさに成形され、その周側面１１には、
凹部１２を設け、該凹部１２内にはキャップストッパー
４が収納される構造である。On the other hand, the cap 3 is molded in a shape and size to fit into the circular opening 6 of the base 2, and its peripheral side 11 has the following features:
A recess 12 is provided, and the cap stopper 4 is housed in the recess 12.
また、キャップストッパー４は、形状記憶合金により、
一部に切れ目１３を有するリング状に形成する。そして
、常温において、第３図に示すように、上記ベース２の
内側面の満１０内と上記凹部１２内とにまたがる程度に
、径が大きい状態となるように形状を記憶させて、該溝
ｌＯと凹部１２内に収納する。また、該キャップストッ
パー４は、常温よりも低高温状態におかれた場合には、
第３図の破線で示すように、その径が小さくなる。形状
記憶合金としては、例えばニッケルとチタンの合金であ
るニチノール等が使用できる。In addition, the cap stopper 4 is made of shape memory alloy.
It is formed into a ring shape having a cut 13 in a part. Then, at room temperature, as shown in FIG. 3, the groove is memorized so that its diameter is large enough to span the inside of the inner surface of the base 2 and the inside of the recess 12. It is stored in the recess 12. In addition, when the cap stopper 4 is placed in a high temperature state lower than room temperature,
As shown by the broken line in FIG. 3, its diameter becomes smaller. As the shape memory alloy, for example, Nitinol, which is an alloy of nickel and titanium, can be used.
また、第２図のように、上記キャップ３を上記Ｏリング
５上に密着させてベース２に装着すると、該Ｏリング５
が上記ベース２とキャップ３の間に介在して、ベース２
内部の気密状態が常時保持される。Further, as shown in FIG. 2, when the cap 3 is attached to the base 2 with the O-ring 5 in close contact with the
is interposed between the base 2 and the cap 3, and the base 2
The interior is kept airtight at all times.
このパッケージを開封するときは、キャップストッパー
４を加熱または冷却することにより、その径が小さくな
り、該キャップストッパー４は、ベース２の溝１０との
係合が解かれて、キャップ３の凹部１２内に移動するの
で、キャップ３をベース２から容易に外すことが可能と
なる。この操作は何度でも繰り返すことができ、キャッ
プ３の着脱を容易に行なうことが可能である。When opening this package, the diameter of the cap stopper 4 is reduced by heating or cooling, and the cap stopper 4 is disengaged from the groove 10 of the base 2 and the recess 12 of the cap 3 Since the cap 3 moves inward, the cap 3 can be easily removed from the base 2. This operation can be repeated any number of times, and the cap 3 can be easily attached and detached.
（発明の効果〉
以上説明したように本発明は、リング状のキャップスト
ッパーを形状記憶合金により形成して、常温よりも低高
温状態におかれた場合には径が小さくなるように構成し
、またベース内にＯリングで、周囲側面に上記キャップ
ストッパーが嵌合する凹部を形成したキャップを上記Ｏ
リング上に密着させて、上記ベースの内部側面には、上
記キャップの凹部と向き合う溝を設け、上記キャップス
トッパーを、上記溝内と上記凹部内とにまたがるように
収納したから、キャップの着脱が可能な気密封止パッケ
ージを提供できる効果がある。(Effects of the Invention) As explained above, the present invention is configured such that the ring-shaped cap stopper is formed of a shape memory alloy so that the diameter becomes smaller when the ring-shaped cap stopper is placed in a high temperature state lower than room temperature. In addition, an O-ring is used in the base to attach a cap that has a recess formed on the peripheral side surface into which the cap stopper fits.
The cap is placed in close contact with the ring, and a groove facing the recess of the cap is provided on the inner side surface of the base, and the cap stopper is stored so as to straddle the groove and the recess, so that the cap can be attached and removed. This has the effect of providing a hermetically sealed package.
【図面の簡単な説明】
第１図は、本発明のパッケージのキャップを外した状態
の断面図、第２図は、そのキャップを装着した状態の断
面図、第３図は、キャップストッパーの平面図、第４図
は、従来の半導体集積回路用パッケージの断面図である
。
ｌ：チップ ２：ベース ３：キャップ４：キャッ
プストッパー ５：Ｏリング８：段部ｌＯ：溝
１２：凹部第
図[Brief Description of the Drawings] Fig. 1 is a sectional view of the package of the present invention with the cap removed, Fig. 2 is a sectional view of the package with the cap attached, and Fig. 3 is a plan view of the cap stopper. FIG. 4 is a cross-sectional view of a conventional semiconductor integrated circuit package. l: Chip 2: Base 3: Cap 4: Cap stopper 5: O-ring 8: Step lO: Groove
12: Recess diagram
Claims (1)
、ベースを封止するために該ベースに装着するキャップ
とからなる半導体集積回路用パッケージにおいて、リン
グ状のキャップストッパーを形状記憶合金により形成し
て、常温よりも低高温状態におかれた場合には径が小さ
くなるように構成し、またベース内にＯリングを設置し
て、周囲側面に上記キャップストッパーが嵌合する凹部
を形成したキャップを上記Ｏリング上に密着させて、該
Ｏリングが上記ベースと上記キャップの間に介在するよ
うにし、上記ベースの内部側面には、上記キャップの凹
部と向き合う溝を設け、上記キャップストッパーを、上
記溝内と上記凹部内とにまたがるように収納したことを
特徴とする半導体集積回路用パッケージ。In a semiconductor integrated circuit package consisting of a base in which a chip to be mounted on the package is arranged and a cap attached to the base to seal the base, a ring-shaped cap stopper is formed of a shape memory alloy. The cap is constructed so that its diameter becomes smaller when the cap is placed in a high temperature condition lower than room temperature, and an O-ring is installed in the base, and a concave portion is formed on the peripheral side surface into which the cap stopper fits. The O-ring is placed in close contact with the O-ring so that the O-ring is interposed between the base and the cap, a groove is provided on the inner side of the base facing the recess of the cap, and the cap stopper is placed between the base and the cap. A package for a semiconductor integrated circuit, characterized in that the package is housed so as to straddle the groove and the recess.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17868589A JPH0342858A (en) | 1989-07-11 | 1989-07-11 | Package for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17868589A JPH0342858A (en) | 1989-07-11 | 1989-07-11 | Package for semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342858A true JPH0342858A (en) | 1991-02-25 |
Family
ID=16052759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17868589A Pending JPH0342858A (en) | 1989-07-11 | 1989-07-11 | Package for semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342858A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
| US9052355B2 (en) | 2008-03-13 | 2015-06-09 | Translarity, Inc. | Wafer prober integrated with full-wafer contactor |
-
1989
- 1989-07-11 JP JP17868589A patent/JPH0342858A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
| US9052355B2 (en) | 2008-03-13 | 2015-06-09 | Translarity, Inc. | Wafer prober integrated with full-wafer contactor |
| US9612278B2 (en) | 2008-03-13 | 2017-04-04 | Translarity, Inc. | Wafer prober integrated with full-wafer contacter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69433428T2 (en) | THROUGH A HOUSING CONNECTED LOCKABLE SEMICONDUCTOR HOLDER | |
| US2999964A (en) | Holders for electrical devices | |
| JPH0342858A (en) | Package for semiconductor integrated circuit | |
| US6739749B2 (en) | Thermometric nursing bottle | |
| US6229088B1 (en) | Low profile electronic enclosure | |
| WO1996013056A3 (en) | Hermetically sealed hybrid ceramic integrated circuit package | |
| JPS57186137A (en) | Pressure sensor | |
| JP2560129B2 (en) | Semiconductor laser device | |
| JPH04168755A (en) | Semiconductor device | |
| JPS5824446Y2 (en) | semiconductor equipment | |
| JP2674214B2 (en) | Semiconductor device package | |
| JP2730352B2 (en) | TAB tape | |
| JPH0355874Y2 (en) | ||
| JPH02110147U (en) | ||
| JPH04129253A (en) | Semiconductor package | |
| JPH066467Y2 (en) | Airtight terminal | |
| JPH0414860Y2 (en) | ||
| JPH0338640U (en) | ||
| JPH0963558A (en) | Sealed battery and safety device thereof | |
| JPH02248827A (en) | Airtight terminal for pressure sensor and manufacture thereof | |
| KR820002261B1 (en) | Glass sealed semiconductor | |
| JPH0477260U (en) | ||
| JPS6118884B2 (en) | ||
| JPS63164345A (en) | Package for semiconductor integrated circuit | |
| JPS63226948A (en) | Hybrid integrated device |