JPH0338671B2 - - Google Patents

Info

Publication number
JPH0338671B2
JPH0338671B2 JP59225708A JP22570884A JPH0338671B2 JP H0338671 B2 JPH0338671 B2 JP H0338671B2 JP 59225708 A JP59225708 A JP 59225708A JP 22570884 A JP22570884 A JP 22570884A JP H0338671 B2 JPH0338671 B2 JP H0338671B2
Authority
JP
Japan
Prior art keywords
circuit
control circuit
signal
phase
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59225708A
Other languages
Japanese (ja)
Other versions
JPS61105773A (en
Inventor
Katsumi Takeda
Yukio Fukui
Tooru Fujishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59225708A priority Critical patent/JPS61105773A/en
Publication of JPS61105773A publication Critical patent/JPS61105773A/en
Publication of JPH0338671B2 publication Critical patent/JPH0338671B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20Driving; Starting; Stopping; Control thereof
    • G11B19/28Speed controlling, regulating, or indicating

Landscapes

  • Rotational Drive Of Disk (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、記録再生形デイスクプレーヤ等にお
けるデイスクモータサーボ回路に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a disk motor servo circuit in a recording/reproducing type disk player or the like.

〔発明の背景〕[Background of the invention]

記録再生形デイスクプレーヤにおいて、円盤状
記録媒体(以下、デイスクと略す)上の記録位置
合せ用のマーク信号を検出して位相制御を行なう
デイスクモータサーボ回路の従来例を第1図を用
いて以下詳細に説明する。
A conventional example of a disk motor servo circuit that detects a mark signal for recording position alignment on a disk-shaped recording medium (hereinafter abbreviated as disk) and performs phase control in a recording/reproducing disk player is shown below using FIG. Explain in detail.

第1図において、1はデイスク、2はデイスク
1の内周部にあらかじめ凹凸の形状で記録されて
いる記録位置合せ用のマーク信号(以下、単にマ
ーク信号とのみ記す)で、外部からの映像信号は
奇数フイールド(あるいは偶数フイールド)の垂
直同期信号の約7H前(H:一水平走査周期)が
このマーク信号位置となるように記録開始箇所に
合せている。これは周知のごとく、デイスク1上
のアドレス信号(図示略)を再生画面上のオーバ
ースキヤン部に位置合せして、アドレス信号が再
生画面上に現われるのを防止するためである。3
は赤外発光ダイオード等より成るホトセンサー、
4はマーク信号を波形整形する波形整形回路、5
は位相制御回路で、基準信号発生回路6、第1の
遅延回路7、第1のトラペゾイド波形作成回路
8、第1のサンプルホールド回路9、前記第1の
サンプルホールド回路出力を増幅・処理する第1
の位相補償回路10、第1のサンプリングパルス
作成回路11より構成している。なお、第1の位
相補償回路10は、反転アンプで構成しているた
め、便宜上、第5図のような記号を用いた。後述
する第2の位相補償回路16も同じである。12
は速度制御回路で、第2の遅延回路13、第2の
トラペゾイド波形作成回路14、第2のサンプル
ホールド回路15、前記サンプルホールド回路1
5の出力信号を増幅・処理する第2の位相補償回
路16、第2のサンプリングパルス作成回路17
より構成している。18は加算回路、19はモニ
タ駆動回路、で反転アンプで構成している。20
はモータ、21は周波数発電機である。
In Fig. 1, 1 is a disk, and 2 is a mark signal (hereinafter referred to simply as a mark signal) for recording positioning recorded in advance in the shape of an uneven shape on the inner circumference of the disk 1, and is The signal is aligned with the recording start point so that the mark signal position is approximately 7H (H: one horizontal scanning period) before the vertical synchronization signal of the odd field (or even field). As is well known, this is to align the address signal (not shown) on the disk 1 with the overscan portion on the playback screen and prevent the address signal from appearing on the playback screen. 3
is a photosensor consisting of an infrared light emitting diode, etc.
4 is a waveform shaping circuit that shapes the mark signal; 5
is a phase control circuit, which includes a reference signal generation circuit 6, a first delay circuit 7, a first trapezoid waveform creation circuit 8, a first sample and hold circuit 9, and a first sample and hold circuit that amplifies and processes the output of the first sample and hold circuit. 1
It is composed of a phase compensation circuit 10 and a first sampling pulse generation circuit 11. Note that since the first phase compensation circuit 10 is constituted by an inverting amplifier, symbols as shown in FIG. 5 are used for convenience. The same applies to the second phase compensation circuit 16, which will be described later. 12
is a speed control circuit, which includes a second delay circuit 13, a second trapezoid waveform creation circuit 14, a second sample hold circuit 15, and the sample hold circuit 1.
A second phase compensation circuit 16 that amplifies and processes the output signal of No. 5, and a second sampling pulse generation circuit 17.
It is made up of more. Reference numeral 18 denotes an adder circuit, and 19 denotes a monitor drive circuit, each of which is composed of an inverting amplifier. 20
is a motor, and 21 is a frequency generator.

このような系において、モータ起動回路(図示
略)を用いて、デイスク1を回転させると、ホト
センサ3がマーク信号2を検出し、波形整形回路
4を経て、第1のサンプリングパルス作成回路1
1に入力する。一方、基準信号発生回路6の出力
信号を第1の遅延回路7で所定時間遅延させ、さ
らに第1のトラペゾイド波形作成回路8を経て、
第1のサンプルホールド回路9に入力する。前記
サンプルホールド回路9では、第1のサンプリン
グパルス作成回路11の出力信号と第1のトラペ
ゾイド波形作成回路8の出力信号との位相比較が
行なわれ、誤差信号は第1の位相補償回路10を
経て、増幅・処理された後、加算回路18に入力
する。
In such a system, when the disk 1 is rotated using a motor starting circuit (not shown), the photosensor 3 detects the mark signal 2, which passes through the waveform shaping circuit 4 to the first sampling pulse generating circuit 1.
Enter 1. On the other hand, the output signal of the reference signal generation circuit 6 is delayed for a predetermined time by the first delay circuit 7, and further passed through the first trapezoid waveform creation circuit 8.
The signal is input to the first sample and hold circuit 9. In the sample hold circuit 9, a phase comparison is performed between the output signal of the first sampling pulse generation circuit 11 and the output signal of the first trapezoid waveform generation circuit 8, and the error signal is passed through the first phase compensation circuit 10. , after being amplified and processed, is input to the adder circuit 18.

また、速度制御回路12は、モータ20に直結
した周波数発電機21出力の立上り信号部を第2
の遅延回路13で所定時間遅らせた信号から第2
のトラペゾイド作成回路14でトラペゾイド波形
を作成し、一方、周波数発電機21出力から第2
のサンプリングパルス作成回路17でサンプリン
グパルスを作成し、その立上り信号部を遅延せず
に第2のサンプルホールド回路15に入力し、速
度検出を行なつている。前記第2のサンプルホー
ルド回路15の出力信号は第2の位相補償回路1
6を経て、増幅・処理された後、位相制御回路5
の出力信号とともに加算回路18に入力される。
さらに、モータ駆動回路19を経て、モータ20
の制御を行なつている。
The speed control circuit 12 also controls the rising signal portion of the output of the frequency generator 21 directly connected to the motor 20 to a second
The second delay circuit 13 delays the signal by a predetermined time.
The trapezoid creating circuit 14 creates a trapezoid waveform, while the second
The sampling pulse generating circuit 17 generates a sampling pulse, and its rising signal portion is input to the second sample hold circuit 15 without delay to perform speed detection. The output signal of the second sample hold circuit 15 is transmitted to the second phase compensation circuit 1.
6, after being amplified and processed, the phase control circuit 5
is input to the adder circuit 18 together with the output signal of.
Furthermore, via the motor drive circuit 19, the motor 20
is under control.

従来、このような系で電源電圧あるいは周囲温
度が変化した場合、基準信号発生回路6の出力
と、マーク信号の波形整形回路4の出力から、第
1のサンプリングパルス作成回路11を経て得た
サンプリングパルスとの位相関係が変化し、記録
位置が変動することがあつた。この記録位置が正
規位置より変動すると、 (1) アドレス信号が再生画面上に現われることが
ある。
Conventionally, when the power supply voltage or ambient temperature changes in such a system, the sampling signal obtained from the output of the reference signal generation circuit 6 and the output of the mark signal waveform shaping circuit 4 via the first sampling pulse generation circuit 11 is generated. The phase relationship with the pulse changed, causing the recording position to fluctuate. If this recording position deviates from the normal position, (1) an address signal may appear on the playback screen.

(2) 詳細な説明は省略したが、ジツタサーボ系に
おいて、基準信号と再生信号との位相誤差検出
可能範囲を越えることがあり、ジツタサーボが
引込みにくい。
(2) Although detailed explanation has been omitted, in the jitter servo system, the phase error between the reference signal and the reproduced signal may exceed the detectable range, making it difficult for the jitter servo to pull in.

などの問題が生じていた。Such problems were occurring.

そこで発明者が検討した結果、第2図のような
メカニズムで記録位置が変動することが判明し
た。
As a result of the inventor's investigation, it was found that the recording position fluctuates by a mechanism as shown in FIG.

第2図において、aは速度制御回路12中、第
2のトラペゾイド波形作成回路14の動作様相、
bは位相制御回路5中、第1のトラペゾイド波形
作成回路8のそれを示しており、便宜上、サンプ
リング点での初期オフセツト電圧を省略し、また
トラペゾイド波形の傾斜は同じとしている。
In FIG. 2, a indicates the operation mode of the second trapezoid waveform generating circuit 14 in the speed control circuit 12;
b shows that of the first trapezoid waveform generating circuit 8 in the phase control circuit 5; for convenience, the initial offset voltage at the sampling point is omitted, and the slope of the trapezoid waveform is assumed to be the same.

まず第2図aで、速度制御系がA点で動作して
いるとき、例えば正側の電源電圧がV1からV2
変動したとすれば、サンプリング点はA1点から
B1点に移動し、サンプル電圧はΔe下がる。同図
bではこの変動分Δeを打消すようにサンプリン
グパルスによるサンプリング点がA2点からB2
に移動してサンプルホールド電圧が上がる。この
理由は、位相制御回路5で定まるモータ回転数が
一定であるから、第1図における加算回路18出
力の直流電圧は常に一定になるように動作するた
めである。一方、サンプリングパルス(第1図に
おける第1のサンプリングパルス作成回路11出
力信号)は第1図ホトセンサー3出力のマーク信
号を波形整形したパルス信号であるから、前述サ
ンプル電圧変動Δeを打消すようにマーク信号が
基準のトラペゾイド波形に対して移動することに
なる。この基準は記録用外部映像信号のフレーム
信号であり、マーク信号はデイスク上の位置を示
す信号であるため、結局記録位置がサンプル電圧
変動Δeに相当する時間△Tだけ移動することに
なる。
First, in Figure 2 a, when the speed control system is operating at point A, for example, if the positive power supply voltage changes from V 1 to V 2, the sampling point will change from point A 1 .
B Moves to 1 point and the sample voltage decreases by Δe. In the figure b, the sampling point by the sampling pulse moves from point A 2 to point B 2 so as to cancel out this variation Δe, and the sample hold voltage increases. The reason for this is that since the motor rotation speed determined by the phase control circuit 5 is constant, the DC voltage output from the adder circuit 18 in FIG. 1 always operates to be constant. On the other hand, since the sampling pulse (the output signal of the first sampling pulse generation circuit 11 in FIG. 1) is a pulse signal obtained by waveform-shaping the mark signal output from the photosensor 3 in FIG. The mark signal will move relative to the reference trapezoid waveform. This reference is a frame signal of an external video signal for recording, and since the mark signal is a signal indicating the position on the disk, the recording position will eventually move by a time ΔT corresponding to the sample voltage fluctuation Δe.

なお、この種の装置として関連するものには、
例えば特開昭58−97136号が挙げられる。
Additionally, related devices of this type include:
For example, Japanese Patent Application Laid-Open No. 58-97136 can be mentioned.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記した公知例の欠点をなく
し、例えば電源電圧が変動しても記録位置の変動
の少ない記録再生形デイスクプレーヤのデイスク
モータサーボの構成方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for configuring a disk motor servo for a recording/reproducing disk player, which eliminates the drawbacks of the above-mentioned known examples and causes less fluctuation in the recording position even when the power supply voltage changes, for example.

〔発明の概要〕[Summary of the invention]

本発明の要点は、電源電圧の変動および温度特
性変化に対する位相制御回路出力変化の向きと速
度制御回路出力変化の向きとが互いに逆になるよ
う構成することにより、例えば電源電圧の変動に
よる記録位置変動を抑圧するものである。
The main point of the present invention is that by configuring the direction of the phase control circuit output change and the speed control circuit output change direction in response to power supply voltage fluctuations and temperature characteristic changes to be opposite to each other, it is possible to It suppresses fluctuations.

すなわち、 (1) 電源電圧変動に対しては、速度制御系と位相
制御系とのトラペゾイド形比較回路から加算段
までの位相反転段の段数の差が奇数であること
が必要である。第3図を用いてこれを説明す
る。同図において、aは速度制御系、b,b′は
位相制御系のトラペゾイド波形を示している。
That is, (1) With respect to power supply voltage fluctuations, it is necessary that the difference in the number of phase inversion stages from the trapezoid type comparator circuit to the addition stage in the speed control system and the phase control system is an odd number. This will be explained using FIG. In the figure, a shows the trapezoid waveform of the speed control system, and b and b' show the trapezoid waveform of the phase control system.

電源電圧が変動し、検波特性が実線から破線
の状態に変動した場合、速度制御系と位相制御
系との位相反転段の段数差がb′図のように奇数
であれば、a図で下側に発生したオフセツト電
圧を打消すように、b′図は上側に特性が変化し
て、加算段において、発生したオフセツト電圧
を抑圧することができる。
When the power supply voltage fluctuates and the detection characteristics change from the solid line to the broken line, if the difference in the number of phase inverting stages between the speed control system and the phase control system is an odd number as shown in diagram b', the lower In order to cancel the offset voltage generated on the side, the characteristics change upward in the diagram b', and the offset voltage generated can be suppressed in the addition stage.

(2) 温度特性変化に対しては、加算段からみた速
度制御系と位相制御系のトラペゾイド波形の傾
きが互いに逆であることが必要である。第4図
を用いてこれを説明する。同図において、aは
速度制御系、bは位相制御系のトラペゾイド波
形を示している。トラペゾイド形比較回路を構
成しているCR時定数が増加して実線から破線
の状態に変動した場合、加算段からみたトラペ
ゾイド波形の傾きが同図のように互に逆であれ
ば、a図で発生したオフセツト電圧を打消すよ
うに、b図は上側に特性が変化して、加算段に
おいて発生したオフセツト電圧を抑圧すること
ができる。これらを総合すると前述のようにな
る。
(2) Regarding changes in temperature characteristics, it is necessary that the slopes of the trapezoid waveforms of the speed control system and the phase control system viewed from the addition stage are opposite to each other. This will be explained using FIG. In the figure, a shows the trapezoid waveform of the speed control system, and b shows the trapezoid waveform of the phase control system. When the CR time constant that makes up the trapezoid type comparison circuit increases and changes from the solid line to the broken line, if the slopes of the trapezoid waveforms seen from the adder stage are opposite to each other as shown in the figure, then in figure a In order to cancel the generated offset voltage, the characteristics change upward in Figure b, making it possible to suppress the offset voltage generated in the addition stage. Putting these together, the results are as described above.

〔発明の実施例〕[Embodiments of the invention]

本発明を第2図、第5図を用いて説明する。ま
た、第5図において、第1図と同一機能を有する
部分は同一番号を示し、その説明を省略する。
The present invention will be explained using FIGS. 2 and 5. Further, in FIG. 5, parts having the same functions as those in FIG. 1 are designated by the same numbers, and their explanations will be omitted.

第2図aにおいて、従来例で示したように、速
度制御系がA1点で動作しているとき、電源電圧
がV1からV2に変動したとすればサンプリング点
はA1点からB1点に移動し、サンプリング電圧は
Δe下がる。この変動分Δeは第5図において、第
2のサンプルホールド回路15の出力電圧で、加
算回路18にそのまま極性で導かれる。ところ
が、モータ回転数は一定であるから、加算回路1
8出力電圧も一定であり、第1の位相補償回路1
0の出力電圧がこの変動分Δeを打消すようにΔe
だけ電圧が上がる。第1の位相補償回路10は反
転アンプで構成しているため、結局、第1のサン
プルホールド回路9の出力電圧はΔe下がるよう
に動作する。このため、第2図bにおいて、電源
電圧変動前のサンプリング点A2点からΔe下がつ
たB3点に移動するが、原点O2からのサンプリン
グ点までの時間は変化しないため、記録位置は変
動しないことになる。
In Fig. 2a, as shown in the conventional example, when the speed control system is operating at one point A, if the power supply voltage changes from V 1 to V 2 , the sampling point will be from A 1 to B. Moves to 1 point and the sampling voltage decreases by Δe. In FIG. 5, this variation Δe is the output voltage of the second sample-and-hold circuit 15, and is led directly to the addition circuit 18 with its polarity. However, since the motor rotation speed is constant, adding circuit 1
8 output voltage is also constant, and the first phase compensation circuit 1
Δe so that the output voltage of 0 cancels out this fluctuation Δe
Only the voltage increases. Since the first phase compensation circuit 10 is constituted by an inverting amplifier, it operates so that the output voltage of the first sample and hold circuit 9 decreases by Δe. Therefore, in Fig. 2b, the sampling point A 2 before the power supply voltage fluctuation moves to the B 3 point where Δe has decreased, but since the time from the origin O 2 to the sampling point does not change, the recording position is It will not change.

なお、第5図では電源電圧変動のみに対する説
明を行なつたが、温度特性変化に対しても同様に
説明ができるため、詳細な説明は省略する。
In addition, in FIG. 5, only the power supply voltage fluctuation was explained, but since the same explanation can be given to the temperature characteristic change, a detailed explanation will be omitted.

また、第6図は本発明第2の実施例を示してい
る。速度制御回路12の動作は第1図の公知例と
同じであるが、位相制御回路5の構成を変えてい
る。すなわち、マーク信号の波形整形回路4出力
信号から第1のトラペゾイド波形作成回路8でト
ラペゾイド波形を作成し、一方、基準信号発生回
路6の出力を第1の遅延回路7に入力した後、第
1のサンプリングパルス作成回路11でサンプリ
ングパルスを作成して、第1のサンプルホールド
回路9で位相誤差を検出している。
Further, FIG. 6 shows a second embodiment of the present invention. The operation of the speed control circuit 12 is the same as that of the known example shown in FIG. 1, but the configuration of the phase control circuit 5 is changed. That is, a trapezoid waveform is created from the mark signal waveform shaping circuit 4 output signal in the first trapezoid waveform creation circuit 8, and on the other hand, after inputting the output of the reference signal generation circuit 6 to the first delay circuit 7, the first trapezoid waveform is created. A sampling pulse generation circuit 11 generates a sampling pulse, and a first sample hold circuit 9 detects a phase error.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、電源電圧変動および温度特性
変化に対する、位相制御回路出力の向きと速度制
御回路出力の向きとを互いに逆にしているため、
例えば電源電圧の変動により、記録用外部映像信
号の記録開始箇所が所定位置からずれることがな
くなる。このため、アドレス信号が角生画面上に
現われることがなく、また、ジツタサーボ系が安
定に引込み動作を行なう。
According to the present invention, since the direction of the phase control circuit output and the direction of the speed control circuit output are reversed with respect to power supply voltage fluctuations and temperature characteristic changes,
For example, the recording start point of the external video signal for recording will not deviate from the predetermined position due to fluctuations in the power supply voltage. Therefore, the address signal does not appear on the live screen, and the jitter servo system performs the pull-in operation stably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のサーボ回路のブロツク図、第2
図a,bは速度制御系と位相制御系のトラペゾイ
ド電圧の波形図、第3図a,b,b′は電源電圧変
動に対する発生オフセツト電圧の抑圧説明図、第
4図a,bは温度特性変化に対する発生オフセツ
ト電圧の抑圧説明図、第5図は本発明の第1の実
施例のブロツク図、第6図は本発明の第2の実施
例のブロツク図である。 1……デイスク、2……記録位置合せ用のマー
ク信号、5……位相制御回路、8……第1のトラ
ペゾイド波形作成回路、12……速度制御回路、
14……第2のトラペゾイド波形作成回路、20
……モータ、21……周波数発電機である。
Figure 1 is a block diagram of a conventional servo circuit, Figure 2 is a block diagram of a conventional servo circuit.
Figures a and b are waveform diagrams of trapezoid voltages in the speed control system and phase control system. Figures 3 a, b, and b' are illustrations of suppressing the generated offset voltage against power supply voltage fluctuations. Figure 4 a and b are temperature characteristics. FIG. 5 is a block diagram of the first embodiment of the present invention, and FIG. 6 is a block diagram of the second embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Disk, 2... Mark signal for recording position alignment, 5... Phase control circuit, 8... First trapezoid waveform creation circuit, 12... Speed control circuit,
14...Second trapezoid waveform creation circuit, 20
... Motor, 21 ... Frequency generator.

Claims (1)

【特許請求の範囲】 1 円盤状記録媒体にあらかじめ設けられた記録
位置合せ用のマーク信号と基準信号との位相比較
を行なう位相検波回路および位相制御回路と、デ
イスクモータの回転速度を検出する手段と速度制
御回路と、を具備し、前記位相制御回路出力信号
と前記速度制御回路出力信号とを加算してデイス
クモータの制御を行なう記録再生形デイスクプレ
ーヤ等のデイスクモータサーボ回路において、 電源電圧の変動に伴う前記加算点における、速
度制御回路出力信号の電圧変化の向きと、位相制
御回路出力信号の電圧変化の向きを互いに逆にす
るよう構成することを特徴とする記録再生形デイ
スクプレーヤのデイスクモータサーボ回路。 2 円盤状記録媒体にあらかじめ設けられた記録
位置合せ用のマーク信号と基準信号との位相比較
を行なう位相検波回路および位相制御回路と、デ
イスクモータの回転速度を検出する手段と速度制
御回路と、を具備し、前記位相制御回路出力信号
と前記速度制御回路出力信号とを加算してデイス
クモータの制御を行なう記録再生形デイスクプレ
ーヤ等のデイスクモータサーボ回路において、 周囲温度の変動に伴う前記加算点における、速
度制御回路出力信号の電圧変化の向きと、位相制
御回路出力信号の電圧変化の向きを互いに逆にす
るよう構成することを特徴とする記録再生形デイ
スクプレーヤのデイスクモータサーボ回路。
[Claims] 1. A phase detection circuit and a phase control circuit that perform a phase comparison between a reference signal and a mark signal for recording positioning provided in advance on a disc-shaped recording medium, and a means for detecting the rotational speed of a disc motor. and a speed control circuit, in a disk motor servo circuit of a recording/reproducing type disk player or the like which controls a disk motor by adding the output signal of the phase control circuit and the output signal of the speed control circuit, A disk of a recording/reproducing type disk player, characterized in that the direction of the voltage change of the speed control circuit output signal and the direction of the voltage change of the phase control circuit output signal at the addition point due to fluctuation are opposite to each other. Motor servo circuit. 2. A phase detection circuit and a phase control circuit that perform a phase comparison between a reference signal and a mark signal for recording positioning provided in advance on a disc-shaped recording medium, a means for detecting the rotational speed of a disc motor, and a speed control circuit; In a disk motor servo circuit of a recording/reproducing disk player or the like, which controls a disk motor by adding the phase control circuit output signal and the speed control circuit output signal, the addition point due to fluctuations in ambient temperature. A disk motor servo circuit for a recording/reproducing disk player, characterized in that the direction of voltage change of the speed control circuit output signal and the direction of voltage change of the phase control circuit output signal are opposite to each other.
JP59225708A 1984-10-29 1984-10-29 Disc motor servo circuit for recording and reproducing type disc player Granted JPS61105773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59225708A JPS61105773A (en) 1984-10-29 1984-10-29 Disc motor servo circuit for recording and reproducing type disc player

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59225708A JPS61105773A (en) 1984-10-29 1984-10-29 Disc motor servo circuit for recording and reproducing type disc player

Publications (2)

Publication Number Publication Date
JPS61105773A JPS61105773A (en) 1986-05-23
JPH0338671B2 true JPH0338671B2 (en) 1991-06-11

Family

ID=16833554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59225708A Granted JPS61105773A (en) 1984-10-29 1984-10-29 Disc motor servo circuit for recording and reproducing type disc player

Country Status (1)

Country Link
JP (1) JPS61105773A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025262A (en) * 1988-06-23 1990-01-10 Seiko Epson Corp Floppy disk drive

Also Published As

Publication number Publication date
JPS61105773A (en) 1986-05-23

Similar Documents

Publication Publication Date Title
JP2898991B2 (en) Rotation control device
JPH0338671B2 (en)
JPS62202366A (en) Information reproducing device having address
JPS6346628A (en) Tracking controller
JPS59117739A (en) Optical storage device
JPH0476175B2 (en)
JP2607070B2 (en) Information recording / reproducing device
JPH0555945B2 (en)
JPH05299738A (en) Laser-diode control circuit and optical-disk driving device
JPH0161275B2 (en)
JPH0418386B2 (en)
JPS6338446Y2 (en)
JPS6125278B2 (en)
JP3311844B2 (en) Tracking pilot signal recording device and tracking error signal generation device
JPH054373Y2 (en)
JP3133455B2 (en) Time axis correction circuit
JP3225584B2 (en) Tracking control device for magnetic recording / reproducing device
JP2501485B2 (en) Time axis correction device
JPS6346627A (en) Tracking controller
JPS5896474A (en) Video disc reproducer
JPS61151883A (en) Compensating method of time base variance for disk device
JPS6326455B2 (en)
JPS6020812B2 (en) magnetic recording device
JPH0531880B2 (en)
JPS58222669A (en) Information recording system