JPH0336120Y2 - - Google Patents

Info

Publication number
JPH0336120Y2
JPH0336120Y2 JP8713485U JP8713485U JPH0336120Y2 JP H0336120 Y2 JPH0336120 Y2 JP H0336120Y2 JP 8713485 U JP8713485 U JP 8713485U JP 8713485 U JP8713485 U JP 8713485U JP H0336120 Y2 JPH0336120 Y2 JP H0336120Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
output terminal
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8713485U
Other languages
Japanese (ja)
Other versions
JPS61202940U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8713485U priority Critical patent/JPH0336120Y2/ja
Publication of JPS61202940U publication Critical patent/JPS61202940U/ja
Application granted granted Critical
Publication of JPH0336120Y2 publication Critical patent/JPH0336120Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、AMラジオ受信機の改良に関するも
ので、特に隣接局ビート妨害を除去することの出
来るAMラジオ受信機に関する。 (ロ) 従来の技術 AMラジオ受信機においては、受信希望局と隣
接局との間でビートが生じると、可聴周波数のビ
ート成分が検波出力中に混入し、聴取者にとつて
不快な雑音を発生する。IF(中間周波)フイルタ
として狭帯域フイルタを使用し、検波回路に受信
希望局以外の局からの信号が加わらない様にすれ
ば、前記ビート妨害の除去を行うことが出来る。
しかしながら、前記狭帯域フイルタの使用は、希
望局の信号の音質劣化、特に高域成分のカツトが
行なわれるので好ましくない。 一方、昭和54年5月1日に日本放送出版協会か
ら発行された「電波科学」1979年5月号第97乃至
第102頁には、「話題の新製品ジヨイントレポー
ト」なる記事が記載されており、その第101乃至
第102頁に「同期検波の特徴を活したビートキヤ
ンセラー」に関する説明が成されている。前記説
明に依れば、ビートキヤンセラーは、AMIF信号
を検波する同期検波回路と、前記AMIF信号の直
交成分を検波する直交同期検波回路と、前記同期
検波回路と前記直交同期検波回路の出力信号が互
いに90度位相差となる様に移相シフトを行う移相
器と、該移相器を通過した前記両出力信号のマト
リクスを行い、第1出力端子に上側波帯信号を、
第2出力端子に下側波帯信号を発生させるマトリ
クス回路と、前記上側波帯信号と前記下側波帯信
号の一方を手動で切換選択する切換スイツチとに
よつて構成されており、聴感上ビート妨害がより
少いと思われる側帯波を手動で選択することによ
り、雑音の少い聴取を行なわんとするものであ
る。 (ハ) 考案が解決しようとする問題点 しかしながら、前記切換スイツチの手動切換
は、聴取者の聴感に応じて行なわれるものである
から、その精度があまり良くないという欠点、聴
感に応じて手動切換を行うので操作が面倒である
という欠点等があるので、その改善が望まれてい
た。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、マ
トリクス回路の第1出力端子中に含まれるビート
成分を検波する第3検波回路と、前記マトリクス
回路の第2出力端子中に含まれるビート成分を検
波する第4検波回路と、前記第3及び第4検波回
路の出力信号のレベルを比較し、それに応じた制
御信号円発生する比較回路と、前記マトリクス回
路の第1及び第2出力端子に接続され、前記制御
信号に応じて切換えられるスイツチとを備える点
を特徴とする。 (ホ) 作用 本考案に依れば、マトリクス回路の第1及び第
2出力端子にそれぞれ得られる上下側帯波信号の
いずれに多くのビート成分が含まれているかを検
出し、それに応じてスイツチを自動切換している
ので、聴取者の聴感に頼らず、自動的にビート妨
害の少い側帯波信号の受信を行うことが出来る。 (ヘ) 実施例 第1図は、本考案の一実施例を示すもので、1
はIF信号を発生するIF増幅回路、2は該IF増幅
回路1から得られるIF信号を同期検波する第1
検波回路、3は前記IF信号の直交成分を直交同
期検波する第2検波回路、4は前記IF信号のキ
ヤリア周波数に同期した0度同期信号及び90度同
期信号を発生するPLL(フエーズロツクドルー
プ)回路、5は前記第1検波回路2の出力信号を
+45度移相する第1移相回路、6は前記第2検波
回路3の出力信号を−45度移相する第2移相回
路、7は第1及び第2移相回路5及び6の出力信
号をマトリクスするマトリクス回路、8は該マト
リクス回路7の第1出力端子に得られる上側帯波
信号中に含まれる9KHz近傍のビート成分を取り
出す第1ハイパスフイルタ、9は該第1ハイパス
フイルタ8の出力信号をレベル検波する第3検波
回路、10は前記マトリクス回路7の第2出力端
子に得られる下側帯波信号中に含まれる9KHz近
傍のビート成分を取り出す第2ハイパスフイル
タ、11は該第2ハイパスフイルタ10の出力信
号をレベル検波する第4検波回路、12は前記第
3及び第4検波回路9及び11の出力信号レベル
を比較し制御信号を発生する比較回路、13は前
記マトリクス回路7の第1及び第2出力端子に得
られる上下側帯波信号を加算する加算回路、及び
14は前記比較回路12から得られる制御信号に
応じて、前記マトリクス回路7の第1、第2出力
端子、及び前記加算回路13の出力端子に得られ
る信号を切換出力するスイツチである。 次に動作を説明する。IF増幅回路1の出力端
子に得られる増幅されたIF信号は、PLL回路4
に印加される為、PLL動作により前記PLL回路
4の第1出力端子にIF信号のキヤリア周波数
(約455KHz)に同期した0度同期信号が発生し、
第2出力端子に90度同期信号が発生する。 一般に、AM信号は Acosωt+A/2cos(ω+PU)t +A/2cos(ω−PL)t …(1) 〔ただし、 Aは定数、ωは搬送波角周波数 PUは上側帯波信号、PLは下側帯波信号〕 と表わせるので、第1検波回路2において前記0
度同期信号を用いて前記(1)式で示されるAMIF信
号を同期検波すると、前記第1検波回路2の出力
端子に、 A/4cos(PU)t+A/4cos(PL)t …(2) なる出力信号が発生する。また、第2検波回路3
において前記90度同期信号を用いて前記(1)式で示
されるAMIF信号を直交同期検波すると、前記第
2検波回路3の出力端子に、 A/4sin(PU)t−A/4sin(PL)t …(3) なる出力信号が発生する。第1及び第2移相回路
5及び6で90度位相差となる位相シフトが行なわ
れた前記第(2)及び第(3)式で示される信号は、マト
リクス回路7でマトリクスされ、前記マトリクス
回路7の第1出力端子に上側帯波信号が、第2出
力端子に下側帯波信号がそれぞれ発生する。そし
て、上記上側帯波信号中に含まれる9KHz近傍の
ビート成分は第1ハイパスフイルタ8を通過し、
第3検波回路9でレベル検波されて比較回路12
に印加され、前記下側帯波信号中に含まれる9K
Hz近傍のビート成分は第2ハイパスフイルタ10
を通過し、第4検波回路11でレベル検波されて
比較回路12に印加される。 前記比較回路12においては、第3及び第4検
波回路9及び11の出力信号のレベル比較が行な
われ、前記比較回路12の出力端子に前記レベル
比較の結果に応じた制御信号が発生する。いま、
上下側帯波信号中にビート成分が含まれていない
とすれば、第3及び第4検波回路9及び11の出
力信号レベルが等しく零になり、比較回路12の
出力も「0」になる。その場合、比較回路12の
「0」の制御信号によりスイツチ14の可動端子
14aが第2固定端子14cと接触する様に切換
えられ、加算回路13からの上下側帯波信号の加
算信号が前記スイツチ14を介して出力端子15
に発生する。また、隣接局ビート妨害により上側
帯波信号中のビート成分が大になると、第3検波
回路9の出力信号レベルが第4検波回路11の出
力信号レベルよりも大となり、比較回路12から
「H」の制御信号が発生し、スイツチ14の可動
端子14aが第3固定端子14dと接触する。そ
の結果、マトリクス回路7の第2出力端子に得ら
れる下側帯波信号がスイツチ14を介して出力端
子15に発生する。更に、隣接局ビート妨害によ
り下側帯波信号中のビート成分が大になると、第
4検波回路11の出力信号レベルが第3検波回路
9の出力信号レベルよりも大となり、比較回路1
2から「L」の制御信号が発生し、スイツチ14
の可動端子14aが第1固定端子14bと接触す
る。その結果、マトリクス回路7の第1出力端子
に得られる上側帯波信号がスイツチ14を介して
出力端子15に発生する。従つて、第1図の如
く、マトリクス回路7の第1及び第2出力端子に
得られる上下側帯波信号中に含まれるビート成分
のレベルを互いに比較して制御信号を発生し、該
制御信号によりスイツチを切換える様にすれば、
自動的にビート妨害の除去された受信を達成出来
る。尚、第1検波回路2としては、同期検波回路
の代わりにエンベロープ検波回路を使用してもよ
い。また、第1及び第2ハイパスフイルタ8及び
10の代わりに、9KHzの中心周波数を有するバ
ンドパスフイルタを使用してもよい。更に、加算
回路13を省略し、スイツチ14を2接点として
第3及び第4検波回路9及び11の出力信号レベ
ルが略等しい場合には、前記スイツチ14の可動
接点がいずれか一方の固定接点と接触する様にし
てもよい。 第2図は、本考案の別の実施例を示すもので、
第1図の比較回路12及びスイツチ14として差
動スイツチ16を用い、第3及び第4検波回路9
及び11の出力信号に応じて前記差動スイツチ1
6を制御せんとするものである。しかして、前記
差動スイツチ16は、ベースがマトリクス回路7
の第1出力端子に接続された第1トランジスタ1
7と、ベースが前記マトリクス回路7の第2出力
端子に接続された第2トランジスタ18と、ベー
スが前記第3検波回路9に接続された第3及び第
4トランジスタ19及び20と、ベースが前記第
4検波回路11に接続された第5及び第6トラン
ジスタ21及び22とから成り、前記第3及び第
5トランジスタ19及び21のエミツトが前記第
1トランジスタ17のコレクタに共通接続され、
前記第4及び第6トランジスタ20及び22のエ
ミツタが前記第2トランジスタ18のコレクタに
共通接続されたものである。 いま、第3及び第4検波回路9及び11の出力
信号レベルが等しいとすると、第3乃至第6トラ
ンジスタ19乃至22のベース電圧が等しくな
り、マトリクス回路7の第1出力端子から第1ト
ランジスタ17のベースに印加される上側帯波信
号が第5トランジスタ21を介して出力端子23
に導出されるとともに、マトリクス回路7の第2
出力端子から第2トランジスタ18のベースに印
加される下側帯波信号が第4トランジスタ20を
介して出力端子23に導出される。従つて、出力
端子23には、上下側帯波信号の混合信号が発生
する。また、上側帯波信号のビート妨害が大とな
り、第3検波回路9の出力信号レベルが第4検波
回路11の出力信号レベルよりも大になると、第
3及び第4トランジスタ19及び20がオン、第
5及び第6トランジスタ21及び22がオフにな
り、出力端子23に第2トランジスタ18のベー
スに印加される下側帯波信号が発生する。更に、
下側帯波信号のビート妨害が大となり、第4検波
回路11の出力信号レベルが第3検波回路9の出
力信号レベルよりも大になると、第5及び第6ト
ランジスタ21及び22がオン、第3及び第4ト
ランジスタ19及び20がオフになり、出力端子
23に第1トランジスタ17のベースに印加され
る上側帯波信号が発生する。尚、第3及び第4検
波回路9及び11の出力信号レベルの差があまり
大とならない場合は、そのレベル差に応じた比で
混合された上下側帯波信号が発生する。その場
合、ビート妨害がより少い側の側帯波信号がより
大なるレベルで出力端子23に得られるので、ビ
ート妨害の影響が軽減され、かつ逆側の側帯波信
号も出力端子23に得られるのでSN比の良好な
受信が達成される。 (ト) 考案の効果 以上述べた如く、本考案に依れば、上下側帯波
信号のうちビート妨害がより少い側の信号を自動
的に選択して受信することが出来るので、ビート
妨害の除去されたAM受信を達成出来る。また、
実施例の如く第3及び第4検波回路の出力信号レ
ベルが略等しい時、上下側帯波信号の加算信号を
出力端子に得られる様にすれば、SN比の改善さ
れたAM受信を達成出来る。
[Detailed description of the invention] (a) Field of industrial application The present invention relates to an improvement of an AM radio receiver, and particularly to an AM radio receiver that can eliminate beat interference from adjacent stations. (b) Prior art In AM radio receivers, when a beat occurs between the desired station and an adjacent station, an audible frequency beat component is mixed into the detected output, causing unpleasant noise to the listener. Occur. The beat interference can be removed by using a narrow band filter as an IF (intermediate frequency) filter to prevent signals from stations other than the desired receiving station from being added to the detection circuit.
However, the use of the narrowband filter is not preferable because it degrades the sound quality of the signal of the desired station, particularly cutting out high-frequency components. On the other hand, on pages 97 to 102 of the May 1979 issue of "Radio Science" published by the Japan Broadcasting Publishing Association on May 1, 1979, there was an article titled "Joint Report on Hot New Products." On pages 101 and 102, there is an explanation about ``a beat canceller that takes advantage of the characteristics of synchronous detection.'' According to the above description, the beat canceller includes a synchronous detection circuit that detects an AMIF signal, a quadrature synchronous detection circuit that detects orthogonal components of the AMIF signal, and output signals of the synchronous detection circuit and the quadrature synchronous detection circuit. a phase shifter that performs a phase shift such that the phase shifters have a phase difference of 90 degrees from each other, and matrixing the two output signals that have passed through the phase shifter, and outputting an upper sideband signal to a first output terminal;
It is composed of a matrix circuit that generates a lower sideband signal at the second output terminal, and a changeover switch that manually selects either the upper sideband signal or the lower sideband signal. By manually selecting sideband waves that are expected to cause less beat interference, listening with less noise is attempted. (c) Problems to be solved by the invention However, the manual switching of the changeover switch is performed according to the auditory sense of the listener, so the accuracy is not very good. Since the method has disadvantages such as cumbersome operation, an improvement has been desired. (d) Means for Solving the Problems The present invention has been made in view of the above points, and includes a third detection circuit that detects the beat component contained in the first output terminal of the matrix circuit, and a third detection circuit that detects the beat component contained in the first output terminal of the matrix circuit. a fourth detection circuit that detects a beat component included in a second output terminal of the circuit; a comparison circuit that compares the levels of the output signals of the third and fourth detection circuits and generates a control signal circle accordingly; The present invention is characterized by comprising a switch connected to the first and second output terminals of the matrix circuit and switched in accordance with the control signal. (E) Effect According to the present invention, it is detected which of the upper and lower sideband signals obtained at the first and second output terminals of the matrix circuit contains the most beat components, and the switch is activated accordingly. Since the switching is automatic, sideband signals with less beat interference can be automatically received without relying on the listener's audibility. (F) Embodiment Figure 1 shows an embodiment of the present invention.
2 is an IF amplifier circuit that generates an IF signal, and 2 is a first circuit that synchronously detects the IF signal obtained from the IF amplifier circuit 1.
A detection circuit 3 is a second detection circuit that performs orthogonal synchronous detection of the orthogonal component of the IF signal, and 4 is a PLL (phase locked loop) that generates a 0 degree synchronization signal and a 90 degree synchronization signal synchronized with the carrier frequency of the IF signal. ) circuit, 5 is a first phase shift circuit that shifts the phase of the output signal of the first detection circuit 2 by +45 degrees, 6 is a second phase shift circuit that shifts the phase of the output signal of the second detection circuit 3 by -45 degrees, 7 is a matrix circuit for matrixing the output signals of the first and second phase shift circuits 5 and 6; 8 is a matrix circuit for matrixing the output signals of the first and second phase shift circuits 5 and 6; A first high-pass filter is taken out, 9 is a third detection circuit for detecting the level of the output signal of the first high-pass filter 8, and 10 is a detection circuit near 9 KHz included in the lower sideband signal obtained at the second output terminal of the matrix circuit 7. 11 is a fourth detection circuit that level-detects the output signal of the second high-pass filter 10; 12 is a fourth detection circuit that compares the output signal levels of the third and fourth detection circuits 9 and 11; 13 is a comparator circuit that generates a control signal; 13 is an adder circuit that adds the upper and lower sideband signals obtained at the first and second output terminals of the matrix circuit 7; , is a switch that switches and outputs signals obtained at the first and second output terminals of the matrix circuit 7 and the output terminal of the adder circuit 13. Next, the operation will be explained. The amplified IF signal obtained at the output terminal of the IF amplifier circuit 1 is sent to the PLL circuit 4.
, a 0 degree synchronization signal synchronized with the carrier frequency (approximately 455KHz) of the IF signal is generated at the first output terminal of the PLL circuit 4 by PLL operation.
A 90 degree synchronization signal is generated at the second output terminal. In general, the AM signal is Acosω t +A/2cos(ω+P U )t +A/2cos(ω-P L )t...(1) [However, A is a constant, ω is the carrier angular frequency P U is the upper sideband signal, P L is a lower sideband signal], so in the first detection circuit 2, the above 0
When the AMIF signal expressed by the above equation (1) is synchronously detected using the frequency synchronization signal, the output terminal of the first detection circuit 2 receives A/4cos(P U )t+A/4cos(P L )t...(2 ) is generated. In addition, the second detection circuit 3
When the AMIF signal expressed by equation (1) is quadrature synchronously detected using the 90-degree synchronization signal, the output terminal of the second detection circuit 3 receives A/4sin(P U )t-A/4sin(P L )t...(3) An output signal is generated. The signals shown in equations (2) and (3) above, which have been phase-shifted by the first and second phase shift circuits 5 and 6 to have a phase difference of 90 degrees, are matrixed by the matrix circuit 7. An upper sideband signal is generated at the first output terminal of the circuit 7, and a lower sideband signal is generated at the second output terminal. Then, the beat component near 9KHz included in the upper sideband signal passes through the first high-pass filter 8,
The level is detected by the third detection circuit 9 and the comparison circuit 12
9K applied to and contained in the lower sideband signal
Beat components near Hz are passed through the second high-pass filter 10
The signal is level-detected by the fourth detection circuit 11 and applied to the comparison circuit 12. In the comparison circuit 12, the levels of the output signals of the third and fourth detection circuits 9 and 11 are compared, and a control signal corresponding to the result of the level comparison is generated at the output terminal of the comparison circuit 12. now,
If the upper and lower sideband signals do not contain beat components, the output signal levels of the third and fourth detection circuits 9 and 11 will be equally zero, and the output of the comparison circuit 12 will also be "0". In that case, the movable terminal 14a of the switch 14 is switched to contact the second fixed terminal 14c by the "0" control signal of the comparator circuit 12, and the sum signal of the upper and lower sideband signals from the adder circuit 13 is applied to the switch 14. Output terminal 15 through
occurs in Furthermore, when the beat component in the upper sideband signal increases due to beat interference from the adjacent station, the output signal level of the third detection circuit 9 becomes higher than the output signal level of the fourth detection circuit 11, and the comparison circuit 12 outputs "H". ” is generated, and the movable terminal 14a of the switch 14 comes into contact with the third fixed terminal 14d. As a result, the lower sideband signal obtained at the second output terminal of the matrix circuit 7 is generated at the output terminal 15 via the switch 14 . Furthermore, when the beat component in the lower sideband signal increases due to beat interference from the adjacent station, the output signal level of the fourth detection circuit 11 becomes higher than the output signal level of the third detection circuit 9, and the comparison circuit 1
A control signal of "L" is generated from switch 14 .
The movable terminal 14a contacts the first fixed terminal 14b. As a result, the upper sideband signal obtained at the first output terminal of the matrix circuit 7 is generated at the output terminal 15 via the switch 14 . Therefore, as shown in FIG. 1, the levels of the beat components contained in the upper and lower sideband signals obtained at the first and second output terminals of the matrix circuit 7 are compared with each other to generate a control signal. If you change the switch,
Beat interference-free reception can be achieved automatically. Note that as the first detection circuit 2, an envelope detection circuit may be used instead of the synchronous detection circuit. Furthermore, instead of the first and second high-pass filters 8 and 10, band-pass filters having a center frequency of 9 KHz may be used. Furthermore, if the adder circuit 13 is omitted and the switch 14 is used as two contacts, and the output signal levels of the third and fourth detection circuits 9 and 11 are approximately equal, the movable contact of the switch 14 is connected to one of the fixed contacts. They may also be in contact. FIG. 2 shows another embodiment of the present invention.
A differential switch 16 is used as the comparison circuit 12 and switch 14 in FIG.
and 11, the differential switch 1
6. Therefore, the differential switch 16 has a base that is connected to the matrix circuit 7.
a first transistor 1 connected to a first output terminal of
7, a second transistor 18 whose base is connected to the second output terminal of the matrix circuit 7, third and fourth transistors 19 and 20 whose bases are connected to the third detection circuit 9, and a second transistor 18 whose base is connected to the second output terminal of the matrix circuit 7; It consists of fifth and sixth transistors 21 and 22 connected to the fourth detection circuit 11, the emitters of the third and fifth transistors 19 and 21 are commonly connected to the collector of the first transistor 17,
The emitters of the fourth and sixth transistors 20 and 22 are commonly connected to the collector of the second transistor 18. Now, assuming that the output signal levels of the third and fourth detection circuits 9 and 11 are equal, the base voltages of the third to sixth transistors 19 to 22 are equal, and the voltage from the first output terminal of the matrix circuit 7 to the first transistor 17 becomes equal. The upper sideband signal applied to the base of is passed through the fifth transistor 21 to the output terminal 23.
and the second one of the matrix circuit 7.
A lower sideband signal applied from the output terminal to the base of the second transistor 18 is led out to the output terminal 23 via the fourth transistor 20. Therefore, a mixed signal of upper and lower sideband signals is generated at the output terminal 23. Further, when the beat disturbance of the upper sideband signal becomes large and the output signal level of the third detection circuit 9 becomes higher than the output signal level of the fourth detection circuit 11, the third and fourth transistors 19 and 20 are turned on. The fifth and sixth transistors 21 and 22 are turned off, producing a lower sideband signal at the output terminal 23 which is applied to the base of the second transistor 18 . Furthermore,
When the beat disturbance of the lower sideband signal becomes large and the output signal level of the fourth detection circuit 11 becomes higher than the output signal level of the third detection circuit 9, the fifth and sixth transistors 21 and 22 are turned on, and the third and the fourth transistors 19 and 20 are turned off, generating an upper sideband signal at the output terminal 23 which is applied to the base of the first transistor 17. Note that when the difference in the output signal levels of the third and fourth detection circuits 9 and 11 is not very large, upper and lower sideband signals are generated that are mixed at a ratio corresponding to the level difference. In that case, the sideband signal on the side where there is less beat interference can be obtained at the output terminal 23 at a higher level, so the influence of the beat interference is reduced, and the sideband signal on the opposite side can also be obtained at the output terminal 23. Therefore, reception with a good signal-to-noise ratio is achieved. (g) Effects of the invention As described above, according to the invention, it is possible to automatically select and receive the signal on the side where there is less beat interference among the upper and lower sideband signals. Eliminated AM reception can be achieved. Also,
When the output signal levels of the third and fourth detection circuits are substantially equal as in the embodiment, AM reception with an improved SN ratio can be achieved by making it possible to obtain the summed signal of the upper and lower sideband signals at the output terminal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本考案の一実施例を示す回路図、及
び第2図は本考案の別の実施例を示す回路図であ
る。 主な図番の説明、2……第1検波回路、3……
第2検波回路、4……PLL回路、7……マトリ
クス回路、9……第3検波回路、11……第4検
波回路、12……比較回路、14……スイツチ。
FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 is a circuit diagram showing another embodiment of the present invention. Explanation of main drawing numbers, 2...1st detection circuit, 3...
2nd detection circuit, 4... PLL circuit, 7... Matrix circuit, 9... Third detection circuit, 11... Fourth detection circuit, 12... Comparison circuit, 14 ... Switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] AMIF信号を検波する第1検波回路と、前記
AMIF信号の直交成分を検波する第2検波回路
と、前記第1及び第2検波回路の出力信号をマト
リクスし、第1出力端子に上側帯波信号を、第2
出力端子に下側帯波信号を発生させるマトリクス
回路と、前記第1出力端子に得られる信号中のビ
ート成分を検波する第3検波回路と、前記第2出
力端子に得られる信号中のビート成分を検波する
第4検波回路と、前記第3及び第4検波回路の出
力信号を比較し出力信号を発出する比較回路と、
前記マトリクス回路の第1及び第2出力端子に接
続され、前記比較回路の出力信号によつて制御さ
れるスイツチとを備えることを特徴とするAMラ
ジオ受信機。
a first detection circuit that detects the AMIF signal;
A second detection circuit detects the orthogonal component of the AMIF signal, and the output signals of the first and second detection circuits are matrixed, and the upper sideband signal is output to the first output terminal, and the upper sideband signal is output to the second output terminal.
a matrix circuit that generates a lower sideband signal at an output terminal; a third detection circuit that detects a beat component in a signal obtained at the first output terminal; and a third detection circuit that detects a beat component in a signal obtained at the second output terminal. a fourth detection circuit that performs detection; a comparison circuit that compares output signals of the third and fourth detection circuits and issues an output signal;
An AM radio receiver comprising: a switch connected to first and second output terminals of the matrix circuit and controlled by an output signal of the comparison circuit.
JP8713485U 1985-06-10 1985-06-10 Expired JPH0336120Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8713485U JPH0336120Y2 (en) 1985-06-10 1985-06-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8713485U JPH0336120Y2 (en) 1985-06-10 1985-06-10

Publications (2)

Publication Number Publication Date
JPS61202940U JPS61202940U (en) 1986-12-20
JPH0336120Y2 true JPH0336120Y2 (en) 1991-07-31

Family

ID=30639075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8713485U Expired JPH0336120Y2 (en) 1985-06-10 1985-06-10

Country Status (1)

Country Link
JP (1) JPH0336120Y2 (en)

Also Published As

Publication number Publication date
JPS61202940U (en) 1986-12-20

Similar Documents

Publication Publication Date Title
JP2546331B2 (en) FM / AM receiver
US4013841A (en) Four-channel stereo receiver
JPS63169138A (en) Stereo multiplex signal decoding circuit
JPH0336120Y2 (en)
JPS6259941B2 (en)
US4361728A (en) Multiplex signal receiver
EP0141565B1 (en) Am stereo signal decoder
JPS5920212B2 (en) stereo demodulator
JPH08508142A (en) Circuit device for deriving sound quality signal depending on sound quality of received multiple signal
JPS5912841Y2 (en) stereo receiver
JPH061905B2 (en) Receiver
JPS6387052A (en) Data demodulation circuit for fm multiplex broadcast receiver
JPS6122387Y2 (en)
JPH0418270Y2 (en)
JPH0311976Y2 (en)
JPH0625070Y2 (en) Multiple signal receiver
JPH0413861Y2 (en)
JPS6134763Y2 (en)
JPH0438627Y2 (en)
JPH0112454Y2 (en)
JPS6246098B2 (en)
JPS6236371Y2 (en)
JPH0424673Y2 (en)
JPS6238370Y2 (en)
JPS5826221B2 (en) FM receiver