JPH0335615A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置に関し、 汎用バスへの雑音（不本意な“Ｌ”アクティブ状ｃ、）
の混入、特に電源投入時の雑音混入を回避するとともに
、出力ドライバ内蔵のバス直結型Ｌ３１を作るのに適し
た構成の半導体装置を提供することを目的とし、 論理回路と、汎用バスと、該論理回路と汎用バスとの間
に設けられた出力部を備えた半導体装置において、前記
論理回路の電源投入を検出する検出手段と、電源投入の
検出時点から論理回路の出力の論理状態が安定化するま
での時間、前記出力部の動作を禁止する禁止手段と、を
備えて構成している。

〔産業上の利用分野〕

本発明は、半導体装置に関し、特に、汎用バスに接続す
る出力ドライバを備えた半導体装置に関する。

近年、マイクロプロセッサのシステムバスや周辺装置の
標準バス等が規格化され、汎用バスとして使用される傾
向にある。こうした汎用バスに接続される機器の数や種
類は、データ処理の多様化、複雑化に伴って、ますます
増加する傾向にあり、機器からの不要信号、すなわち雑
音が汎用バスに乗らないようにする対策が特に求められ
る。

一般に、汎用バスに接続される機器例えばマイクロプロ
セツサや、それと互いにアクセスされる数々の機器（ア
クセス資源）は、その資源を使用しないときであっても
、常に汎用バスと物理的に接続された状態にある。そし
て、電源投入切断は、数々の機器のうち一部の機器につ
いて行われることが多い。しかし、一方で、システム動
作中に、他の機器の電源を投入しアクセスしたい要求や
、あるいは自由に電源を切断したい要求がある。こうし
た電源投入や切断時に汎用バス上に雑音を出さないこと
が求められる。

〔従来の技術〕

第８図は、従来の電源投入時のノイズ低減回路として、
出力ドライバ回路を示す図であり、出力ドライバ回路１
は、論理回路２からの論理信号りを受けて反転論理信号
りを得るＰチャネルＭＯＳトランジスタＰ、およびＮチ
ャネルＭＯ３）ランジスタＮ１からなるインバータ３と
、このインバータ３からのＤを受けてＤ　＝　Ｈのとき
オン、Ｄ＝Ｌのときオフし、オンのときに出力端子４に
接続した汎用バス５をグランド電位（“し”アクティブ
状態〉とするＮチャネルＭＯ５ｈランジスタ（以下、出
力トランジスタ）Ｎｚと、Ｎ２のゲートとグランド間に
挿入された抵抗Ｒ１とを有している。Ｒ８は、Ｎ２のゲ
ート電位の上昇、すなわち５のＬ−Ｈ変化をわずかに遅
らせてノイズのピーク値をある程度小さくするためのも
ので、論理回路２等から人力するスパイク性のノイズに
よって、Ｎ２が不本意にオンするのを防止し、汎用ハス
５への雑音混入を回避するものである。ここでＲ１の値
を大きくするとノイズ防止効果は小さく、Ｒ１の値を小
さくするとノイズ防止効果が大きくなる。

〔発明が解決しようとする課題〕

しかしながら、このような従来の出カバソファ回路にあ
っては、その雑音対策が、Ｎ２のゲート電位のＨレベル
への遷移を遅らせるものであったため、例えばＲ，を小
さくすればスパイク性の雑音対策の面で好ましいものの
、Ｎ２の通常のスイソチング動作速度が遅れる不具合が
あり、十分な雑音対策をとることができなかった。

特に、従来の出カバソファ回路は以下に述べる理由によ
って電源投入時に汎用バス５へ雑音がｌ昆人することが
あり、汎用バスを使用中の他の機器を誤動作させること
があった。

すなわち、従来の出カバソファ回路において論理回路２
にＲ−Ｓフリツプフロツプ（第９図参照）のような電源
投入直後の出力論理状態が確定しない（“Ｌ”Ｈ”の何
れか判らない）論理回路が含まれている場合において、
出力ドライバ回路１に入力する電源投入直後のＤの論理
状態は不定であり、例えば、このときのＤがＬ”であれ
ば「は“Ｈ”となる。この“Ｈ”の持続時間は、例えば
Ｒ−Ｓフリツプフロツプが安定するまでの比較的に長い
時間となるから、Ｒ１では充分に阻止できず、したがっ
て、このＤ＝ＨによりＮ２がオンし、汎用バス５に不本
意な雑音（“Ｌ”アクティブ）を与えることがあった。

第１０図は、従来例の雑音発生のタイミングチャートで
、電源投入直後、Ｒ−Ｓフリツプフロツプの出力論理Ｑ
が“Ｈ”となった場合を仮定している。すなわち、Ｒ−
Ｓフリツプフロツプを強制的に安定化させるリセソト信
号Ｒ３Ｔの論理がＱの論理に反映されるまで（強制安定
化させるまで）の時間はＴ２で表され、また、Ｒ３Ｔの
論理がＤの論理に反映されるまでの時間はＴＩで表され
、そして、これらのＴ１およびＴ２以内において、百が
“Ｈ”になったときに、雑音が発生している。

従来、こうした不具合の対策として、論理回路２と出力
ドライバ回路ｌの電源ＶＣＣを別系統にし、論理回路２
例の電源を先にオンさせて論理回路２が安定状態に移行
した後、出力ドライバ回路１例の電源をオンさせるよう
にしている。しかし、電源を別系統にする対策では、２
つの電源系およびそれらを制御する制御手段を要し、論
理回路２と出力ドライハ回路ｌを一体化するに不適な構
成となり、近時要求の高い出力ドライハ内蔵のハス直結
型ＬＳＩを容易に作ることができない問題があった。

〔発明の目的〕

そこで本発明は、電源投入切断時の汎用ハスへの雑音混
入、特に電源投入時の雑音混入を回避するとともに、出
力バノファ内蔵のハス直結型Ｌ　ＳＩを作るのに適した
構成の半導体装置を提供することを目的としている。

〔課題を解決するための手段〕

第１図は本発明に係る半導体装置の原理ブロノク図を示
す。

第１図において、半導体装置は、論理回路と、汎用バス
と、該論理回路と汎用バスとの間に設けられた出力部を
備えた半導体装置において、前記論理回路の電源投入を
検出する検出手段と、電源投入の検出時点から論理回路
の出力の論理状態が安定化するまでの時間、前記出力部
の動作を禁止する禁止手段と、を備えて構成している。

［作用］ 本発明に係る半導体装置は、論理回路の電源が投入され
て論理回路が安定するまでの適当な時間、出力部の動作
が禁止される。そのため、汎用ハスへの不本意な雑音（
“Ｌ”アクティブ状Ｇ）？Ｒ人が確実に禁止される。し
たがって、論理回路と出力部の電源系統を同一にしても
よく、両回路の一体化を進め、ＬＳＩ化に適した構成と
することができる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第２．３図は本発明に係る半導体装置の第１実施例を示
す図である。

第２図において、１０は出力部として機能する出力ドラ
イバ回路で、出力ドライバ回路１０は論理回路２からの
論理信号りを受け、この論理信号りの論理状態が“Ｌ”
のときに、出力端子１１に接続した汎用ハス１２をグラ
ンド電位（“Ｌ”アクティブ）に接続するように動作す
る。すなわら、出力ドライバ回路１０は、論理回路２か
らのＤを共通ゲートに受けるＰチャネルＭＯ３Ｉ−ラン
ジスタＰおよびＮチャネルＭＯ３Ｉ−ランジスタＮ、か
らなるインバータ１３と、インバータ１３からの反転論
理信号りをゲートに受けてＤ−“Ｈ”　（すなわちＤ−
Ｌ）のときに汎用ハスＩ２をグランド電位に接続するＮ
チャネルＭＯ３）ランジスタ（以下、便宜的に出力トラ
ンジスタという）Ｎｌ□と、Ｎ１□のゲートとグランド
間に挿入された抵抗Ｒ１１と、を備えるとともに、上記
百の経路、すなわち、インバータ１３の出力とＮ１２の
ゲートとの間にＮチャネルＭＯ３）ランジスタ（以下、
便宜的にスイソチトランジスタという）Ｎｓ、１を挿入
して構成している。

上記ＮＳＷは、そのゲートに加えられる信号（禁止４８
号Ｓ　ｌＮ１１　）の電位が、Ｎ、８のスレッショルド
電位ＶＬｈを超えるとオンするもので、禁止信号５ｌｌ
ｌイは、電源電圧モニタ回路１４で作られる。

電源電圧モニタ回路１４は、ＰチャネルＭＯＳトランジ
スタを用いたＭＯＳダイオードＤ１い抵抗Ｒ＋ｚおよび
コンデンサＣＩ　１を、電ＩＶｃｃ＋　　（この電源は
論理回路の電源■ｃｃ１　と同一）とグランドとの間に
直列接続して構成され、Ｒ１２とＣＩ　１との間からＳ
　ＩＮＮを取り出す。ＳＩＮ□はＶ　ＣＣＩの電源投入
時から所定の時定数（ＲＩ□ＸＣｚ）カーブに従って上
昇変化するＣＩ＋の充電電位であり、Ｃは■６，１から
■。（ＭＯＳダイオードＤ、の電圧降下分：およそ０．
７Ｖ）を引いた電位Ｖａに向けて、Ｒ１□ＸＣｚの時定
数で充電される。すなわち、電源電圧モニタ回路１４は
、電源ＶＣＣＩの投入を検出し、この検出時からＳＩＮ
Ｍを上昇変化させるもので、Ｓ０□がある電位（Ｎ、８
の■い）に上昇するまでの間、Ｎ５，４をオフさせて、
出力ドライバ回路１０の動作を禁止するものである。し
たがって、電源電圧モニタ回路１４は、検出手段として
の機能を有するとともに、Ｎ、１．、を含めて禁止手段
としてのａ能をも有する。

次に、第３図のタイミングチャートを参照しながら、本
実施例の回路動作を説明する。なお、第３図において、
Ｒ３Ｔで示す波形およびＱで示す波形は、従来の説明（
第１０図参照）中で用いた同一符号の波形と同しもので
ある。まず、論理回路２の電源■。、１を投入すると、
このＶＣＣＩ　の電位が上昇を始める。一般に、電源電
位の上昇カーブは、電源系に入れられた子端コンデンサ
やパスコンによってゆるやかな立上がりカーブとなる。

ＶｃｃＩが立上がる過程において、ＭＯＳダイオードＤ
１１がオンし、また論理回路２が動作を開始する。ここ
で、論理回路２に例えばＲ−Ｓフリップフロソプが含ま
れていた場合、その動作開妬直後の出力Ｑの論理は不定
であり、Ｑ−“Ｈ”となる可能性がある。この場合りは
“Ｌ″論理人力されることになり、従来、汎用バス１２
を不本意に“Ｌ”アクティブ状態にする原因となってい
た。

本実施例では、インバータ１３の出力と出力トランジス
タＮｌ□のゲートとの間にスイッチトランジスタＮ８Ｗ
を設け、このＮ５おのオン／オフをＳ、□によって制御
するようにしている。すなわち、第３図において、５Ｉ
ＮＨの電位は、ＭＯＳダイオードＤ、のオン直後から所
定時定数（Ｒ，□ＸＣ＋＋）で上昇変化し、仮に、５Ｉ
ＮＩＩの電位がＮ、８をオンさせるに充分な大きさ、具
体的にはＮ３，１のｖｔｈを超える大きさになる点をｔ
８とすると、このｔＸ以前（電源投入側）では、Ｎ、８
がオフ、ｔＸ以後ではＮＳＷがオンとなり、オフ期間で
はＤを通過させない。したがって、この間Ｎ、□のゲー
トにはＤが与えられないから、Ｎ、□をオフ状態に保持
することができ、汎用バス上２への雑音出力を回避する
ことができる。

なお、電源投入からｔＸまでの時間は、例えば、Ｒ１□
やＣ１の値を変更することにより適宜調節できる。

検出手段および禁止手段として機能する電源電圧モニタ
回路１４は、上記実施例の構成に限定されるものではな
い。要は、雑音発生の原因となる不定の論理信号りを出
力する論理回路２の電源投入を検出でき、あるいはこの
論理回路２の電源と同一の電源の投入を検出でき、そし
て、該検出から所定の時間、出力ドライハ回路ＩＯの動
作を禁止できればよく、以下に、検出手段および禁止手
段の他の好ましい態様例を示す。

第４図は、本発明に係る半導体装置の第２実施例を示す
その電源電圧モニタ回路２４の構成図であり、電源電圧
モニタ回路２４は、上述の第１実施例の構成、すなわち
り０、Ｒ，、、Ｃ，、を備えるとともに、このＣ０の両
端にＰチャネルＭＯ３）ランジスタＰ１□を接続し、Ｐ
１□のゲートとＶＣＣＩ　の間にＰチャネルＭＯ５）ラ
ンジスクを用いたＭＯＳダイオードＤ１□を接続して構
成している。この第２実施例によれば、電源投入時の汎
用バス１２への雑音を回避できるとともに、これに加え
て、電源切断時の汎用バス１２への雑音も回避できる。

これは、電源切断時のＶＣｅｌ低下に応答してオンする
Ｐ１□を、Ｃ０の両端に配したことにより実現できる。

すなわち、電源投入によって充電状態にあるＣ８を、電
源の切断時に速やかに放電させることにより、切断時に
も出カドライへ回路１０の作動を禁止することができ、
電源切断時に発生するかもしれない汎用バス１２への雑
音混入を未然に防止できる。

第５図は本発明に係る半導体装置の第３実施例を示すそ
の電源電圧モニタ回路３４の構成図であり、電源電圧モ
ニタ回路３４は、上述の第１実施例の構成、すなわちＤ
ｌいＲ１２、Ｃ０を備えるとともに、ＲＩ２とＣ８との
接続点（ノード）の電位を急峻にＶＣＣＩにするための
ＮチャネルＭＯ３トランジスタＮＩ３と、ｔＸ以後の禁
止信号Ｓ１□の電位をＶＣＣＩＣＣ上引き上げるための
ＮチャネルＭＯ３）ランジスタＮ、と、を備えて構成し
ている。このような構成によれば、電源投入後充分な時
間を経過した後のＳＩＮ□の電位をほぼＶＣＣＩＣＣ上
することができ、この５ＩＮｊ１の電位でオンとなる上
述の第１実施例のスイッチトランジスタＮ８．のオン抵
抗を充分に低下させることができる。このため、出力ド
ライバ回路ｌＯを通過する信号に余計な遅延を与えるこ
とはない。

第６図は本発明に係る半導体装置の第４実施例を示すそ
の出力ドライバ回路２０の他の実施例であり、スイソチ
トランジスタＮＳＷ＋　を出力トランジスタＮ１□に直
列接続した例である。このような構成によっても、５Ｉ
ＮＫによりＮ５ＷＩ　をオフにして出力トランジスタＮ
、２と汎用パス１２との接続を解放することができ、出
力ドライバ回路２０の動作を禁止することができる。

第７図は本発明に係る半導体装置の第５実施例を示すそ
の出力ドライバ回路３０の他の例を示す図であり、トー
テムポール構成のものに適用した例である。すなわち、
ＰチャネルＭＯ３）ランジスタＰ、およびＮチャネルＭ
Ｏ３Ｉ−ランジスタＮ。

をトーテムポール接続して構成した出力トランジスタ３
１と、ＰＩ４のゲートとＶＣＣＩ　との間に挿入された
抵抗Ｒ１４と、Ｎ、のゲートとグランドとの間に挿入さ
れた抵抗ＲＩ５と、インバータ３２．３３と、を備える
とともに、インバータ３２の出力とＰ、のゲート間およ
びインバータ３３の出力とＮ１４のゲート間に、各々ス
イソチトランジスタＮ、いＺ　、ＮＳ’Ａ３を備え、こ
れらの２つのＮ５ＷＺ　、Ｎ５Ｈ３の共通ゲトに５ＩＮ
）Ｉを入力するものである。このような構成によっても
、５ＩＮＨにより、インバータ３２．３３と出力トラン
ジスタ３１との間を解放し、出力ドライバ回路３０の動
作を禁止することができる。

以上述べたように、上記各実施例では、論理回路の電源
若しくはこの電源と同一の電源の投入を検出し、この検
出から所定の時間（ｔｘ　）　、出力ドライハ回路の動
作を禁止するように構成したので、電源投入時に論理回
路から゛′Ｌ″論理状態の論理信号りが出力された場合
の不本意な汎用ハス１２の“Ｌ”アクティブ状態を回避
することができる効果が得られる。また、第２実施例に
よれば、電源投入時のみならず、電源切断時にも上記効
果が得られる。

ここで、上記ｔＸは、好ましくは、論理回路２の内部論
理状態（例えば、Ｒ−Ｓフリノブフロソブの状態）を安
定化させる（例えば、外部のりセント信号Ｒ３Ｔにより
）のに充分な時間で、かつ論理回路２からの安定化した
論理信号りによってインバータの出力ノードがクリアさ
れるのに充分な時間の双方が満足されるような時間であ
ればよい。

なお、上記各実施例によれば、論理回路２の電源■ｃｃ
ｌ　と出力ドライハ゛回路の電源■ｃｃｌ　とを同系統
にして、同時に投入／切断できるので、両回路を同一チ
ップ内に作ることに何らの支障もない。

したがって、出力ドライバ内蔵のバス直結型Ｌ　ＳＩを
作るのに適した構成とすることができる。

［発明の効果］ 本発明によれば、特に、電源投入時の汎用バスへの雑音
（すなわち、不本意な“Ｌ”アクティブ状態）を回避で
きるとともに、出力ドライバ内蔵のバス直結型ＬＳＩを
作るのに適した構成の半導体装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２．３図は本発明に係る半導体装置の第１実施例を示
す図であり、 第２図はその構成図、 第３図はその動作タイ旦ングチャート、第４図は本発明
に係る半導体装置の第２実施例を示すその電源電圧モニ
タ回路の構成図、第５図は本発明に係る半導体装置の第
３実施例を示すその電源電圧モニタ回路の構成図、第６
図は本発明に係る半導体装置の第４実施例を示すその出
力ドライハ回路の構成図、第７図は本発明に係る半導体
装置の第５実施例を示すその出力ドライバ回路の構成図
、第８〜ＩＯ図は従来例を示す図であり、第８図はその
構成図、 第９図はその論理回路の一部の構成図、第１０図はその
動作タイくングチャートである。 ２・・・・・・論理回路、 １０．２０．３０・・・・・・出力ドライハ回路（出力
部）１２・・・・・・汎用パス、 １４． ２４． ３４・・・・・・電源電圧モニタ回路 （検出子 段、 禁止手段） 本発明の原理構成図 第 図 第１実施例の構成図 第 図 ７２４　電源電圧モニタ回路 第２実施例の電源電圧モニタ回路の構成図第 図 ３４ １源電圧モニタ回路 第３実施例の電源電圧モニタ回路の構成図第 図 第１実施例の動作タイミングチャート 第 図 電源電圧モニタ回路 第４実施例の出力ドライバ回路の構成間第 図 電源電圧モニタ回路 第５実施例の出力ドライバ回路の構成間第 図 従来例の構ｅ、図 第８図 従来例の論理回路の一部の構成図 第 図

Claims (1)

1. 【特許請求の範囲】 論理回路と、 汎用バスと、 該論理回路と汎用バスとの間に設けられた出力部を備え
   た半導体装置において、 前記論理回路の電源投入を検出する検出手段と、電源投
   入の検出時点から論理回路の出力の論理状態が安定化す
   るまでの時間、前記出力部の動作を禁止する禁止手段と
   、を備えたことを特徴とする半導体装置。