JPH0335531A - Manufacture of mos transistor and integrated circuit - Google Patents

Manufacture of mos transistor and integrated circuit

Info

Publication number
JPH0335531A
JPH0335531A JP1169924A JP16992489A JPH0335531A JP H0335531 A JPH0335531 A JP H0335531A JP 1169924 A JP1169924 A JP 1169924A JP 16992489 A JP16992489 A JP 16992489A JP H0335531 A JPH0335531 A JP H0335531A
Authority
JP
Japan
Prior art keywords
threshold voltage
transistor
electron beam
mos transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1169924A
Other languages
Japanese (ja)
Other versions
JP2523376B2 (en
Inventor
Katsufusa Shono
克房 庄野
Kenichi Nakamura
健一 中村
Sotosuke Matsumoto
外左 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Gas Co Ltd
Original Assignee
Tokyo Gas Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Gas Co Ltd filed Critical Tokyo Gas Co Ltd
Priority to JP1169924A priority Critical patent/JP2523376B2/en
Publication of JPH0335531A publication Critical patent/JPH0335531A/en
Application granted granted Critical
Publication of JP2523376B2 publication Critical patent/JP2523376B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To accurately and finely control threshold voltages of individual MOS transistors without reducing the operating speed of the transistor by a simple process technique by radiating a gate region of the transistor with an electron beam for controlling the flow of electrons from a source to a drain. CONSTITUTION:After an oxide film and a polysilicon film are formed on an N-type Si substrate, a gate region is formed with a first mask. Then, source, drain regions are formed with second mask, contact holes for electrodes are formed with third mask, and Al is deposited. Eventually, source, gate, drain electrodes are formed with a fourth mask. After a threshold voltage is previously measured, it is set to a threshold voltage controller, computer-controlled by a radiating position controller 5 to irradiate it with an electron beam by a predetermined dose. The electron beam dose is set to a desired value of a threshold voltage of MOS transistors for forming a MOS-IC according to the current amount of the beam and the scanning speed of the beam.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はMOS)−ランシスタの製造方法およびこの方
法て製造されたMOSトランジスタを集積して威る集積
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a MOS transistor and an integrated circuit in which MOS transistors manufactured by this method are integrated.

(従来技術) 従来、MOSトランジスタによるアナログ回路はデジタ
ル回路に比べて杵及が遅れ、用途か限定されているが、
その理由はMOSトランジスタの特性に起因するものて
あり、その1つに閾値電圧の問題がある。
(Prior art) Conventionally, analog circuits using MOS transistors have been slow to develop compared to digital circuits, and their applications have been limited.
The reason for this is due to the characteristics of the MOS transistor, one of which is the problem of threshold voltage.

MOSトランジスタの閾値電圧はゲート酸化膜のNさと
ゲート領域の半導体基体中における不純物濃度とにより
決定される。そこで従来MOSトランジスタの閾値電圧
を制御する方法としては。
The threshold voltage of a MOS transistor is determined by the N content of the gate oxide film and the impurity concentration in the semiconductor substrate of the gate region. Therefore, as a method of controlling the threshold voltage of a conventional MOS transistor, the following is explained.

(イ)ゲート酸化膜の厚さを制御する方法と、(ロ)ゲ
ート領域の半導体基体中における不純物濃度を制御する
方法、の2つか知られている。
There are two known methods: (a) controlling the thickness of the gate oxide film, and (b) controlling the impurity concentration in the semiconductor substrate in the gate region.

(イ)の方法はMOS)−ランシスタのウェハ全体の酸
化膜厚を同時に制御するために、個々のトランジスタの
閾値電圧を個別に制御することは困難である。
Method (a) simultaneously controls the oxide film thickness of the entire wafer of the MOS transistor, so it is difficult to individually control the threshold voltage of each transistor.

一力、(ロ)の方法は、イオン注入装置を用いてゲート
部分に不純物を注入することにより不純物濃度を制御す
る方法であり、マスクを用いてイオン注入位置を選択す
れば個々のトランジスタの閾値電圧を別々に制御するこ
とかできる。しかし、この方法においては、あまりに多
量のイオンを注入するとイオン注入した不純物は′i1
!流特性と移動度に影響を与え、′1!流特性と移動度
を減少させることになるため、他に悪影響を与えずに閾
値を制御できるのはせいぜい2v程度までである。
The first method (b) is to control the impurity concentration by injecting impurities into the gate using an ion implanter, and by selecting the ion implantation position using a mask, the threshold value of each transistor can be adjusted. The voltage can be controlled separately. However, in this method, if too many ions are implanted, the implanted impurity will be
! Affects flow characteristics and mobility, '1! Since this reduces the flow characteristics and mobility, the threshold value can only be controlled up to about 2V at most without adversely affecting others.

また実際のSiゲートMO3LSI王程てはSiゲート
工程に伴う高温処理による注入イオンの再分在もあって
IJfJ偵電圧全電圧に制御することは非常に困難であ
る。
Furthermore, in actual Si gate MO3LSI, it is extremely difficult to control the IJfJ voltage to the full voltage due to the redistribution of implanted ions due to the high temperature treatment accompanying the Si gate process.

また、この方法(ロ)では、イオン注入箇所を選定する
のにフォトレジストなどのマスク材を用いて行うので一
枚のウェハーLで閾値か異なるトランジスタを製作する
場合にはその数だけマスクを用意し、マスクの数たけイ
オン注入を行う必要かあるため、閾値電圧を制御しよう
とするトランジスタの数か多くなるとマスク数も多くな
るし、住人工程も多くなる。またイオン注入後イオンを
活姓化するための高温処理(アニール)工程も必要にな
る。その結果、工程数か増え、プロセスか複雑になり、
結果的に歩留りが低下することのほかに、高温処理のた
めに閾値の変化量がイオンの打込み量に対して線形的に
変化せず、多少減少する煩向にあるが、その減少分は現
像的につかめるたけであるため正確な閾値制御ができな
い。
In addition, in this method (b), a mask material such as photoresist is used to select the ion implantation location, so if transistors with different threshold values are to be manufactured on one wafer L, prepare as many masks as necessary. However, since it is necessary to perform ion implantation for the number of masks, as the number of transistors whose threshold voltages are to be controlled increases, the number of masks also increases, and the number of additional steps increases. Furthermore, a high temperature treatment (annealing) step is also required to activate the ions after ion implantation. As a result, the number of steps increases, the process becomes more complex,
In addition to the resulting decrease in yield, the amount of change in the threshold value does not change linearly with the amount of ion implantation due to high-temperature processing, and tends to decrease somewhat, but this decrease is absorbed by the development process. Accurate threshold control is not possible because it is only possible to grasp the target.

また高温処理により起こるもう1つの問題として、注入
イオンの再分春のために絞って注入したイオンか広がっ
てしまい、ゲートの長さに対して十分に狭い領域に注入
イオンを集めておくことがてきないため、所望の閾値か
得られないという問題がある。
Another problem caused by high-temperature processing is that the implanted ions spread out due to re-spun, making it difficult to concentrate the implanted ions in a narrow enough area relative to the gate length. Therefore, there is a problem that a desired threshold value cannot be obtained.

一方、(ロ)の方法では、プロセスの初期の段階すなわ
ち基板にゲート膜を形成する最初の工程より前に必要な
量の不純物を打込んで基板の不純物濃度を変えておく必
要があるために、その後の処理により閾値が変化してし
まうという上述した問題のほかに、最終的に閾値を[!
することかてきない。
On the other hand, in method (b), it is necessary to implant the necessary amount of impurities to change the impurity concentration of the substrate at the initial stage of the process, that is, before the first step of forming the gate film on the substrate. , in addition to the above-mentioned problem that the threshold value changes due to subsequent processing, the final threshold value is changed to [!
I can't think of anything to do.

一部述したような理由から、従来(イ)または(ロ)の
方法で閾値を制御したMOSトランジスタはソース・ド
レイン間電圧−電流特性が不揃いとなり、アナログ的な
動作をするような集積回路を構成しにくいという問題が
ある。
For the reasons mentioned above, MOS transistors whose threshold values are controlled using conventional methods (a) or (b) have uneven source-drain voltage-current characteristics, making it difficult to create integrated circuits that operate in an analog manner. The problem is that it is difficult to configure.

(発明の目的および構成) 本発明は上記の点にかんがみてなされたもので、単純な
プロセス技術を用いてMOSトランジスタの動作速度を
低下させずに個々のMOS)−ランシスタのVIJ値電
圧を正確で細かく制御することを目的とし、この目的を
達成するために、MOSトランジスタのゲート領域にソ
ースからドレインへの電子の流れを制御する所定量の電
子ビームを照射するようにしたものである。
(Objects and Structure of the Invention) The present invention has been made in view of the above points, and uses a simple process technology to accurately calculate the VIJ value voltage of each MOS transistor without reducing the operating speed of the MOS transistor. In order to achieve this goal, the gate region of the MOS transistor is irradiated with a predetermined amount of electron beam to control the flow of electrons from the source to the drain.

(実施例) 以下本発明を図面に基づいて説明する。(Example) The present invention will be explained below based on the drawings.

第1図は本発明によるMOSトラジスタの閾値電圧を制
御するために使用する閾値電圧制御装置の構成を概略的
に示すもので、フィラメントlにより発生した電子ビー
ムEBはコンデンサレンズ2により集束され、さらにし
ぼり3により適切なビーム量に調整され、コンピュータ
を内蔵した照射位置制御装置5により制御された偏向コ
イル4によりウェハ6上の適切な位置に所定量たけ照射
される。照射される電子ビームは電流密度分布がガウス
9春をなすガウス形ビームでもよいし、たとえば矩形の
ような形状をなす成形ビームでもよい。
FIG. 1 schematically shows the configuration of a threshold voltage control device used to control the threshold voltage of a MOS transistor according to the present invention, in which an electron beam EB generated by a filament 1 is focused by a condenser lens 2, and The amount of beam is adjusted to an appropriate amount by the aperture 3, and a predetermined amount is irradiated onto an appropriate position on the wafer 6 by the deflection coil 4, which is controlled by the irradiation position control device 5 having a built-in computer. The irradiated electron beam may be a Gaussian beam with a Gaussian current density distribution, or may be a shaped beam with a rectangular shape, for example.

電子ビームの照射の仕方は、第2図(イ)に示すように
、MOS)−ランシスタのゲート領域全面を実線で示す
ように複数回繰り返し袖山して照射してもよいしく全面
照射)、同図(ロ)に示すように、ソースSとドレイン
Dとの間のゲート領域を破線で示したように線状に部分
照射してもよい(部分照射)。
The method of irradiating the electron beam is as shown in FIG. As shown in Figure (b), the gate region between the source S and drain D may be partially irradiated linearly as shown by the broken line (partial irradiation).

第3図は実際のp−MOSトランジスタのゲートの全領
域に一様に電子ビームを全面照射した場合のソース・ド
レイン間vI)とソース・ドレイン開電流■。との関係
を表わすV。−「T了特性な示したものである。図にお
いて、電子ビームの照射量はAは0で、B、C,・・・
の順に多くなっており、照射した電子ビームが多くなる
ほどMOSトランジスタの閾値電圧V Th I * 
V Th2 r・・・か小さくなることがわかる。さら
にこの特性で注目すべき点は、電子ビームの照射量によ
って閾値は変化するがその傾きすなわちソース・ドレイ
ン間の抵抗値はほとんど変化せず、はぼ平行な特性が得
られることである。このような特性はアナログ的な回路
動作をする集積回路を作る上で有利である。
Figure 3 shows the source-drain gap vI) and the source-drain open current (2) when the entire gate region of an actual p-MOS transistor is uniformly irradiated with an electron beam. V represents the relationship with. - This is the T end characteristic. In the figure, the electron beam irradiation amount is A is 0, B, C,...
The threshold voltage of the MOS transistor V Th I * increases as the number of irradiated electron beams increases.
It can be seen that V Th2 r... becomes smaller. Furthermore, what is noteworthy about this characteristic is that although the threshold value changes depending on the amount of electron beam irradiation, the slope thereof, that is, the resistance value between the source and drain hardly changes, and a substantially parallel characteristic is obtained. Such characteristics are advantageous in creating integrated circuits that perform analog circuit operations.

一方、第4図はやはりゲート領域を全面照射したときの
閾値電圧の変化をプロットしたものであり、横軸はl 
cm”当りの照射電子数である。この図から閾値電圧の
変化量は電子ビームの照射量の指数に比例することがわ
かる。この特性から電子ビームの照射量による1lII
値電圧の制御が可能であることがわかる。
On the other hand, Figure 4 is a plot of the change in threshold voltage when the entire gate region is irradiated, and the horizontal axis is l.
It is the number of irradiated electrons per cm". From this figure, it can be seen that the amount of change in the threshold voltage is proportional to the index of the irradiation amount of the electron beam. From this characteristic, 1lII depending on the irradiation amount of the electron beam.
It can be seen that the value voltage can be controlled.

第5図はゲート領域を全面照射したときの移動度の変化
を示したものであり、照射量は第3図の場合と同じであ
る。電子ビームを照射した場合(B、C,D、E、F)
の移動度の変化は電子ビームを照射しない場合(A)に
対して閾値電圧分たけマイナス側にシフトするが、その
形状はほぼ同一であり、移動度の低下率はAの場合の約
20%以内に抑えられている。
FIG. 5 shows the change in mobility when the entire gate region is irradiated, and the irradiation amount is the same as in FIG. 3. When irradiated with electron beam (B, C, D, E, F)
The change in mobility shifts to the negative side by the threshold voltage compared to the case (A) without electron beam irradiation, but the shape is almost the same, and the rate of decrease in mobility is about 20% of that in case A. It is kept within.

第6図は第2図(ロ)に示すようにMOSトランジスタ
のゲート領域の一部に電子ビームを照射した部分照射の
場合のソース・ドレイン間電流1、の変化を示すが、閾
値電圧が変化しているのはMOSトランジスタのゲート
領域の一部分たけになるので、V o−r I D特性
は図のようになり、チャネルが開いてさえしまえばMO
Sトランジスタに流れる電流は電子ビームを照射してい
ないMOSトランジスタに流れる電流とほぼ等しくなる
。このように、閾値電圧か異なってもソース・ドレイン
間電圧−電流特性が一致することからアナログ的な回路
動作をする集積回路に応用したときに有利になる。
Figure 6 shows the change in source-drain current 1 in the case of partial irradiation in which a part of the gate region of a MOS transistor is irradiated with an electron beam as shown in Figure 2 (b), but the threshold voltage changes. Since only a portion of the gate region of the MOS transistor is exposed, the V or ID characteristics are as shown in the figure, and once the channel is opened, the MOS transistor
The current flowing through the S transistor is approximately equal to the current flowing through a MOS transistor that is not irradiated with the electron beam. In this way, even if the threshold voltages are different, the source-drain voltage-current characteristics are the same, which is advantageous when applied to an integrated circuit that operates in an analog manner.

以上では、本発明における閾値電圧の制御をゲート領域
への全面照射と部分照射という低点から説明したが、電
子ビームの照射方法としては集束した電子ビームを上述
した第2図(イ)、(ロ)のように直線的に掃引して照
射する方法だけでなく、非集束の電子ビームを一度にゲ
ート領域の全面に照射するとか、集束した電子ビームを
非直線的に掃引して照射してもよい、要するに。
In the above, the threshold voltage control in the present invention has been explained from the low point of full irradiation and partial irradiation to the gate region. However, as an electron beam irradiation method, a focused electron beam is used as shown in FIGS. In addition to the method of sweeping linearly and irradiating as shown in b), it is also possible to irradiate the entire gate area with an unfocused electron beam at once, or to irradiate with a focused electron beam by sweeping nonlinearly. Well, in short.

MOSトランジスタのソースからドレインへの電子の流
れを制御するようにゲート領域に電子ビームを照射すれ
ばよい。
The gate region may be irradiated with an electron beam so as to control the flow of electrons from the source to the drain of the MOS transistor.

ところで、本発明においてMOSトランジスタのゲート
領域に電子ビームを照射するのは、プロセス終了後のM
OSトランジスタ完威後である。
Incidentally, in the present invention, the gate region of the MOS transistor is irradiated with an electron beam after the process is completed.
This was after the OS transistor was completely sold out.

この段階でトランジスタの閾値電圧を測定し、その測定
値をみながら所望の閾値になるように電子ビーム照射量
を制御する。このように、最終工程で閾値制御をするた
めにVR値電圧を設計値どおりに揃えることができ、望
ましい特性の集積回路か実現できる。
At this stage, the threshold voltage of the transistor is measured, and while checking the measured value, the amount of electron beam irradiation is controlled so that the desired threshold value is achieved. In this way, the VR value voltage can be adjusted to the designed value in order to perform threshold value control in the final process, and an integrated circuit with desirable characteristics can be realized.

以上で本発明によるMOSトランジスタの閾値電圧制御
の基本について説明したが1次に本発明による閾値電圧
制御法を用いて集積回路を製造する方法について説明す
る。
The basics of threshold voltage control of a MOS transistor according to the present invention have been explained above. First, a method for manufacturing an integrated circuit using the threshold voltage control method according to the present invention will be explained.

通常のMOS−ICの製造プロセスがそのまま利用でき
る。すなわち、標準形4枚マスクを用いたp−MOS−
ICプロセスについて例示すれば、先ずnNjSi基板
上に酸化!I (S i Og)ならびにポリシリコン
膜を形成した後、第1のマスクをかけてゲート領域を形
成する。次に第2のマスクをかけてソース、ドレイン領
域を形成する。次に第3のマスクをかけて電極用のコン
タクト・ホールを形成しA文を蒸着する。最後に第4の
マスクをかけてソース、ゲート、ドレインの各′Iv、
極を形成する。
A normal MOS-IC manufacturing process can be used as is. In other words, p-MOS-
To give an example of the IC process, first, oxidation is performed on an nNjSi substrate! After forming I (S i Og) and a polysilicon film, a first mask is applied to form a gate region. Next, a second mask is applied to form source and drain regions. Next, a third mask is applied, contact holes for electrodes are formed, and pattern A is deposited. Finally, a fourth mask is applied to each of the source, gate, and drain 'Iv,
form a pole.

こうして製造されたMOS−I Cを構成する各MOS
トランジスタの閾値電圧を予め測定した後第1図に示し
た閾値電圧制御装置にセットし、照射位置制御装置5に
よりコンピュータ制御されてMOS−ICの各トランジ
スタのゲート領域に所定量の電子ビームを照射する。電
子ビームの照射量は電子ビームの電流量とビームの走査
スピードにより各トランジスタごとに制御される。こう
してMOS−ICを構成する各MO3−トランジスタの
閾値電圧か所望の値に設定される。
Each MOS constituting the MOS-I C manufactured in this way
After measuring the threshold voltage of the transistor in advance, it is set in the threshold voltage control device shown in FIG. 1, and a predetermined amount of electron beam is irradiated to the gate region of each transistor of the MOS-IC under computer control by the irradiation position control device 5. do. The amount of electron beam irradiation is controlled for each transistor by the amount of current of the electron beam and the scanning speed of the beam. In this way, the threshold voltage of each MO3-transistor constituting the MOS-IC is set to a desired value.

次に、こうして閾値電圧が個別に制御されたMOS−I
Cにより構成される集積回路例を挙げて説明する。
Next, the MOS-I whose threshold voltage is individually controlled in this way
An example of an integrated circuit constructed using C will be described.

第1の集積回路例は第7図に示すA/Dコンバータであ
り、ここに例示したものはO〜−1,5Vの範囲のアナ
ログ信号を4ビツトのデジタル信号に変換して出力する
ものである。
The first integrated circuit example is the A/D converter shown in Figure 7, which converts an analog signal in the range of 0 to -1.5V into a 4-bit digital signal and outputs it. be.

A/Dコンバータは、可変閾値電圧回路lOと、排他的
OR回路20と、16進−2進エンコーダ30とにより
構成されており、ここではすべての論理回路において、
−5Vを“o”、ovを“l“とする。可変閾値電圧回
路lOは、本発明による方法で閾値電圧か制御された1
5個のp −M OS トランジスタTr、−Tr、、
から威り、各トランジスタのドレインは一5vの電源電
圧VDに接続され、ソースは接地されており、入力端子
Aからアナログ信号V inが入力されると、出力端子
B+、B2.Bz、・”B+sから一5vかOvのいず
れかが出力信号として出力される。各トランジスタの閾
値電圧は本発明の方法により異なる値に設定されており
、トランジスタTr、の閾値電圧は一〇、IV、トラン
ジスタTr2の閾値電圧は−0,2v、・・・以下順に
閾値電圧が0.1ずつ増してトランジスタTr、、の閾
値電圧は−1,5Vとしである。
The A/D converter is composed of a variable threshold voltage circuit lO, an exclusive OR circuit 20, and a hexadecimal-binary encoder 30, and here, in all logic circuits,
-5V is "o" and ov is "l". The variable threshold voltage circuit 10 has a threshold voltage controlled by the method according to the invention.
Five p-MOS transistors Tr, -Tr, ,
The drain of each transistor is connected to a power supply voltage VD of -5V, and the source is grounded. When an analog signal V in is input from input terminal A, output terminals B+, B2 . From Bz, .B+s, either -5V or Ov is output as an output signal.The threshold voltage of each transistor is set to a different value by the method of the present invention, and the threshold voltage of transistor Tr is 10, IV, the threshold voltage of the transistor Tr2 is -0.2V, . . . The threshold voltage is increased by 0.1 in sequence, and the threshold voltage of the transistor Tr2 is -1.5V.

排他的OR回路20はやはり15個の排他的OR回路E
xOR+、ExORz、ExOR* ・・・ExOR,
5で構成されており、可変閾値型rE回・路10の隣り
合う2個のトランジスタからの出力信号を入力するよう
に構成されている。たとえば。
The exclusive OR circuit 20 is also composed of 15 exclusive OR circuits E.
xOR+, ExORz, ExOR* ...ExOR,
5, and is configured to input output signals from two adjacent transistors of the variable threshold type rE circuit/circuit 10. for example.

ExOR,にはトランジスタT r 、とT r 、の
出力信号が入力され、ExORユにはトランジスタT 
r 2とTr=の出力信号が入力されるという具合であ
る。最後のExOR+sにはトランジスタT r 、、
とT r 、、、の出力信号が入力される。なお、最初
のE x ORlにはトランジスタTr、の出力信号と
接地電位が入力、されるようになっている。
The output signals of transistors T r and T r are input to ExOR, and the output signals of transistors T
The output signals of r2 and Tr= are input. The last ExOR+s has a transistor T r ,,
The output signals of and T r , , are input. Note that the output signal of the transistor Tr and the ground potential are input to the first E x ORl.

16進−2進エンコーダ30は排他的OR回路20を構
成する15個の排他的OR回路ExOR+、ExORt
、ExOR=、−ExOR+sからの出力信号と可変閾
値電圧回路10を構成するトランジスタT r 、、か
らの出力信号の合計16個の出力信号を入力して4ビツ
トの信号として出力端子D + 、D 2.D :l、
D 4に出力する既知の回路構成なイ■する。
The hexadecimal-binary encoder 30 has 15 exclusive OR circuits ExOR+ and ExORt that constitute the exclusive OR circuit 20.
, ExOR=, -ExOR+s and the output signals from the transistors T r , , constituting the variable threshold voltage circuit 10, a total of 16 output signals are inputted and output as 4-bit signals to the output terminals D + , D. 2. D:l,
A known circuit configuration output to D4 is shown.

次にこのA/Dコンバータの回路動作を説明する。Next, the circuit operation of this A/D converter will be explained.

いま可変閾値電圧回路10の入力端子Aに1、OVのア
ナログ入力信号V、か入力したとすると、閾値電圧が−
0,IVから−1,OvまでのトランジスタT r 1
 S−T r toがONするのでその出力端子81〜
B IQにはすべて1″(Ov)が出力し、残りのトラ
ンジスタTrl+〜Tr、5はOFFであるので出力端
子Bll〜B4にはすべて“O″ (−5V)が出力す
る。入力端子AにOvから−1,5Vまでのアナログ入
力信号■、か入力したときの出力端子B、〜Blsにお
ける出力を示したものが後掲の表1である。
If we now input an analog input signal V of 1, OV to the input terminal A of the variable threshold voltage circuit 10, the threshold voltage will be -
Transistor T r 1 from 0,IV to -1,Ov
Since S-T r to is turned on, its output terminal 81~
1'' (Ov) is output to all B IQ, and the remaining transistors Trl+ to Tr and 5 are OFF, so all output terminals Bll to B4 are output ``O'' (-5V). Table 1 below shows the outputs at the output terminals B and Bls when an analog input signal (2) from Ov to -1.5V is input.

このようなTi(変IsJ値電圧回路lOからの出力信
号を排他的OR回路20に入れると、その出力端子C0
〜C8には後掲の表2に示すようなデジタル信号か出力
する。この排他的OR回路20からの出力信号を16進
−2進エンコーダ3oに通すと、出力端子D + 、 
D 2 、 D :l 、 D 4から後掲の表3のよ
うな4ビツトの2進デジタル信号か得られる。
When such an output signal from the Ti (variable IsJ value voltage circuit lO) is input to the exclusive OR circuit 20, its output terminal C0
~C8 outputs a digital signal as shown in Table 2 below. When the output signal from this exclusive OR circuit 20 is passed through a hexadecimal-binary encoder 3o, output terminals D + ,
A 4-bit binary digital signal as shown in Table 3 below can be obtained from D2, D:l, and D4.

たとえば上述した可変闇値電圧回路10への入力信号V
、。が−1,OVである場合の16進−2進エンコーダ
30の出力信号は“1010”となり、A/D変換が行
われたことになる。
For example, the input signal V to the variable dark value voltage circuit 10 described above
,. When is -1, OV, the output signal of the hexadecimal-binary encoder 30 becomes "1010", which means that A/D conversion has been performed.

このように本発明により閾値電圧をO,IVきざみで細
かく変えたMOSトランジスタが実現できたことにより
、精度の高いA/D変換器が得られる。
As described above, by realizing a MOS transistor in which the threshold voltage is finely changed in steps of O and IV according to the present invention, a highly accurate A/D converter can be obtained.

第2の集積回路例は第8図と第1O図に示すオペアンプ
である。いずれも電源電圧VDとして一24vを用いて
いる。
A second example of an integrated circuit is the operational amplifier shown in FIGS. 8 and 10. In both cases, -24V is used as the power supply voltage VD.

第8図および第1O図に示す2つのオペアンプは基本的
な回路構成は同しであるが、異なる増幅特性を有する。
The two operational amplifiers shown in FIG. 8 and FIG. 1O have the same basic circuit configuration, but have different amplification characteristics.

これは、MOSトランジスタのON時の抵抗がチャネル
幅Wとチャネル長りとの比すなわちW/Lの逆数に比例
することが知られているので、このW/Lの値を変える
ことにより増幅特性を変えたものである。
This is because it is known that the resistance when the MOS transistor is turned on is proportional to the ratio of the channel width W to the channel length, that is, the reciprocal of W/L, so changing the value of W/L can improve the amplification characteristics. It is a changed version of .

第8図のオペアンプは下記のような閾値電圧vTとW/
Lとを有すZ、 10個CQp−MO3)−IFンシス
タTr、〜Tr、、と、入力信号とは無関係に別電源に
より常時ONさせて用いるもう1つのMOSトランジス
タT r 、とを図示したように接続して構成したもの
である。
The operational amplifier in Figure 8 has the following threshold voltage vT and W/
10 CQp-MO3)-IF transistors Tr, ~Tr, and another MOS transistor Tr, which is always turned on by a separate power supply regardless of the input signal, are illustrated. It is connected and configured as follows.

(以下余白) トランジスタ  閾植電圧V、(V)   W/LT 
r +       O、l      l/176T
 r 2     0 、2     1/146.7
Try       O,31/120Tr、    
 −0,4I/96 T r 5−0 、5      1/74.7T r
 r、      0 、6      1156Tr
70.7       +/40 T「。    −0,81/26.7 T「。    −0,91/16 Tr、、     −1,01/8 このオペアンプにおいて、入力端子Aに入力する信号V
 InかたとえばV、n>−0,IVのときは全トラン
ジスタTr、〜T r 、、はOFFであるので出力信
号V。utはOvであるが、入力信号V + nが一〇
、IV≧V、n>−0,2V”?’あるときはトランジ
スタTr、のみかONするので出力端子Bにはトランジ
スタTr、のON昨の抵抗とトランジスタT「、のON
時の抵抗とで分圧された出力信号V。utの一2vか出
力する。入力信号V inかたとえば一〇、45Vであ
るときはトランジスタT r 、〜T r 、がONL
、、その他のトランジスタTr、、〜Tr、oはOFF
するので、出力信号V o u Lは一8vとなる。そ
の他の入力信号V Anに対する出力信号V a u 
Lの変化すなわち増幅特性は第9図に示すようになる。
(Left below) Transistor threshold voltage V, (V) W/LT
r + O, l l/176T
r 2 0, 2 1/146.7
Try O, 31/120Tr,
-0,4I/96Tr 5-0,5 1/74.7Tr
r, 0, 6 1156Tr
70.7 +/40 T". -0,81/26.7 T". -0,91/16 Tr,, -1,01/8 In this operational amplifier, the signal V input to input terminal A
For example, when In is V, and n>-0, IV, all transistors Tr, . ut is Ov, but when the input signal V + n is 10, IV≧V, n>-0,2V"?, only the transistor Tr is turned on, so the output terminal B has the transistor Tr turned on. Yesterday's resistor and transistor T', ON
The output signal V is divided by the resistor at the time. It outputs 2v of ut. When the input signal V in is, for example, 10.45V, the transistors T r , ~T r , are ONL.
, , other transistors Tr, , ~Tr, o are OFF
Therefore, the output signal V o u L is -8V. Output signal V a u for other input signal V An
The change in L, that is, the amplification characteristic, is as shown in FIG.

第9図を見ると、増幅特性は階段状であるが。Looking at FIG. 9, the amplification characteristics are step-like.

これは閾値電圧Vアをさらに細かく制御することにより
直線に近づけることができる。
This can be made closer to a straight line by controlling the threshold voltage Va more finely.

第1O図のオペアンプは第8図のオペアンプと基本回路
構成は同しであるか、トランジスタTr、に相当するト
ランジスタはなく、しかも各トランジスタの閾値電圧は
O,IVきざみで同じであるか、W/Lは全く異なる次
のような値である。
Is the operational amplifier in Figure 1O the same as the operational amplifier in Figure 8 in its basic circuit configuration, or is there no transistor equivalent to transistor Tr, and the threshold voltage of each transistor is the same in O, IV increments? /L is a completely different value as follows.

(以下余白) トランジスタ  閾値電圧V、(V)   W/LTr
+       o、  1     1/:168T
 r :l      O、3V337T r 4  
   0 、4      +/:108Tr、   
  −0,51/196 T r s      0 、6     1/115
Trt     −0,71/82 T ra      O、81/:19T r 9  
  −0 、9      1/16.7Tr、、  
   −1,0!/3.2このオペアンプの回路動作は
第8図に示した才へアンプとまったく同しであるが、増
幅特性を第11図に示すように、二乗特性とするため、
−0,2Vの閾値電圧vTを持つトランジスタTr2が
なく、また閾値電圧か一〇、IVに近づくにつれてW/
Lの変化率が大きくなっている。
(Left below) Transistor threshold voltage V, (V) W/LTr
+ o, 1 1/: 168T
r: l O, 3V337T r 4
0, 4 +/: 108Tr,
-0,51/196 T r s 0,6 1/115
Trt -0,71/82 T r O,81/:19 T r 9
-0,9 1/16.7Tr,,
-1,0! /3.2 The circuit operation of this operational amplifier is exactly the same as the amplifier shown in Fig. 8, but since the amplification characteristics are square-law characteristics as shown in Fig. 11,
There is no transistor Tr2 with a threshold voltage vT of -0.2V, and as the threshold voltage approaches 10 and IV, W/
The rate of change in L is increasing.

このように各トランジスタの閾値電圧vTとW/Lとを
組合せて変化させることにより第9図のような直線性や
、第11図のような二乗特性のほかに、指数関数特性、
折れ線特性など任意の特性をもたせることができる。
By changing the threshold voltage vT and W/L of each transistor in combination in this way, in addition to linearity as shown in FIG. 9 and square law characteristics as shown in FIG. 11, exponential characteristics,
It can have arbitrary characteristics such as polygonal line characteristics.

これらのオペアンプの特徴は次のとおりである。The characteristics of these operational amplifiers are as follows.

(lea成が簡単なため動作時間か基本的にMOSトラ
ンジスタのON、OFFにより決まるので、スルーレー
トの影響かない。なお、スルーレートとはオペアンプの
出力電圧の単位時間(通常1g5)当り可能な変化率を
いい、入力信号のレベルか大きい場合、出力信号がスル
ーレート以上の変化率で変化ができず、出力信号波形が
歪んでしまうため、従来のオペアンプには入力信号の変
化に出力か追従できないという問題があった。
(Since the lea configuration is simple, the operating time is basically determined by the ON/OFF of the MOS transistor, so it is not affected by the slew rate.The slew rate is the change that can be made per unit time (usually 1g5) of the output voltage of the operational amplifier. When the level of the input signal is large, the output signal cannot change at a rate of change greater than the slew rate, and the output signal waveform is distorted, so conventional operational amplifiers are unable to follow changes in the input signal. There was a problem.

(2)すべての回路素子かMOSトランジスタで構成さ
れ、他の機能ICと組み合わせ、同一■程てワンチップ
化か容易であり、さらに閾値電圧を任意に設定できるた
め、W/Lと組み合わせ、入力電圧と出力電圧の対応範
囲を設計段階で自由に設定できる0本オペアンプの増幅
特性は段階状になるが、閾値電圧の分解能を上げ、W/
Lを細かく設定することにより、特性を第11図に破線
で示すようなより理想曲線に近づけることができる。
(2) All circuit elements are composed of MOS transistors, and it is easy to combine with other functional ICs to create a single chip with the same function.Furthermore, the threshold voltage can be set arbitrarily, so when combined with W/L, input The amplification characteristics of the 0-wire operational amplifier, which allows you to freely set the corresponding range of voltage and output voltage at the design stage, are step-like, but by increasing the resolution of the threshold voltage, W/
By setting L finely, the characteristics can be brought closer to an ideal curve as shown by the broken line in FIG.

以上本発明により製造された2種類の集積回路例を挙げ
たが、本発明はその他の集積回路にも同様に適用できる
ことはもちろんである。
Although two types of integrated circuit examples manufactured according to the present invention have been described above, it goes without saying that the present invention can be similarly applied to other integrated circuits.

(発明の効果) 以上説明したように、本発明においては、MOSトラン
ジスタのゲート領域にソースからドレインへの電子の流
れを制御する所定量の電子ビームを照射することにより
閾値電圧を制御するようにしたので、マスクや複数なプ
ロセスを必要とせずに個々のトランジスタの閾値電圧を
別々に細かく正確に設定することができる。従ってアナ
ログ的な回路設計ができるようになり1種々の目的てア
ナログ集積回路が実現できるようになる。
(Effects of the Invention) As explained above, in the present invention, the threshold voltage is controlled by irradiating the gate region of the MOS transistor with a predetermined amount of electron beam that controls the flow of electrons from the source to the drain. Therefore, the threshold voltage of each transistor can be set individually and precisely without the need for masks or multiple processes. Therefore, analog circuit design becomes possible, and analog integrated circuits can be realized for various purposes.

特に、ソース・ドレイン間電圧−電流特性か閾値か異な
っても平行または一致する特性となるのて、アナログ的
な設計範囲が広がる。さらに半導体基体中にイオンが注
入されることがないのてホールや電子の移動度の低下は
なく、従ってトランジスタの動作速度の低下を招くこと
はない、この意味においてもMOSトランジスタを用い
た種々の機能を有する集積回路が製造でき、各集積回路
は従来のMOSトランジスタで製造した集積回路に比べ
て精度、特性が向上したものになる。
In particular, even if the source-drain voltage-current characteristics or threshold values are different, the characteristics are parallel or coincident, which widens the range of analog design. Furthermore, since ions are not implanted into the semiconductor substrate, there is no reduction in the mobility of holes or electrons, and therefore, there is no reduction in the operating speed of the transistor.In this sense, there are various methods using MOS transistors. Functional integrated circuits can be manufactured, and each integrated circuit has improved accuracy and characteristics compared to integrated circuits manufactured using conventional MOS transistors.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による閾値電圧制御装置の一例を示す概
略線図、fJIJz図は本発明による電子ビームの照射
態様を示し、(イ)は全面照射、(ロ)は部分照射、第
3図は全面照射の場合において電子ビーム照射量を変え
たときのトランジスタのソース・ドレイン間電圧とソー
ス・ドレイン間電流との関係を示すグラフ、第4図は電
子ビーム照射量に対する閾値電圧の変化を示す図、第5
図は電子ビーム照射量を変えたときのトランジスタのソ
ース・ドレイン間電圧と移動度との関係を示す図、第6
図は部分照射の場合において電子ビーム照射量を変えた
ときのトランジスタのソース・ドレイン間電圧とソース
・ドレイン間電流との関係を示すグラフ、第7図は本発
明により閾値電圧を制御して製造した集積回路の一例と
してのA/Dコンバータの回路図、第8図は本発明によ
り閾値電圧を制御して製造した集積回路の一例としての
オペアンプの回路図、第9UAは第8図に示したオペア
ンプの増幅特性、第1O図は本発明により閾値電圧を制
御して製造した集積回路の他の例としてのオペアンプの
回路例、第11図は第10図に示したオペアンプの増幅
特性である。 l・・・フィラメント、2・・・コンデンサレンズ、3
・・・しぼり、4・・・偏向コイル、5・・・照射量制
御装置、6・・・ウェハ
FIG. 1 is a schematic diagram showing an example of the threshold voltage control device according to the present invention, and the fJIJz diagram shows the irradiation mode of the electron beam according to the present invention, where (a) shows full irradiation, (b) shows partial irradiation, and FIG. is a graph showing the relationship between the source-drain voltage and source-drain current of a transistor when the electron beam irradiation amount is changed in the case of full-surface irradiation, and Figure 4 shows the change in threshold voltage with respect to the electron beam irradiation amount. Figure, 5th
Figure 6 shows the relationship between the source-drain voltage and mobility of a transistor when the electron beam irradiation amount is changed.
The figure is a graph showing the relationship between the source-drain voltage and the source-drain current of a transistor when the electron beam irradiation amount is changed in the case of partial irradiation. Figure 8 is a circuit diagram of an operational amplifier as an example of an integrated circuit manufactured by controlling the threshold voltage according to the present invention. Amplification characteristics of the operational amplifier. FIG. 1O shows a circuit example of an operational amplifier as another example of an integrated circuit manufactured by controlling the threshold voltage according to the present invention. FIG. 11 shows the amplification characteristics of the operational amplifier shown in FIG. l...Filament, 2...Condenser lens, 3
... Squeeze, 4... Deflection coil, 5... Irradiance control device, 6... Wafer

Claims (4)

【特許請求の範囲】[Claims] (1)MOSトランジスタのゲート領域にソースからド
レインへの電子の流れを制御するように所定量の電子ビ
ームを照射することを特徴とするMOSトランジスタの
製造方法。
(1) A method for manufacturing a MOS transistor, which comprises irradiating a gate region of the MOS transistor with a predetermined amount of electron beam so as to control the flow of electrons from the source to the drain.
(2)電子ビームをゲート領域上で複数回往復させて掃
引照射する請求項1に記載のMOSトランジスタの製造
方法。
(2) The method for manufacturing a MOS transistor according to claim 1, wherein the electron beam is reciprocated over the gate region multiple times to sweep the irradiation.
(3)請求項1に記載の方法で製造した複数のMOSト
ランジスタを集積して成る集積回路。
(3) An integrated circuit comprising a plurality of MOS transistors manufactured by the method according to claim 1.
(4)各MOSトランジスタのW/Lがそれぞれ所望の
値に設定された請求項3に記載の集積回路。
(4) The integrated circuit according to claim 3, wherein W/L of each MOS transistor is set to a desired value.
JP1169924A 1989-07-03 1989-07-03 Method of manufacturing MOS transistor and integrated circuit Expired - Lifetime JP2523376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1169924A JP2523376B2 (en) 1989-07-03 1989-07-03 Method of manufacturing MOS transistor and integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169924A JP2523376B2 (en) 1989-07-03 1989-07-03 Method of manufacturing MOS transistor and integrated circuit

Publications (2)

Publication Number Publication Date
JPH0335531A true JPH0335531A (en) 1991-02-15
JP2523376B2 JP2523376B2 (en) 1996-08-07

Family

ID=15895471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169924A Expired - Lifetime JP2523376B2 (en) 1989-07-03 1989-07-03 Method of manufacturing MOS transistor and integrated circuit

Country Status (1)

Country Link
JP (1) JP2523376B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009161A (en) * 1999-07-08 2001-02-05 정현정 Light control eevices for camera and camera comprising them
CN110970428A (en) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 Integrated circuit with a plurality of transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54114081A (en) * 1978-02-24 1979-09-05 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit device
JPS57138339U (en) * 1981-02-23 1982-08-30
JPS5936969A (en) * 1982-08-26 1984-02-29 Agency Of Ind Science & Technol Manufacture of semiconductor device having large threshold value

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54114081A (en) * 1978-02-24 1979-09-05 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit device
JPS57138339U (en) * 1981-02-23 1982-08-30
JPS5936969A (en) * 1982-08-26 1984-02-29 Agency Of Ind Science & Technol Manufacture of semiconductor device having large threshold value

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009161A (en) * 1999-07-08 2001-02-05 정현정 Light control eevices for camera and camera comprising them
CN110970428A (en) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 Integrated circuit with a plurality of transistors
US12199086B2 (en) 2018-09-28 2025-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stack-gate circuit
CN110970428B (en) * 2018-09-28 2025-03-28 台湾积体电路制造股份有限公司 Integrated circuit and integrated circuit layout design generation method
US12349469B2 (en) 2018-09-28 2025-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stack-gate circuit

Also Published As

Publication number Publication date
JP2523376B2 (en) 1996-08-07

Similar Documents

Publication Publication Date Title
DE69203168T2 (en) Circuit for temperature measurement.
US4182024A (en) Automatic control of integrated circuit trimming
JPH03214779A (en) Mos integrated circuit with adjustable threshold value
EP0353271B1 (en) Analog-to-digital converter made with focused ion beam technology
IE46921B1 (en) Magnetic or electric field sensor,with a semi-conductive field effect structure
JPH01227520A (en) Power semiconductor device
US4956691A (en) NMOS driver circuit for CMOS circuitry
JP3470133B2 (en) Method for manufacturing semiconductor device
JPH0666607B2 (en) MOS current amplifier
US9319013B2 (en) Operational amplifier input offset correction with transistor threshold voltage adjustment
DE3219217A1 (en) ELECTRICALLY PROGRAMMABLE READ-ONLY MEMORY
JPH0335531A (en) Manufacture of mos transistor and integrated circuit
Wong Experimental verification of the mechanism of hot-carrier-induced photon emission in n-MOSFET's with a CCD gate structure
JPH06505375A (en) Gain linearity correction circuit for MOS circuit
JPH0444273A (en) Insulated-gate field-effect transistor
CN100438014C (en) Integrated circuit and method of manufacturing same
JP2601814B2 (en) Compound semiconductor device
JPS5936969A (en) Manufacture of semiconductor device having large threshold value
US5170229A (en) Junction field effect transistors with injector region
Saitou et al. Computer-controlled electron beam microfabrication machine with a new registration system
JPS6199381A (en) Field effect transistor and its manufacturing method
DE102023204436A1 (en) CIRCUIT FOR ADJUSTING A MEMRISTOR
DE10023950A1 (en) Semiconductor component with power switch connectable to load
JPS62243231A (en) Semiconductor manufacturing equipment
DE102016015829A1 (en) Device for generating a source current of charge carriers by means of field emission and method for stabilizing a source current of charge carriers emitted by means of a field emission element