JPH0333793A - ラスタディスプレイ上での画像生成速度増大装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像の生成に関するものであり、より詳しくは
ラスタディスプレイ（ラスタ走査型デイスプレィ）上に
画像を生成することに関する。この画像は、文字情報又
は図形情報、或いはこれらの両者からなることができる
。特に、本発明は画像データをディジタル的に処理する
方法及び装置であって、ラスタデイスプレイ上にデータ
に対応する画像を生成する速度を増大させる方法および
装置を意図している。

〔従来の技術〕

ラスタディスプレイの一形式は陰極線管（ＣＲＴ）であ
り、ＣＲＴ上にはラスク走査として知られている技術に
より画像が表示される。ラスク走査は、画像情報により
変調された電子ビームをデイスプレィ画面上の蛍光物質
の個別の領域に振らせる偏向制御回路を駆動することを
含んでいる。画像情報は、個別の蛍光領域の各々を発光
するか否かを決定する。典型的には、ラスク走査は電子
ビームを画面の左手上部の隅から画面を水平に横切って
右まで掃引して個別の蛍光領域からなる水平行を選択的
に発光させ、このプロセスを画面の上から下までの各行
について繰り返し、電子ビームを変調させる画像情報に
従って、対応する個別の蛍光領域の各々を選択的に発光
させることからなる。

電子ビームはＣＲＴが使用される仕方に応じて、いろい
ろな方法で変調することができる。

−例はテレビジョンであって、この場合には画像情報は
大気を通して伝達され、テレビジョン受像機で検波され
、テレビジョン受像機は受信した画像情報を復調し、電
子ビームを変調して画像を画面に表示する。偏向制御回
路は電子ビームを掃引し、画像を画面上に毎秒６０回も
生成する。

ＣＲＴはまた、他の目的のデイスプレィとしても使用さ
れている。このような使用法の一つはコンピュータ端末
である。ここでは、画像は電子ビームをテレビジョンの
場合と同じ方法で掃引することにより表示される。しか
しながらテレビジョンと異なり、画像情報は一般に大気
を通して伝達されるのではなく、ローカルな又は遠隔の
場所にあるコンピュータに人力され、画面メモリに記憶
される。デイスプレィ制御プロセッサがこの画面メモリ
に記憶されている画像データをＣＲＴに送り、電子ビー
ムを変調し、記憶されている画像データに対応する画像
を生成する。

ＣＲＴの他の用途は、オシロスコープ、スペクトル分析
器、またはネットワークアナライザのような電子計器に
関するものである。これらの計器は、大気を通して伝達
された受信信号の特性、又は計器に接続されている電子
装置の応答を測定する。典型的には、測定された情報は
処理され、コンピュータ端末に表示するために画像デー
タが画面メモリに記憶されるのと同様の仕方で、画面メ
モリに記憶される。

データが比較的低速で入力され、表示されるコンピュー
タ端末とは異なり、計器はかなり高速で測定を行う。例
えばコンピュータ端末においてはデータをキーボードに
よりタイプを打つ速さで、例えば平均毎分８０文字の速
さでコンピュータ端末に入れることができるが、精巧な
計器は毎分３００から３６００回の速度で測定を行う。

ＣＲＴを備えた殆どの計器では、デイスプレィを更新す
るために、（注文製作のグラフィックス・システム・プ
ロセッサまたは専用グラフィックス・エンジンに比較し
て）比較的低価格であることから、ｉ！１！の市販のグ
ラフィックス・システム・プロセッサが使用されている
。得られる更新速度は典型的には、正常の測定動作に際
して毎秒２回乃至５回である。このような計器の例とし
てはヒユーレット・パラカード社のＨＰ４１９５Ａネッ
トワーク／スペクトル分析器、）（Ｐ５４１１０カラー
デジタイジングオシロスコープ及びＨＰ７００００モジ
ュール式測定システム、並びに、ウィルトロン社のウィ
ルトロン３６０、ウィルトロン５６１及びウィルトロン
６４０９ネントワークアナライザがある。

〔発明の解決しようとする課題〕

デイスプレィ更新速度を高速にすることは、多くの計器
用の用途において非常に重要である。

もしも測定が行われるのと同程度にデイスプレィを速く
更新することができないのであれば、データ収集プロセ
スの速さを下げなければならない。そうでなければ計器
のユーザーは、集められたデータを見ることができない
。測定の記録は緩慢にしか更新されなくなり、ユーザー
に対する計器の応答性は低くなる。加えて、デイスプレ
ィが迅速に更新されるのでなければ、計器は「実時間Ｊ
感覚を持たなくなる。即ち画像は集められた新たな測定
データでもって更新されるに際して最終表示値まで瞬間
的に且つ滑らかに移行するものとして現れるのではなく
、最終表示値まで階段状に踊りながら現れる。「実時間
Ｊ感覚を達成するためには、少なくとも毎秒１０乃至２
０更新（１０乃至２０）１ｚ　）のデイスプレィ更新速
度が必要である。

計器に使用されているラスタディスプレイの一つの短所
は、デイスプレィ画面上の画素はグラフィックス・シス
テム・プロセッサによりデイスプレィメモリ領域内に書
き込まれなければならないということである。−本の走
査線に対応する画像データをデイスプレィメモリに書き
込むプロセスは、グラフィックス・システム・プロセッ
サがデイスプレィメモリの数百の記憶場所をアクセスせ
ねばならなくなる可能性があり、かなりの量の時間を消
費する。

毎分３．０００回程度Ｃ６０Ｈｚ程の速さ）の測定を行
う高速計器では、測定データの変化をＣＲＴ上に迅速に
忠実に表示することができない、これは従来のＣＲＴの
偏向制御回路の６０Ｈｚという最大更新能力に適応する
ことができる速度でビデオメモリを迅速に満たすことが
できないというグラフィックス・システム・プロセッサ
の限界のためである０画像データを処理することができ
る割合または速度をラスタディスプレイの偏向制御回路
のデイスプレィ更新能力に一層良く合わせられるように
し、画像の変化がラスタデイスプレイ上で一層迅速に更
新され、ユーザーに認識されるようにすることが望まし
い。

〔課題を解決するための手段〕

本発明の一実施例は、画像データがデイスプレィメモリ
に書き込まれる速度を上げている。

しかして画像データは、従来の偏向制御回路およびラス
ク走査技術を使用して、更新された画像データがアクセ
スされ、ＣＲＴのようなラスタデイスプレイ上により迅
速に表示することができるように記憶される。例えば本
発明は、ネットワークアナライザの測定データの記録の
デイスプレィを更新する速度を８倍に増大する。

これにより新しい測定データを、データの記録が画面上
に踊るようにして現れることなしに、ユーザーにより迅
速に表示することができる。

本発明による方法および装置の一実施例によれば、グラ
フィックス・システム・プロセッサは表示すべき情報を
受信する。この情報の少なくとも一部はＸ、Ｙ座標デー
タの形をしている。

グラフィックス・システム・プロセッサは受信したＸ座
標およびＹ座標の各組を、Ｘ、ＹがＹ、Ｘとなるように
交換する。次にグラフィックス・システム・プロセッサ
は交換された座標の隣り合った各組を処理し、交換され
た座標の最初の組を始点とし、交換された座標の２番目
の組を終点として用いて線分を発生する０次いでグラフ
ィックス・システム・プロセッサは、プレゼンハム（Ｂ
ｒｅｓｅｎｈａｍ）の描線アルゴリズムのような従来か
らの技法を用いて始点と終点とを結ぶべく、始点と終点
との間で最適な点の組み合わせを計算することができる
。好ましくは、本発明の一実施例による方法は、グラフ
ィックス・システム・プロセッサにおける線分描画プロ
セスを最適化する。

グラフィックス・システム・プロセッサは、そのグラフ
ィックス・システム・プロセッサにより生成された画像
又はビデオデータを記憶する従来のデイスプレィメモリ
又はビデオメモリに接続されている。画像データをビデ
オメモリに書き込んで、画像データがＣＲＴの電子ビー
ムを変調するよう的確に供給されるように、アドレス翻
訳回路がグラフィックス・システム・プロセッサをビデ
オメモリにインタフェースしている。アドレス翻訳回路
は画像データを、画像データの水平方向バンクではなく
、画像データの垂直方向バンクに書き込み、画像データ
はＣＲＴの表示を更新する従来のフォーマットでビデオ
メモリに記憶される。アドレス翻訳回路はビデオメモリ
へのアドレス選択線を反転してビデオメモリに書込むの
で、画像データは後のアクセスに対して正しく記憶され
る。

最初に座標をグラフィックス・システム・プロセッサを
用いて交換し、従来どおりの水平モードでディジタル的
に処理することにより、情報の隣り合った点の間の垂直
距離の変化はより迅速にビデオメモリに書き込まれ、従
って電子ビームが従来の方法で変調されるにつれてＣＲ
Ｔ画面上により迅速に反映される。換言すれば、ＣＲＴ
画面を発生するに必要な適切な画像データメモリに影響
を与えることなくグラフィックス・システム・プロセッ
サを擬似水平モードで動作せしめることにより、グラフ
ィックス・システム・プロセッサの動作の速さに関する
制限は取り除かれる。従ってグラフィックス・システム
・プロセッサは、垂直の動きを特徴とする画像データを
、水平線描画のような、従来の画像データ処理と同様に
高速処理することができる。アドレス翻訳器は次に画像
データを画面メモリ内の従来のメモリに適当な形に再変
換するので、従来のＣＲＴを使用することができる。

また好ましくはパルス幅延長回路が設けられていて、各
線分の各画素ごとに隣接ピクセルを複製して滑らかな高
解像度の図形をもたらす。

〔実施例〕

本発明の上記の特徴及びその他の特徴、並びにそれらに
伴う利点は、添付図面を参照して以下に記載される詳細
な説明に鑑みれば、本技術分野の当業者にはより一段と
理解され、評価されるものである。

下記に追加する背景事項は、本発明の理解を容易にする
ことを意図したものである。典型的には、グラフィック
ス・システム・プロセッサ及びこれに組み合わせられる
ビデオメモリは、ビデオメモリの水平に隣り合ったメモ
リセルに書き込まれる画像データについて動作するよう
に最適化されている。この制約は、水平にラスク走査す
るＣＲＴ内の従来の偏向制御回路、及びビデオメモリの
出力シフトレジスタからＣＲＴの電子ビームを変調する
偏向制御回路への所要の相互接続によって課せられるも
のである。

この制約は、表示を行うために測定データを処理する際
のグラフィックス・システム・プロセッサの速度を遅ら
せる。というのは測定データは水平方向の動きではなく
垂直方向の動きにより特徴付けられるものだからである
。それ故、逐次測定が変化する場合には、ビデオメモリ
を更新するためにより多くの時間が必要となる。

より詳しく考察すると、計器の多くの用途において、デ
ータの表示はグラフであり、被制御変数がＸ軸に沿って
膚かれ、独立変数がＹ軸に沿って描かれる。（例えば第
４図参照。）このようなグラフはＸ方向よりＹ方向でよ
り急激なデータ変化を示す傾向がある。その結果、グラ
フ圧倒的に垂直方向の線から構成され、含まれる水平方
向の線ははるかに少ない。

市販のグラフィックス・システム・プロセッサには各種
のかなりな短所がある。残念ながら、現在のところ手に
入る市販のグラフィックス・システム・プロセッサはそ
の膚画速度が水平方向で最適化されるように設計されて
いるのが普通である。その結果、垂直方向に閘画すると
きは性能がはるかに低下する。一般に、水平線は垂直線
より２乃至１６倍も速く描くことができる。

デイスプレィ更新速度を速くするためには、グラフィッ
クス・システム・プロセッサは垂直線を非常に速く描く
ことができるものでなければならない。

例えば、ある従来のグラフィックス・システム・プロセ
ッサは１６ビツトのデータバスを備えており、４ビツト
の画素４個をビデオメモリに１サイクルで書き込むこと
ができるようになっている。このグラフィックス・シス
テム・プロセッサは、それがメモリサイクル中に書き込
む４個のビクセルが水平に隣り合っているように設計さ
れている。そこでグラフィックス・システム・プロセッ
サをビデオメモリにインタフェースする標準の技術は、
４個の６４ＫＸ４のビデオ用ダイナミックランダムアク
セスメモリ（ＶＲＡＭ）に並列にアクセスさせることで
あった。

その結果、水平ラスク走査線上の隣接する画素は４個の
ＶＲＡＭの間にインタリープされる。

画素がＶＲＡＭからＣＲＴにシフトされる場合には、こ
れら４個のバンクはすべて同時にシフトされ、インタリ
ーブされた画素は１本のビデオバス上で多重化される。

典型的には、１画素あたりのビット数ｎは、ｌ、２又は
４である。もし例えばＣＲＴ上に１６の色が欲しければ
、一つの色を指定するのに１画素あたり４ビツトが必要
である。グラフィックス・システム・プロセッサは１サ
イクルにつき１６ビツトのメモリにアクセスするので、
１サイクルあたりメモリにそれぞれ１６．８、又は４画
素を書き込むことができる。従って、グラフィックス・
システム・プロセッサのデータ出力（１６ビツトのデー
タバス）を画素あたりのビット数ｎで割った数ｍは、１
６色のＣＲＴについて４である。−回のメモリサイクル
において一緒に書き込まれる画素は、次の理由により、
ビデオメモリ内で垂直に隣り合っている画素ではなく、
水平に隣り合っている画素となる。

即ちビデオメモリは、水平に隣接するメモリセル（各々
画素を含んでいる）が隣接するアドレスを持つように構
成されている。つまり、ビデオメモリのアドレスが１だ
け進むと、現在の画素の直ぐ右にある画素を選択する結
果となる。

そしてグラフィックス・システム・プロセッサは、標準
のビデオメモリと共に動作するように設計されるのが一
般的である。このためグラフィックス・システム・プロ
セッサは、Ｙがアドレスの最上位部分を選択し、Ｘがア
ドレスの最下位部分を選択するように、画素のＸ、Ｙ位
置をビデオメモリのアト１／スに変換するよう構成され
ることが必要である。グラフィックス・システム・プロ
セッサは一回のメモリサイクルにおいて、水平に隣接す
る数個の画素にアクセスするから、水平線を垂直線より
かなり速く生成することができる。

本発明による方法および装置は、グラフィックス・シス
テム・プロセッサを、実際には垂直線を描いているとき
に恰も水平線を膚いているかのように動作するように変
える。これは各線分の終点のＸ座標とＹ座標とを交換し
、擬似水平モードで垂直線分を計算することにより行わ
れる。このときメモリアドレスのＸ半分及びＹ半分がア
ドレス翻訳回路により交換されて、電子ビームを変調す
るのに適したフォーマットで画像データがビデオメモリ
に書き込まれるようにする。

全体を符号ｌＯで示した本発明による画像データ発生回
路の好ましい実施例が第１図に示しである０画像データ
発生回路１０は、グラフィックス・システム・プロセッ
サ１２を備えている。グラフィックス・システム・プロ
セッサ１２は好ましくは従来のグラフィックス・システ
ム・プロセッサ集積回路、例えばテキサス・インスツル
メント社のＴ　Ｍ　Ｓ　３４０１０グラフイツクス・シ
ステム・プロセッサ（ＧＳＰ）である。このプロセッサ
の動作及びプログラム用命令は、１９８８年にテキサス
・インスツルメント社から発行された「テキサス・イン
スツルメントＴ　Ｍ　Ｓ　３４０１０使用説明書」に記
されている。

グラフィックス・システム・プロセッサ１２は、グラフ
ィックス・システム・ブロセ・ンサとデイスプレィリス
トメモリとを接続する入出力データパス１６を通して生
データをデイスプレィリストメモリ１４から読み取るよ
うに、従来どおりの方法でプログラムされる。生データ
の少なくとも一部は、デイスプレィリストメモリ１４に
Ｘ、Ｙ座標の形で記憶されている。

本発明によれば、生データをｘ、Ｙ座標の形で読み取っ
た後のグラフィックス・システム・プロセッサ１２の最
初のサイクルは、この生データをＹ、Ｘ座標の形に変換
することである。グラフィックス・システム・プロセッ
サ１２は次に、生データを画像データの形の図式表現に
翻訳する溝線動作を開始する。

より詳しく考察すると、グラフィックス・システム・プ
ロセッサ１２は一つのＸ、Ｙ座標をデイスプレイリスト
メモＩＪ１４から読み取り、次いでこれに隣接するＸ、
Ｙ座標をデイスプレィリストメモリから読み取る。グラ
フィックス・システム・プロセッサ１２は次にＸ座標お
よびＹ座標をこれらの点について交換する。次いでグラ
フィックス・システム・プロセッサ１２は、これらの点
の間の水平間隔を判定する。

好ましくは、もしこの水平間隔が所定の距離より小さけ
れば、例えば２画素未満であれば、垂直間隔が定められ
る。垂直間隔が水平間隔より大きければ、即ち傾斜が４
５°より大きいのであれば、線を互いに１画素だけ水平
にずらした一組の垂直線分に分解する。次に、Ｘ座標間
のずれの合計がｌであれば、線は等しい長さの２本の線
分に分解して丸めは無視する。しかし他方、ずれの合計
が２以上の場合には、線分の数がΔＸ＋１になるように
計算する。ここでΔＸは、隣接するＸ座標の間にある画
素の数に等しい。次いで、隣接する点のＹ座標の間の画
素の数を終点を含めて求めるようにして垂直間隔を計算
し、結果をΔＸで割って丸めを無視することにより、各
垂直線分の長さが定められる。最終的に、最初と最後の
線分が残余の線分の長さ（画素の数）の半分になるのが
好ましい。この最後の特徴は、かくして分断された線が
、もしあるならば先行する線及び／又は後続の線と良好
に繋がるようにするものである。興味深いことに、これ
はプレゼンハム（Ｂｒｅｓｅｎｈａｓ＋）の描線アルゴ
リズムと同じ結果を生ずるが、グラフィックス・システ
ム・プロセッサ１２は本発明によるこの修正された描線
手順をかなり速く、平均してＴＭ　５３４０１０　Ｇ　
Ｓ　Ｐを使用するより１０倍も速く行うものである。

実際に描線を行うには、グラフィックス・システム・プ
ロセッサ１２は、一連の個別の水平線分に分解された、
今のところ水平方向の線を検査するルーチンを実行する
。これらの線分は水平であり、単に水平方向を向いてい
るだけではないので、グラフィックス・システム・プロ
セッサ１２の長方形充填命令（ｒＦＩＬＬＪ）を使用す
ることができるが、これは水平線を描くのが非常に速い
。

グラフィックス・システム・プロセッサ１２は、各線の
水平線分を発生するに際し、水平に隣接するｍ個の画素
のグループの各々を取り上げ、これらを−回のサイクル
でビデオメモリに書き込もうとする。（ｍはグラフィッ
クス・システム・プロセッサ１２のデータバスの幅を画
素あたりのビット数で割ったものとして計算することが
でき、典型的にはｍ＝４．８又は１６である。

１６色を利用することができる本発明の例示的用途にお
いては、ｍ＝１６／４＝４である。）水平に隣接する複
数の画素を各メモリサイクルにおいて書き込むこの技術
こそ、水平線の溝画速度を増大せしめるものである。

グラフィックス・システム・プロセッサ１２が発生する
画像データは入出力バス１６にＹ、Ｘ座標の形で現れ、
Ｙ、Ｘ座標のアドレス情報はグラフィックス・システム
・プロセッサ１２の出力用アドレス線１８及び２０に現
れる。従来、グラフィックス・システム・プロセッサ１
２が画素のＸ、Ｙ位置をビデオメモリのアドレスに変換
する場合は、Ｘの値をビデオメモリのアドレスの最下位
部分として使用し、Ｙの値をビデオメモリのアドレスの
最上位部分として使用する。しかしＸとＹの値は交換さ
れているので、発生されるビデオメモリのアドレスはＹ
の値から発生された最下位部分と、Ｘの値から発生され
た最上位部分を持つことになる。

画素をビデオメモリ２８内の適切な、従来どおりの場所
に書き込むためには、アドレスをビデオメモリに提示す
る前に、今度はアドレスバスの上部と下部とを交換しな
ければならない、それゆえ、Ｙ座標のアドレス線１８と
Ｘ座標のアドレス線２０は、画像データ発生回路ｌＯに
含まれているアドレス翻訳回路２２に接続されている。

アドレス翻訳回路２２は、Ｙ座標及びＸ座標のアドレス
線１８及び２０上のアドレス情報のそれぞれをアドレス
線２４及び２６上のＸ及びＹ座標の情報に変換する。こ
のようにして、グラフィックス・システム・プロセッサ
１２がビデオメモリのアドレスを出力するとき、アドレ
ス翻訳回路２２がこれを再び反転する。その結果、Ｙ半
分（現在輻低次ビット）がビデオメモリ２８中の行アド
レスを決定し、アドレスのＸ半分（現在は高次ビット）
がビデオメモリ中の列アドレスを決定するＸ及びＹ座標
用のアドレス線２４及び２６は、データ用の入出力バス
１６を通して画像データをも受信するビデオメモリ２８
に接続されている。ビデオメモリ２８はＸ及びＹ座標用
のアドレス［２４及び２６上のアドレス情報により識別
される記憶場所に画像データを記憶し、この画像データ
をラスク表示を発生するための適切な記憶場所に書き込
む。

本発明によれば、ビデオメモリ２８は好ましくは４×４
バンクとして配置されている１６個のＶＲＡＭを備えて
いる。例えばビデオメモリ２８は多数の集積回路製造業
者のいずれからでも入手可能な、６４ＫＸ４ＶＲＡＭと
して配列される通常の２５６にビットのビデオメモリか
らなることができる。

ビデオメモリ２８はビデオメモリ用シフトレジスタ２８
Ａをも備えており、これにラスタディスプレイの個別の
行の各々を描くための画像データが順次書き込まれ、続
いてビデオデータバス３２によりＣＲＴ２Ｏに送られ、
電子ビームを変調する。例えばＣＲＴ３０は、ソニー社
の製品番号ＣＨＭ　−７５０１−００（７）、’＋ウラ
−ニターとすることができる。

しかしてグラフィックス・システム・プロセッサ１２は
、垂直に隣接するメモリセル又は水平に隣接するメモリ
セルの何れかのグループでもって、ビデオメモリ２８に
アクセスする。膚画の間、ビデオメモリ２８は垂直にア
クセスされ、その結果−回のメモリサイクルについて４
個の垂直に隣接する画素の書き込みを行う。画面の更新
又はリフレッシュの間、ビデオメモリ用シフトレジスタ
２８Ａは水平にアクセスされ、１シフトサイクルにつき
４個の水平に隣接する画素をＣＲＴ３０へとシフトする
。この２重アクセスの効果は垂直線のより速い書き込み
を可能ならしめることであり、その上なお画面の更新又
はリフレッシュのため画素をＣＲＴ３０に従来どおりシ
フトすることができる。

第２Ａ、１図から第２Ａ、１８図を配置してなる第２Ａ
図、及び第２Ｂ、１図から第２Ｂ、１７図を配置してな
る第２Ｂ図からなる図面を第２図として考えると、これ
は第１図に示す画像データ発注回路１０の詳細な実施形
態を示すものである。第１図のブロック図の構成要素と
これに応ずで第２図に示した実施形態との間の対応は、
第２Ａ、１図から第２Ａ、１８図を配置した図面及び第
２Ｂ、１図から第２Ｂ、１７図を配置した図面中で、名
称を付けた枠によって示される。

第２Ａ図の如く配置した図面に示されるように、測定デ
ータは好ましくは、第２Ｂ図の如く配置した図面に示さ
れるデイスプレィリストメモリに直接入れられるのでは
なく、グラフィックス・システム・プロセッサ１２を通
してデイスプレィリストメモ７月４に入れられる。この
動作中、グラフィックス・システム・プロセッサ１２は
スレーブプロセッサとして働き、この動作は本発明によ
る画像データ発生方法の如何なる部分をも構成しない。

第２Ａ図の如く配置してなる図面を参照すると、アドレ
ス線２０上の上位のアドレス情報（Ｘ座標の情報）が、
ビンＬＡＤ２からＬＡＤＩＩに現れている。低位のアド
レス（Ｙ！槓の情報）は、ビンＬ　Ａ　Ｄ　ＯからＬＡ
Ｄ９に現れている。

画像データは、ビンＬＡＤＯからＬＡＤ１５に現れてい
る。これはグラフィックス・システム・プロセッサ１２
の連続する３つの出力期間中に起こる。

−ｍ的に見てビデオメモリとのインタフェースを行う回
路は、第２Ａ図の右半分において示される。ビデオメモ
リ２８のＶＲＡＭは、第２Ｂ図の左半分に示される。ハ
ードウェアはすべて標準の市販の部品である。部品の型
式は、第２Ａ図及び第２Ｂ図の如く配置してなる図面中
に示される。

アドレス翻訳回路２２は、好ましくは２個のＰＡＬＳＵ
４９およびＵ３Ｏにより実施される。このロジックはビ
デオメモリ２８に対するアクセスを制御し、所与のメモ
リサイクルに対して適切なＶＲＡＭを選択する。このハ
ードウェアはＬＲＡｓを使用して、グラフィックス・シ
ステム・プロセッサ１２からの行アドレスをラッチする
。

次にこのハードウェアは、グラフィックス・システム・
プロセッサ１２からの列アドレスをビデオメモリ２８の
ＶＲＡＭに送り、続いて直ちにＬＲＡＳ信号を送る。（
このＬＲＡＳ信号はグラフィックス・システム・プロセ
ッサ１２のＬＣＡＳ信号から来る。）かくしてビデオメ
モリ２８のＶＲＡＭは、列アドレスをそれらの行アドレ
スとして使用することになる。次にこのハードウェアは
、グラフィックス・システム・プロセッサ１２からのＬ
ＣＬＫＩ及びＬＣＬＫ２出力を用いて定められた２４ナ
ノ秒だけ待つ。最後にこのハードウェアは、行アドレス
（上記第１の段階でラッチされている）をビデオメモリ
２８のＶＲＡＭに送り、続いて直ちにＬＣＡＳ信号を送
る。

（このＬＣＡＳ信号は、グラフィックス・システム・プ
ロセッサ１２のＬＣＡＳ信号から２４ナノ秒遅れて来る
。）このようにして、ビデオメモリ２８のＶＲＡＭはグ
ラフィックス・システム・プロセッサ１２からの行アド
レスをそれらの列アドレスとして使用する。

第２Ａ、１６図から第２Ａ、１８図により表されるアド
レス翻訳回路２２のブロックの右側部分に示すように、
アドレス線２４及び２６に現れるアドレス情報は、線Ａ
ＯからＡ７を通してビデオメモリ２８（第２Ｂ図）へと
多重化されるのが好ましい。第２Ａ、１４図及び第２Ａ
、１５図に示しであるＤＭＵＸ　　０４６及びラツチＵ
４７は、グラフィックス・システム・プロセッサ１２と
ビデオメモリ２８（第２Ｂ図）とを接続して、ビデオメ
モリ用のシフトレジスタ２８Ａのローディング及びシフ
ティングを制御する。このシフトレジスタ２８Ａの出力
は、ビデオデータバス３２を形成するビデオメモリから
の線ＳＤＯから５Ｄ１５に現れる。第２Ｂ、１４図及び
第２Ｂ、１５図により表された画素処理回路３４のブロ
ックの下側に示される４個のＤフリップフロップＵ３０
ＡＳＵ３０Ｂ、Ｕ４１Ａ及びＵ４１Ｂは、シフトレジス
タ２８Ａからの画像データのシフティングを制御するシ
フト制御バス３８Ｂに必要なタイミングを供給する。

概略的に言って、グラフィックス・システム・プロセッ
サ１２において、Ｘ１ＹレジスタのＸ半分がビデオメモ
リアドレスの下位ビットを構成し、Ｘ、ＹレジスタのＹ
半分が上位ビットを構成する。垂直線を迅速に膚くため
には、Ｘ、ＹレジスタのＸ及びＹの各半分は、正確に反
対に配置される必要がある。その解決策は、グラフィッ
クス・システム・プロセッサ１２のレジスタの中のＸ位
置とＹ位置とを反転し、次いでビデオメモリ２８のＶＲ
ＡＭに向かう行及び列のアドレス線を反転することであ
る。

こうして画素のＸ座標及びＹ座標はソフトウェアにおい
て反転され、各Ｘ、Ｙレジスタの下位がＹ半分として規
定され、上位がＸ半分として規定される。ＸとＹのアド
レスを交換することは、グラフィックス・システム・プ
ロセッサ１２から供給される行及び列のアドレスをビデ
オメモリ２８のＶＲＡＭに示される前に反転する、別の
ハードウェアを必要とする。そこでアドレス翻訳回路２
２がグラフィックス・システム・プロセッサ１２の描画
サイクル中に画素のＸとＹのアドレス座標を反転するが
、画面の更新又はリフレッシュ、及びメモリの更新又は
リフレッシュのための標準のアドレッシングは維持され
る。

このようにして、画素は最終的には、そのＸ及びＹの値
が標準的な仕方で合わせられた形でＶＲＡＭに記憶され
ることになる。この段階において、これらの画素をＣＲ
Ｔ３０へと標準の仕方でシフトすることが可能となる。

第１図に示すように、画像データ発生回路ｌＯはまた、
ビデオメモリ用シフトレジスタ２８ＡとＣＲＴ３０との
間に接続された画素処理回路３４を備えるのが好ましい
。画素処理回路３４はビデオデータバス３２に現れる画
像データに基いて画素を複製し、ＣＲＴ３０に表示され
る図形の幅を２倍にする。

画素の引き伸ばしは、水平方向における画素の位置決め
能力を２倍にする方法であるが、ＣＲＴ３０の解像度条
件を実際に２倍にする訳ではない。画素の引き伸ばしを
実行するためにラスタディスプレイの水平解像度が２倍
にされ、その結果垂直線に近いはるかに滑らかな外観が
得られる。

水平解像度だけを２倍にするに際してば、問題が生ずる
。この場合に垂直方向の線が水平線の２倍も細くなり、
従ってより薄暗く見えるからである。この暗さを補正す
るために、各画素は水平方向にその幅の２倍に引き伸ば
される。

その結果、適切な明るさの、滑らかさが向上した垂直方
向の線が得られる。

５１２　Ｘ４００の解像度（中程度の解像度のグラフィ
ックス及び３５７４１デイスプレイを備えているボブキ
ャット（Ｂｏｂｃａｔ）シリーズ３００コンピユータと
同じ）を最初に選定する０画素引き伸ばしによれば、解
像度は１０２４　ｘ　４００と２倍にされる。水平解像
度及びビデオ速度が２倍になったにもかかわらず、同じ
５１２　Ｘ　４００のＣＲＴ＠使用することができる。

その理由は、ＣＲＴへのビデオ入力信号が、なお標準の
１１５１２幅の画素（１／１０２４ｘ２　）から構成さ
れているからである。唯一の相違は、１　／１０２４の
位置決め能力のために、画素が画素幅の半分だけずれる
ことがあることである。各画素は依然として線の幅の１
１５１２であり、１　／１０２４ではないから、ＣＲＴ
の帯域幅条件は増えないことを注意されたい。

下記の第１表は、各種のデイスプレィ技術を使用した場
合に垂直方向の線がどのように現れるかの例を示す。各
ＦＸ」は、スクリーン幅の１　／１０２４を表す。

Ｌ七−表 Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ ＣＲＴの水平解像度はわずかに５１２画素であるから、
１０２４画素をそれに写像することができるか否か疑問
が生ずる。幾つかの画素が着色蛍光物質の間に来ること
はないだろうか？カラーＲＧＢモニターの画面はＲＧＢ
蛍光物質の連続面と考えることができ、個々の蛍光物質
の三つ組ではない、というのがその答えである。蛍光物
質に当たる電子ビームは、その中心の周りにガウス分布
を有するから、この概念化は正当なものである。このガ
ウス分布は、ＣＲＴＷＭ面上の約２．６７個の三つ組型
光物質を発光させる。（この広い分布の一部は、電子ビ
ームを瞬時にターンオン又はターンオフできないことに
上り生ずる。）人間の眼で見たとき、脳は発光している
スポットを定量化し、これが２．６７個の個別の三つ組
型光物質ではなく、一つの点から発しているものとして
表れるようにする。従って到着する電子ビームの正確な
点は、それが一つの三つ組の上又は二つの三つ組の間に
中心を置くものであったとしても、得られる画像にはほ
とんど影響しない。

画素の引き伸ばしは好ましくは、ハードウェアで実現さ
れる。第２Ｂ、１１図から第２Ｂ、１３図に示すように
、画素処理回路３４はラッチＵ２９及びＰＡＬ　　Ｕ１
４に接続された、１６ビツトから８ビツトにデータ整理
をする２個のマルチプレクサＵ１５およびＵ１６を備え
ている。隣接する画素の多対は、画素引き伸ばしＰＡＬ
　　Ｕ１４に入る。このＰＡＬは以下の引き伸ばしアル
ゴリズムを使用する。即ちもしも現在の画素が背景色（
ｏｏｏｏ＞であれば、その画素の前の画素の値を出力す
る（それを引き伸ばす）、現在の画素が背景色でな゛け
れば（０００１，、、１１１１）　、現在の画素を出力
する（前の画素を引き伸ばさない）。

画素引き伸ばしの一例は次のとおりである。

人カニ　　、、、、、、Ｒ，、、Ｇ、Ｂ、、、、、、、
（Ｒ，Ｇ、Ｂ＝色）結果：　　、、０．、、ＲＲ，、Ｇ
ＧＢＢ、、、、、、　（、＝背景）背景色でないカラー
画素のグループを、その内の幾つかを引き伸ばすことが
できないように、−緒に密に詰めることが可能である。

例えば赤、緑、及び青の隣接する三つの画素があったと
仮定しよう。

入カニ　　、、、、、、、ＲＧＢ、、、、、、、、、。

結果：　　、、、、、、、ＲＧＢＢ、、、、、、、、。

赤と緑の画素はその幅一杯まで引き伸ばすことができな
いが、しかしなおその引き伸ばされていない幅でもって
表示される（ＣＲＴの帯域幅により幾分制限される）こ
とに注意すべきである。しかしながら５１２画素の幅の
画面ではその解像度が低いため、同じ場合に僅か２画素
だけしか表示することができなかった。従って画素の引
き伸ばしにはやはり利点がある。

第２Ｂ、１３図及び第２Ｂ、１６図に示すように、ビデ
オパレットＵ１が画素処理回路３４の出力に接続されて
いて、ディジタル画像データをＣＲＴ３０に入力される
アナログ信号に変換する。ＣＲＴ３０の詳細回路は本発
明の一部を形成するものではないので、簡単化のために
図面から省略しである。

画像データ発生回路１０の動作は、第３Ａ図及び第３Ｂ
図のフローチャートに概括しである。

第３Ａ図に示すように、グラフィックス・システム・プ
ロセッサ１２はまず符号１００で示すように、デイスプ
レィリストメモリ１４からＸ、Ｙの値を読み取る。本発
明の方法によれば、グラフィックス・システム・プロセ
ッサ１２は次に、符号１０２で示すようにＸとＹの値を
Ｙ及びＸへと交換する。次にグラフィックス・システム
・プロセッサ１２は、符号１０４で示すように隣接する
Ｙ、Ｘの値をつなぐ反転線の方向を調べる。

他方、符号１０５で示すように反転線の傾斜がほぼ水平
であれば、グラフィックス・システム・プロセッサ１２
は、符号１０６で示すように反転線を一連の水平線分に
分解する０次にグラフィックス・システム・プロセッサ
１２は、符号１０８で示すようにｒＦＩＬＬＪ命令を使
用して線分を描く。

グラフィックス・システム・プロセッサ１２が、符号１
１０で示すようにｒｌｌＬＬ、命令を実行して水平に隣
接する４個の画素のグループの線分を描いた後、符号１
１２で示すように、アドレス翻訳回路２２はアドレスバ
スの上半分と下半分とを反転し、ＸおよびＹの値を本質
的に反転する。これによりビデオメモリ２８を選択して
、符号１１４で示すように画素データを垂直に隣接する
４個のメモリセル（記憶場所）に書き込むことを可能な
らしめる。かくして画素データは、符号１１６で示され
るようにして、ビデオメモリ２８に従来どおりのフォー
マットで書き込まれる。

他方、段階１０５で定められるところにより、反転線の
傾斜がほぼ水平でない場合には、グラフィックス・シス
テム・プロセッサ１２は符号１１８で示すようにして、
従来どおりのｒＬＩＮＥＪ命令を使用して線を描く。従
ってグラフィックス・システム・プロセッサ１２は、符
号１２０で示すように、ｒＬＩＮＥＪ命令を実行して一
度に１画素をビデオメモリ２８に書き込む、これは、以
下でより詳しく説明する読み取り／修正／書き込みのプ
ロセス、及び追加計算のため、比較的遅いものである。

次にアドレス翻訳回路２２は、符号１２２で示すように
アドレスバスの上半分と下半分とを交換し、ＸとＹの値
を本質的に反転する。読み取り／修正／書き込みプロセ
スによれば、符号１２４で示すように、グラフィックス
・システム・プロセッサ１２は次いで垂直に隣接する４
個の画素をビデオメモリ２８から読み取り、三つをマス
キングし、一つを修正し、そして得られた画素データを
ビデオメモリの垂直に隣接する４個のメモリセルに書き
込む０画素データはこのようにして、符号１１６で示す
ように、従来のフォーマットでビデオメモリ２８に書き
込まれる。

次に、画素データはビデオメモリ用シフトレジスタ２８
Ａに読み込まれ、符号１２６で示すようにシフトされる
。好ましくは、画素は符号１２８で示すように引き伸ば
される。最後に、符号１３０で示すように、画像がＣＲ
Ｔ３０により表示される。

本発明によれば、グラフィックス・システム・プロセッ
サ１２の従来の溝線プロセスは図形の垂直遷移をより滑
らかに、且つ一貫して追跡するように改善される。これ
は、ネットワークアナライザのような計器の測定データ
の記録を表示するのに特に有用である。例示的な記録を
第４図に示しである。

下記第■表は、設計そのままで使用した場合と、画像デ
ータ発生回路１０に組み込んだ場合とで、Ｔ　Ｍ　Ｓ　
３４０１０グラフイツクス・システム・プロセッサが垂
直線を描くときの描画速度を比較したものである。

１　　　６４０　ｎｓ　／画素　　２０　ｎｓ　／画素
２　　６４０　ｎＳ　／画素　　４０　ｎＳ　／画素４
　　６４０　ｎＳ　／画素　　８０　ｎＳ　／画素８　
　６４０　ｎＳ　／画素　１６０　ｎＳ　／画素１６　
　６４０　ｎＳ　／画素　３２０　ｎｓ　／画素４ビッ
トの画素の例において、ビデオメモリ２８を更新する速
さが８倍増大し、ＣＲＴ３０を更新する速さも対応して
増大している。

〔発明の効果〕

以上の如く本発明によれば、グラフィックス・システム
・プロセッサと標準のビデオダイナ４ツクランダムアク
セスメモリ（ＶＲＡＭ）をアドレス翻訳回路により相互
接続することにより、従来のラスタディスプレイのため
の画像データ発生回路が構成されている。このＶＲＡＭ
はラスタディスプレイに接続されており、またグラフィ
ックス・システム・プロセッサは、水平線を非常に迅速
に描くことのできる、市販のグラフィックス・システム
・プロセッサであるのが好ましいものである。本発明に
よれば、グラフィックス・システム・プロセッサは生デ
ータ中の少なくとも一部にあるＸ、Ｙの座標データを前
述の如く相互に交換し、これにより垂直方向の線を描い
ている場合に水平線を描いているのと同じ描画速度を得
ることができる。処理された画像データはアドレス翻訳
回路に供給されるが、ここで再変換されて、ラスタディ
スプレイの電子ビームを変調する従来の仕方でアクセス
可能なようにしてＶＲＡＭに記憶される。

一つの例では、これはラスタデイスプレイ上における対
応する画像の８倍もの更新又はリフレッシュ速度を達成
するものである。

かくして本発明によれば、特にネットワークアナライザ
その他の計器のデイスプレィとしてラスタディスプレイ
を使用する場合に、測定データの変化が速い場合でも、
これに応じた描画速度を達成することができる。かくし
て実時間感覚を達成できると共に、画素の引き伸ばしに
よって、同じ解像度のＣＲＴを使用して、段々になって
いるのではなく滑らかな表示とすることも可能である。

以上の説明は本来的に例示の目的でなされたものである
０本発明による画像データ発生方法及び装置の多様な実
施例を開示したが、特許請求の範囲に規定する本発明の
思想及び範囲から逸脱することなしに、なお上に記さな
かった多数の他の修正及び変形をなしうることは、当業
者には容易に明らかであろう。

【図面の簡単な説明】

第１図は本発明による画像データ発生回路の一実施例の
ブロック図； 第２Ａ図は第２Ａ、１図から第２Ａ、１８図の配列を示
す説明図： 第２Ａ、１図から第２Ａ、１８図は第２Ａ図の如く組み
合わせられることにより第１図に示された画像データ発
生回路の一つの実際例の詳細を示す概略図のそれぞれ部
分図； 第２Ｂ図は第２Ｂ、１図から第２Ｂ、１７図の配列を示
す説明図； 第２Ｂ、１図から第２Ｂ、１７図は第２Ｂ図の如く組み
合わせられることにより第１図に示された画像データ発
生回路の一つの実際例の詳細を示す概略図のそれぞれ部
分図； 第３Ａ図及び第３Ｂ図はラスタディスプレイの生成速度
を増大するための本発明による方法の一実施例のフロー
チャート：及び、 第４図は本発明の一実施例により測定データから生成さ
れた記録の例を示すグラフである。 １０−・・・画像データ発生回路 １２・−・グラフィックス・システム・プロセッサ１４
・・−・デイスプレィリストメモリ１６−・・−人出力
データパス １８、２０−−・−アドレス線 ２２−・−・アドレス翻訳回路 ２４、２６・−・アドレス線 ２８Ａ−シフトレジスタ ２８Ｂ・−・−シフト制御バス ３２・−ビデオデータバス ３０・−・ＣＲＴ ３４・・一画素処理回路 ２８−・−ビデオメモリ

Claims (1)

1. 【特許請求の範囲】 １　画像の形において画像データを表示するラスタディ
   スプレイ手段における画像表示速度を増大させるための
   装置であって： 表示する情報を受信するグラフィックス・ システム・プロセッサと、該情報の少なくとも一部はＸ
   、Ｙ座標データの形をしており、該グラフィックス・シ
   ステム・プロセッサが受信したＸ及びＹ座標の組の各々
   をＸ、ＹがＹ、Ｘとなるよう交換するものであり、また
   次いで交換された座標の隣接する対を処理して交換され
   た座標の最初の組を始点とし交換された座標の次の組を
   終点として用いることにより、少なくとも一本の線分を
   発生して画像データ及び該画像データの記憶のためのア
   ドレスを生成するものであること： 画像データを記憶するために前記グラフィ ックス・システム・プロセッサに接続されたビデオメモ
   リと、該ビデオメモリが前記ラスタディスプレイ手段に
   接続されていること；及び、 前記グラフィックス・システム・プロセッ サと前記ビデオメモリとの間に接続されており、前記ラ
   スタディスプレイ手段の電子ビームを変調すべく前記グ
   ラフィックス・システム・プロセッサの制御の下に画像
   データが的確に供給されるようにして前記ビデオメモリ
   への画像データの書き込みを可能ならしめるアドレス翻
   訳回路とからなる装置。