JPH0332928B2 - - Google Patents
Info
- Publication number
- JPH0332928B2 JPH0332928B2 JP60192619A JP19261985A JPH0332928B2 JP H0332928 B2 JPH0332928 B2 JP H0332928B2 JP 60192619 A JP60192619 A JP 60192619A JP 19261985 A JP19261985 A JP 19261985A JP H0332928 B2 JPH0332928 B2 JP H0332928B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- output
- conversion circuit
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は受信機の局部発振器として使用する位
相ロツクループ方式の周波数シンセサイザに関す
る。
相ロツクループ方式の周波数シンセサイザに関す
る。
（従来の技術）
従来この種の装置の一例を第８図に示し、基準
発振器１の出力を固定分周器２で分周した信号を
fr、電圧制御発振器５の出力信号を可変分周器６
で分周した信号をfvとし、位相・周波数検波器３
はこれら２つの入力信号frとfv、の位相と周波数
のズレを検出し、PDM（Pulse Duration
Moduration）波形Pu、PDを出力する。ここで基
準信号frの立下がり瞬時位相をr、可変分周器の
出力信号fvの立下がり瞬時位相をvとし、この
rに対してvが遅れている時に現われるPDM出
力信号PU、またrに対してvが進んでいる時に
現われるPDM出力信号をPDとすると、位相・周
波数検波器（但し、360度形デジタル位相・周波
数検波器）の検波特性は第９図のようになる。
発振器１の出力を固定分周器２で分周した信号を
fr、電圧制御発振器５の出力信号を可変分周器６
で分周した信号をfvとし、位相・周波数検波器３
はこれら２つの入力信号frとfv、の位相と周波数
のズレを検出し、PDM（Pulse Duration
Moduration）波形Pu、PDを出力する。ここで基
準信号frの立下がり瞬時位相をr、可変分周器の
出力信号fvの立下がり瞬時位相をvとし、この
rに対してvが遅れている時に現われるPDM出
力信号PU、またrに対してvが進んでいる時に
現われるPDM出力信号をPDとすると、位相・周
波数検波器（但し、360度形デジタル位相・周波
数検波器）の検波特性は第９図のようになる。
第９図で横軸はrとvの位相差、縦軸は位
相・周波数検波器のPUとPDの出力波形のデユー
テイサイクルを夫々れ示す。例えば位相差r−
vがπラジアンの場合、破線で示す如くPU出力
のデユーテイサイクルは50％である。この検波特
性の特徴は位相差（r−v、又はv−r）が2π
ラジアン、即ち360度以下の場合出力信号（PU、
又はPD）のデユーテイサイクル（δu又はδd）は
位相差に比例して直線的に変化し、また位相差が
360度を越えると出力波形のデユーテイサイクル
は100（％）で一定となる。この後者の特徴は周波
数デイスクリの働きを示していることが理解でき
る。
相・周波数検波器のPUとPDの出力波形のデユー
テイサイクルを夫々れ示す。例えば位相差r−
vがπラジアンの場合、破線で示す如くPU出力
のデユーテイサイクルは50％である。この検波特
性の特徴は位相差（r−v、又はv−r）が2π
ラジアン、即ち360度以下の場合出力信号（PU、
又はPD）のデユーテイサイクル（δu又はδd）は
位相差に比例して直線的に変化し、また位相差が
360度を越えると出力波形のデユーテイサイクル
は100（％）で一定となる。この後者の特徴は周波
数デイスクリの働きを示していることが理解でき
る。
なお第１０図は、前記PUの出力波形のデユー
テイサイクルδu、PDの出力波形のデユーテイサ
イクルδdと、r、vおよびfrの周期Ｔとの関係を
示す。
テイサイクルδu、PDの出力波形のデユーテイサ
イクルδdと、r、vおよびfrの周期Ｔとの関係を
示す。
（発明が解決しようとする問題点）
さて、第８図の電圧制御発振器５として第１１
図に示す如く制御感度の異なる発振器を使用した
場合、位相ロツクループの応答は第１２図に示す
様に差が現われる。つまり、制御感度が敏感な特
性Ａの様な発振器を使用すると、応答特性につい
ては第１２図に示す如く制御感度が緩慢な特性Ｂ
に比べて速い時間で出力周波数が安定し優れてい
る。ところが、側帯波雑音特性は図で示されてい
ないが、特性Ｂに比べて劣る。
図に示す如く制御感度の異なる発振器を使用した
場合、位相ロツクループの応答は第１２図に示す
様に差が現われる。つまり、制御感度が敏感な特
性Ａの様な発振器を使用すると、応答特性につい
ては第１２図に示す如く制御感度が緩慢な特性Ｂ
に比べて速い時間で出力周波数が安定し優れてい
る。ところが、側帯波雑音特性は図で示されてい
ないが、特性Ｂに比べて劣る。
一方、制御感度が緩慢な特性Ｂの様な発振器を
使用した場合、前記とは逆に特性Ａの発振器に比
べて応答特性は劣るが、側帯波雑音特性は優れた
結果を示す。
使用した場合、前記とは逆に特性Ａの発振器に比
べて応答特性は劣るが、側帯波雑音特性は優れた
結果を示す。
つまり位相ロツクループの応答特性と側帯波雑
音特性は相反する点があり、これを両立させるこ
とが困難であつた。
音特性は相反する点があり、これを両立させるこ
とが困難であつた。
例えば、固定インダクタンスと可変容量ダイオ
ードを組合せた電圧制御発振器に比べ側帯波雑音
特性が優れている水晶振動子と可変容量ダイオー
ドの組合せによる電圧制御発振器を使用した場
合、ループの応答が遅くなり、実用上支障をきた
す欠点があつた。この欠点を解決する手段とし
て、周知の如く可変分周器６の分周比を小さくす
る手段があるが、電圧制御発振器５を徴細ステツ
プ（例えば10Hzステツプ）で制御するには不向き
である。
ードを組合せた電圧制御発振器に比べ側帯波雑音
特性が優れている水晶振動子と可変容量ダイオー
ドの組合せによる電圧制御発振器を使用した場
合、ループの応答が遅くなり、実用上支障をきた
す欠点があつた。この欠点を解決する手段とし
て、周知の如く可変分周器６の分周比を小さくす
る手段があるが、電圧制御発振器５を徴細ステツ
プ（例えば10Hzステツプ）で制御するには不向き
である。
又、他の手段として位相・電圧変換回路４の変
換利得を大きくする手段があり、チヤージポンプ
に使用する直流電源電圧を高くすれば良いが、回
路素子の耐圧の問題とシステムで電源を共用する
ための制約等により十分な改善効果が得られなか
つた。更に、ローパスフイルタをアクテイブフイ
ルタで構成し、当該フイルタの利得を増加させる
手段も試みられたが、電源雑音等の外乱、温度変
化等に対して弱く、いずれも十分な性能の向上に
つながる効果が現われず、ループの応答が遅いと
いう欠点があつた。
換利得を大きくする手段があり、チヤージポンプ
に使用する直流電源電圧を高くすれば良いが、回
路素子の耐圧の問題とシステムで電源を共用する
ための制約等により十分な改善効果が得られなか
つた。更に、ローパスフイルタをアクテイブフイ
ルタで構成し、当該フイルタの利得を増加させる
手段も試みられたが、電源雑音等の外乱、温度変
化等に対して弱く、いずれも十分な性能の向上に
つながる効果が現われず、ループの応答が遅いと
いう欠点があつた。
（問題点を解決するための手段）
本発明はこれらの欠点を除去するため、位相・
周波数検波器と位相・電圧変換回路との間に、前
記位相・周波数検波器の一方の位相進み時誤差出
力を入力として特定の幅以上のパルスを出力する
第１のパルス幅変換回路と、前記位相・周波数検
波器の他方の位相遅れ時誤差出力を入力として特
定の幅以上のパルスを出力する第２のパルス幅変
換回路とを設けて、位相ロツクループを非線形で
制御することにより、側帯波雑音特性に優れ、応
答速度が早いこの種の周波数シンセサイザを提供
するものである。以下、図面により詳細に説明す
る。
周波数検波器と位相・電圧変換回路との間に、前
記位相・周波数検波器の一方の位相進み時誤差出
力を入力として特定の幅以上のパルスを出力する
第１のパルス幅変換回路と、前記位相・周波数検
波器の他方の位相遅れ時誤差出力を入力として特
定の幅以上のパルスを出力する第２のパルス幅変
換回路とを設けて、位相ロツクループを非線形で
制御することにより、側帯波雑音特性に優れ、応
答速度が早いこの種の周波数シンセサイザを提供
するものである。以下、図面により詳細に説明す
る。
（実施例）
第１図は本発明の一実施例の構成を示すブロツ
ク図で、第８図と同一符号は同一構成素子を表わ
し、位相・周波数検波器３と位相・電圧変換回路
４との間にパルス幅変換回路７−１，７−２を設
けたことにより位相ロツクループを非線形で制御
可能としたものである。
ク図で、第８図と同一符号は同一構成素子を表わ
し、位相・周波数検波器３と位相・電圧変換回路
４との間にパルス幅変換回路７−１，７−２を設
けたことにより位相ロツクループを非線形で制御
可能としたものである。
基準発振器１の出力信号を固定分周器２で分周
した信号frを位相・周波数検波器３の一方の入力
に加え、電圧制御発振器５の出力信号を可変分周
器６で分周した信号fvを位相・周波数検波器３の
もう一方の入力に加える。
した信号frを位相・周波数検波器３の一方の入力
に加え、電圧制御発振器５の出力信号を可変分周
器６で分周した信号fvを位相・周波数検波器３の
もう一方の入力に加える。
そしてfrの立下がりの瞬時位相rに対して、fv
の立下がり瞬時位相vが遅れている時に位相・
周波数検波器３の出力に現われるPDM出力信号
PUを、第１のパルス幅変換回路７−１の入力に
加え、当該出力信号PU2を位相・電圧変換回路４
の一方の入力に加える。
の立下がり瞬時位相vが遅れている時に位相・
周波数検波器３の出力に現われるPDM出力信号
PUを、第１のパルス幅変換回路７−１の入力に
加え、当該出力信号PU2を位相・電圧変換回路４
の一方の入力に加える。
次に、rに対してvが進んでいる時に位相・
周波数検波器３の他方の出力に現われるPDM出
力信号PDを第２のパルス幅変換回路７−２の入
力に加え、当該出力信号PD2を位相・電圧変換回
路４のもう一方の入力に加える。更に、位相・電
圧変換回路４の出力信号Vcを電圧制御発振器５
の制御入力に供給する。本発明はパルス幅変換回
路７−１，７−２を設けたことにより、パルス幅
変換回路７−１の出力信号PU2の波形のデユーテ
イサイクルをθu、パルス幅変換回路７−２の出
力信号PD2の波形のデユーテイサイクルをθdとし
た場合、rとvの位相下r−vおよびv−r
と、θuおよびθdとの関係を示すと第２図のよう
に非線形特性を有する。即ち第２図を従来の第９
図と比較して明白なように、２つの信号の位相差
が360度（2πラジアン）以下の場合に於いて、横
軸に示した位相差と縦軸のデユーテイサイクルと
の関係が非線形である点にある。
周波数検波器３の他方の出力に現われるPDM出
力信号PDを第２のパルス幅変換回路７−２の入
力に加え、当該出力信号PD2を位相・電圧変換回
路４のもう一方の入力に加える。更に、位相・電
圧変換回路４の出力信号Vcを電圧制御発振器５
の制御入力に供給する。本発明はパルス幅変換回
路７−１，７−２を設けたことにより、パルス幅
変換回路７−１の出力信号PU2の波形のデユーテ
イサイクルをθu、パルス幅変換回路７−２の出
力信号PD2の波形のデユーテイサイクルをθdとし
た場合、rとvの位相下r−vおよびv−r
と、θuおよびθdとの関係を示すと第２図のよう
に非線形特性を有する。即ち第２図を従来の第９
図と比較して明白なように、２つの信号の位相差
が360度（2πラジアン）以下の場合に於いて、横
軸に示した位相差と縦軸のデユーテイサイクルと
の関係が非線形である点にある。
つまり、第２図に於いて、第１象限に注目する
と、rとvの差がfrの周期Ｔに等しい時θuは100
（％）であり、第９図と同様である。しかし位相
差が徐々に小さくなりある特定値ｒに至ると、そ
の後△ｒになるまでθuは一定値を辿る。更に位
相が近づき、△ｒ以下になるとθuは零になる。
尚、△ｒはパルス幅変換回路７−１，７−２の時
間遅れ要素を角度変換した値である。
と、rとvの差がfrの周期Ｔに等しい時θuは100
（％）であり、第９図と同様である。しかし位相
差が徐々に小さくなりある特定値ｒに至ると、そ
の後△ｒになるまでθuは一定値を辿る。更に位
相が近づき、△ｒ以下になるとθuは零になる。
尚、△ｒはパルス幅変換回路７−１，７−２の時
間遅れ要素を角度変換した値である。
上述の特性にすると、位相差が△ｒからｒの範
囲では見掛上、位相・周波数検波器３の検波利得
を高めたこととなり、ループの応答特性を改善す
るのに有効である。また位相差が△ｒ以下の領域
はループの不感帯であり、ハンチングを防止し、
ループの安定性を保つのに有効である。
囲では見掛上、位相・周波数検波器３の検波利得
を高めたこととなり、ループの応答特性を改善す
るのに有効である。また位相差が△ｒ以下の領域
はループの不感帯であり、ハンチングを防止し、
ループの安定性を保つのに有効である。
次に、第２図に示す様な特性を得る為の一実施
例とそのタイムチヤートを第３図と第４図により
述べる。
例とそのタイムチヤートを第３図と第４図により
述べる。
第３図は、パルス幅変換回路７−１，７−２と
位相・電圧変換回路４の具体例で、図において
IC1-1とIC1-2は単安定マルチバイブレータ、IC2-1
とIC2-2は、オープンコレクタ形式のゲート、IC3
は電子スイツチである。またC1，R1は単安定マ
ルチバイブレータの出力パルス幅を特定値ｒに設
定するタイミング素子、R2はプルアツプ抵抗、
C2は雑音低減用バイパスコンデンサ、R3，R4，
C3はローパスフイルタの構成素子である。さて、
第４図に於いて区間Ａの状態は、frの立下がり位
相に対してfvの立下がり位相が遅れている状態を
示し、PU信号の立下がりエツジによりパルス幅
変換回路７−１のIC1-1が起動される。ここで、
出力信号PU1のパルス幅は、例えばfrの周期Ｔの
１／１０になるようC1，R1で設定してあるものとし、
PU1のパルス幅に比べPU信号をパルス幅の方が
広いので、広い方が優先され、IC2-1の出力信号
PU2のパルス幅は位相・周波数検波器３の出力信
号PUのパルス幅と同じになる。（但し、パルスの
極性とレベルは異なる。）また、同図の区間Ｂの
状態もＡの状態と同様、fvの立下がり位相が遅れ
ている状態であるが、位相差が小さいため、PU1
のパルス幅に比べPU信号のパルス幅の方が狭い。
位相・電圧変換回路４の具体例で、図において
IC1-1とIC1-2は単安定マルチバイブレータ、IC2-1
とIC2-2は、オープンコレクタ形式のゲート、IC3
は電子スイツチである。またC1，R1は単安定マ
ルチバイブレータの出力パルス幅を特定値ｒに設
定するタイミング素子、R2はプルアツプ抵抗、
C2は雑音低減用バイパスコンデンサ、R3，R4，
C3はローパスフイルタの構成素子である。さて、
第４図に於いて区間Ａの状態は、frの立下がり位
相に対してfvの立下がり位相が遅れている状態を
示し、PU信号の立下がりエツジによりパルス幅
変換回路７−１のIC1-1が起動される。ここで、
出力信号PU1のパルス幅は、例えばfrの周期Ｔの
１／１０になるようC1，R1で設定してあるものとし、
PU1のパルス幅に比べPU信号をパルス幅の方が
広いので、広い方が優先され、IC2-1の出力信号
PU2のパルス幅は位相・周波数検波器３の出力信
号PUのパルス幅と同じになる。（但し、パルスの
極性とレベルは異なる。）また、同図の区間Ｂの
状態もＡの状態と同様、fvの立下がり位相が遅れ
ている状態であるが、位相差が小さいため、PU1
のパルス幅に比べPU信号のパルス幅の方が狭い。
IC2-1によりパルス幅の広い方が優先されるた
め、PU2出力には、PUの代りにPU1信号のパル
ス幅に等しいパルス幅の信号が出力される。この
状態は、第２図に於いてr−vが△ｒからｒの
間にある時θvが一定値となつている状態を示し
たものである。
め、PU2出力には、PUの代りにPU1信号のパル
ス幅に等しいパルス幅の信号が出力される。この
状態は、第２図に於いてr−vが△ｒからｒの
間にある時θvが一定値となつている状態を示し
たものである。
再び第４図において、区間Ｃはfrとfvの立下が
り位相が等しい場合であり、状態の変化はない。
り位相が等しい場合であり、状態の変化はない。
そして区間Ｄではfrの立下がり位相に比べfvの
立下がり位相が進んでいる状態であり、IC2-2の
出力にはPD信号の代りにPD1信号のパルス幅に
等しいパルス幅の信号が出力される。
立下がり位相が進んでいる状態であり、IC2-2の
出力にはPD信号の代りにPD1信号のパルス幅に
等しいパルス幅の信号が出力される。
以上の説明に於いて、第４図の各区間Ａ、Ｂ、
Ｃ、Ｄと第２図との対応は次の通りである。区間
Ａはｒ＜（r−v）＜2π、区間Ｂは△ｒ＜（r−
v）＜ｒ、区間Ｃは、r−v＝ｏそして、区間Ｄ
は△ｒ＜（v−r）＜ｒである。
Ｃ、Ｄと第２図との対応は次の通りである。区間
Ａはｒ＜（r−v）＜2π、区間Ｂは△ｒ＜（r−
v）＜ｒ、区間Ｃは、r−v＝ｏそして、区間Ｄ
は△ｒ＜（v−r）＜ｒである。
第５図は第１図の位相ロツクループを用いた周
波数シンセサイザの周波数構成を含めたブロツク
図であり、６１は記憶回路、６２は加算回路、６
３はパルススワローカウンタである。電圧制御発
振器５の出力周波数は69.99800MHzから
69.99899MHzとし、信号純度と安定度を高める
為、発振器には電圧制御水晶発振器を使用してい
る。また、基準発振器１は水晶発振器で該発振周
波数を12.8MHz、基準周波数frを極力高める為、
固定分周器２の分周比は128とし基準周波数が
100KHzとなるよう設定している。位相ロツクル
ープの応答速度を早める一手段として可変分周器
６の分周比（Ｊとする）を小さくする方が望まし
い事は前述の通りであるが、通常の分周比（分周
比Ｊが整数）を用いた場合微細ステツプで周波数
を制御出来なくなる為、本発明に於いては分周比
Ｊが帯分数となる分数分周方式の可変分周器を使
用することで応答速度を遅くする事なく微細ステ
ツプの周波数制御が行なえるようにしている。
波数シンセサイザの周波数構成を含めたブロツク
図であり、６１は記憶回路、６２は加算回路、６
３はパルススワローカウンタである。電圧制御発
振器５の出力周波数は69.99800MHzから
69.99899MHzとし、信号純度と安定度を高める
為、発振器には電圧制御水晶発振器を使用してい
る。また、基準発振器１は水晶発振器で該発振周
波数を12.8MHz、基準周波数frを極力高める為、
固定分周器２の分周比は128とし基準周波数が
100KHzとなるよう設定している。位相ロツクル
ープの応答速度を早める一手段として可変分周器
６の分周比（Ｊとする）を小さくする方が望まし
い事は前述の通りであるが、通常の分周比（分周
比Ｊが整数）を用いた場合微細ステツプで周波数
を制御出来なくなる為、本発明に於いては分周比
Ｊが帯分数となる分数分周方式の可変分周器を使
用することで応答速度を遅くする事なく微細ステ
ツプの周波数制御が行なえるようにしている。
第５図の実施例に於いて分周比Ｊは699.9800か
ら699.9899の値を設定している。
ら699.9899の値を設定している。
ここで、希望する発振器周波数の下位４桁のう
ち10KHz桁をn4、1KHz桁をn3、100Hz桁をn2、10
Hz桁をn1とし、n4n3n2n1を10000で割算した値
（0.9800〜0.9899）を加算回路６２の加算入力に
与え、記憶回路６１の出力データ（前回の加算結
果）を被加算入力に与える。加算結果が整数１を
越えると加算回路はキヤリイ出力を生じ、該出力
信号によりパルススワローカウンタ６３の分周比
は制御される。パルススワローカウンタの出力信
号により記憶回路６１は今回の加算結果を保持す
ると共に（但し、キヤリイは除く）、その結果を
次回の被加算データとして加算回路に供給する。
例えば周波数データの下位４桁のデータ
（n4n3n2n1／10000）を0.9800とすると、加算回路
６２の出力は１／fvの周期毎に0.9800→1.9600→
1.9400→1.9200の如く加算を繰返す。キヤリイ出
力によりパルススワローカウンタ６３の分周比は
700と699の２値を時間軸上異なつた比率で切換え
られる為、カウンタ６３の平均分周比は699.9800
となる。
ち10KHz桁をn4、1KHz桁をn3、100Hz桁をn2、10
Hz桁をn1とし、n4n3n2n1を10000で割算した値
（0.9800〜0.9899）を加算回路６２の加算入力に
与え、記憶回路６１の出力データ（前回の加算結
果）を被加算入力に与える。加算結果が整数１を
越えると加算回路はキヤリイ出力を生じ、該出力
信号によりパルススワローカウンタ６３の分周比
は制御される。パルススワローカウンタの出力信
号により記憶回路６１は今回の加算結果を保持す
ると共に（但し、キヤリイは除く）、その結果を
次回の被加算データとして加算回路に供給する。
例えば周波数データの下位４桁のデータ
（n4n3n2n1／10000）を0.9800とすると、加算回路
６２の出力は１／fvの周期毎に0.9800→1.9600→
1.9400→1.9200の如く加算を繰返す。キヤリイ出
力によりパルススワローカウンタ６３の分周比は
700と699の２値を時間軸上異なつた比率で切換え
られる為、カウンタ６３の平均分周比は699.9800
となる。
第６図は、第５図で示したパルススワローカウ
ンタ６３の詳細を示すブロツク図であり、６３１
は入力端子、６３２は出力端子、６３３は分周比
切換制御端子、６３４は高速カウンタ、６３５は
メインカウンタ、６３６はサブカウンタ、６３７
は電子スイツチである。上記端子６３１，６３
２，６３３は第５図の同一番号に各々対応する。
高速カウンタ６３４は端子６３２に現われる分周
出力信号を該カウンタの制御入力とし、この制御
入力に応じて高速カウンタの分周比が11又は10に
切替わる。同様にサブカウンタ６３６の分周比
は、端子６３３に入力される分周比切換信号によ
り10又は９に切換えられる。
ンタ６３の詳細を示すブロツク図であり、６３１
は入力端子、６３２は出力端子、６３３は分周比
切換制御端子、６３４は高速カウンタ、６３５は
メインカウンタ、６３６はサブカウンタ、６３７
は電子スイツチである。上記端子６３１，６３
２，６３３は第５図の同一番号に各々対応する。
高速カウンタ６３４は端子６３２に現われる分周
出力信号を該カウンタの制御入力とし、この制御
入力に応じて高速カウンタの分周比が11又は10に
切替わる。同様にサブカウンタ６３６の分周比
は、端子６３３に入力される分周比切換信号によ
り10又は９に切換えられる。
第７図は第６図の各部の信号のタイムチヤート
であり、符号ア，イ，ウ，エ，オは各々第６図の
同一符号に対応する。
であり、符号ア，イ，ウ，エ，オは各々第６図の
同一符号に対応する。
いま、分周比切換信号ウが低レベルの場合、サ
ブカウンタ６３６は÷９で動作するものとする。
同様に分周出力信号ウが低いレベルの場合、高速
カウンタ６３９は÷11で動作するものとし、電子
スイツチ６３７は“接”とする。
ブカウンタ６３６は÷９で動作するものとする。
同様に分周出力信号ウが低いレベルの場合、高速
カウンタ６３９は÷11で動作するものとし、電子
スイツチ６３７は“接”とする。
さて、全てのカウンタがリセツト状態から計数
を開始すると入力信号アを11分周した結果、現わ
れる高速カウンタ６３４の出力信号イを共通の計
数信号としてメインカウンタ６３５とサブカウン
タ６３６は計数動作を始める。サブカウンタ６３
６の計数値が９になると分周出力信号ウは低レベ
ルから高レベルに変化し、高速カウンタ６３４は
÷10で動作するよう切換えられると共に電子スイ
ツチ６３７が“断”となつて、サブカウンタ６３
６は計数を停止し高レベル出力の状態を維持す
る。メインカウンタ６３５は更に残りの計数値60
の計数を続行し、合計の計数値が69になるとリセ
ツトパルスエを発生し、メインカウンタ、サブカ
ウンタは初期状態に戻る。
を開始すると入力信号アを11分周した結果、現わ
れる高速カウンタ６３４の出力信号イを共通の計
数信号としてメインカウンタ６３５とサブカウン
タ６３６は計数動作を始める。サブカウンタ６３
６の計数値が９になると分周出力信号ウは低レベ
ルから高レベルに変化し、高速カウンタ６３４は
÷10で動作するよう切換えられると共に電子スイ
ツチ６３７が“断”となつて、サブカウンタ６３
６は計数を停止し高レベル出力の状態を維持す
る。メインカウンタ６３５は更に残りの計数値60
の計数を続行し、合計の計数値が69になるとリセ
ツトパルスエを発生し、メインカウンタ、サブカ
ウンタは初期状態に戻る。
ここまでの動作についてパルススワローカウン
タ６３全体としては11分周で９回、10分周で60回
計数したことになり、入力信号は11×９＋10×60
＝699より699分周されて出力されたことになる。
また、端子６３３に与えられた分周比切換信号が
高レベルの場合、11分周で10回10分周で59回計数
し、11×10＋10×59＝700によりパルススワロー
カウンタの分周比は700となる。
タ６３全体としては11分周で９回、10分周で60回
計数したことになり、入力信号は11×９＋10×60
＝699より699分周されて出力されたことになる。
また、端子６３３に与えられた分周比切換信号が
高レベルの場合、11分周で10回10分周で59回計数
し、11×10＋10×59＝700によりパルススワロー
カウンタの分周比は700となる。
（発明の効果）
以上、説明したように、本発明によれば位相・
周波数検波器の誤差出力が特定の範囲になつた場
合、当該誤差出力を特定のパルスに置き換えて、
見掛上、当該検波器の検波利得を増加させる手段
により、電圧制御発振器として制御感度が緩慢な
水晶振動子と可変容量ダイオードの組合せによる
発振器などを用いた場合においても応答速度が速
い（因に従来の第９図の特性による線形制御では
３秒程度のロツクアツプ時間を要していたのに対
し、第２図に示した様な特性による本発明の非線
形制御では20ミリ秒以下にロツクアツプ時間を短
縮できた。）周波数シンセサイザを提供すること
ができる。
周波数検波器の誤差出力が特定の範囲になつた場
合、当該誤差出力を特定のパルスに置き換えて、
見掛上、当該検波器の検波利得を増加させる手段
により、電圧制御発振器として制御感度が緩慢な
水晶振動子と可変容量ダイオードの組合せによる
発振器などを用いた場合においても応答速度が速
い（因に従来の第９図の特性による線形制御では
３秒程度のロツクアツプ時間を要していたのに対
し、第２図に示した様な特性による本発明の非線
形制御では20ミリ秒以下にロツクアツプ時間を短
縮できた。）周波数シンセサイザを提供すること
ができる。
第１図は本発明の位相ロツクループのブロツク
図、第２図は本発明による検波特性図、第３図は
パルス幅変換回路と位相・電圧変換回路の実施例
図、第４図は第１図と第３図の動作波形図、第５
図は本発明の周波数シンセサイザの一実施例図、
第６図はパルススワローカウンタの実施例図、第
７図は第６図のタイムチヤート、第８図は従来の
位相ロツクループのブロツク図第９図は従来の位
相周波数検波器の検波特性図第１０図は第８図の
動作波形図、第１１図は電圧制御発振器の制御感
度特性図、第１２図は位相ロツクループの応答特
性図である。 １……基準発振器、２……固定分周器、３……
位相・周波数検波器、４……位相・電圧変換回
路、５……電圧制御発振器、６……可変分周器、
７−１及び７−２……パルス幅変換回路。
図、第２図は本発明による検波特性図、第３図は
パルス幅変換回路と位相・電圧変換回路の実施例
図、第４図は第１図と第３図の動作波形図、第５
図は本発明の周波数シンセサイザの一実施例図、
第６図はパルススワローカウンタの実施例図、第
７図は第６図のタイムチヤート、第８図は従来の
位相ロツクループのブロツク図第９図は従来の位
相周波数検波器の検波特性図第１０図は第８図の
動作波形図、第１１図は電圧制御発振器の制御感
度特性図、第１２図は位相ロツクループの応答特
性図である。 １……基準発振器、２……固定分周器、３……
位相・周波数検波器、４……位相・電圧変換回
路、５……電圧制御発振器、６……可変分周器、
７−１及び７−２……パルス幅変換回路。
Claims (1)
- １ 基準発振器、固定分周器、位相・周波数検波
器、位相・電圧変換回路、電圧制御発振器、およ
び可変分周器から成り、前記位相・周波数検波器
が、前記基準発振器の出力を分周する前記固定分
周器の出力と前記位相・電圧変換回路により制御
される前記電圧制御発振器の出力を分周する前記
可変分周器の出力とを入力とし、誤差出力を前記
位相・電圧変換回路へ出力する位相ロツクループ
に於いて、前記位相・周波数検波器と前記位相・
電圧変換回路との間に、前記位相・周波数検波器
の一方の位相進み時誤差出力を入力として特定の
幅以上のパルスを出力する第１のパルス幅変換回
路と、前記位相・周波数検波器の他方の位相遅れ
時誤差出力を入力として特定の幅以上のパルスを
出力する第２のパルス幅変換回路とを設けて検波
特性の特定領域を非線形にし応答速度を速くした
ことを特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192619A JPS6251824A (ja) | 1985-08-30 | 1985-08-30 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192619A JPS6251824A (ja) | 1985-08-30 | 1985-08-30 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251824A JPS6251824A (ja) | 1987-03-06 |
| JPH0332928B2 true JPH0332928B2 (ja) | 1991-05-15 |
Family
ID=16294270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192619A Granted JPS6251824A (ja) | 1985-08-30 | 1985-08-30 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251824A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH083070Y2 (ja) * | 1988-07-20 | 1996-01-29 | 三洋電機株式会社 | Ｐｌｌ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731813A (en) * | 1980-07-31 | 1982-02-20 | Itoki Kosakusho | Drawer rail apparatus |
-
1985
- 1985-08-30 JP JP60192619A patent/JPS6251824A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251824A (ja) | 1987-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0449659B1 (en) | Linearized three state phase detector | |
| US4587496A (en) | Fast acquisition phase-lock loop | |
| US4590602A (en) | Wide range clock recovery circuit | |
| JPS6448267A (en) | Pll circuit for magnetic disk device | |
| US5307028A (en) | Phase-and-frequency mode/phase mode detector with the same gain in both modes | |
| JPS6039914A (ja) | 位相同期ループ回路 | |
| US6927635B2 (en) | Lock detectors having a narrow sensitivity range | |
| KR100296207B1 (ko) | 안정된위상변별기를갖는위상동기루프 | |
| JPH04507333A (ja) | 位相検波器 | |
| US7567642B2 (en) | Phase detector with extended linear operating range | |
| EP0164785B1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
| GB1456046A (en) | Automatic pulse phase shifter | |
| US6249188B1 (en) | Error-suppressing phase comparator | |
| US4470018A (en) | Circuit for producing a control voltage depending on frequency and/or phase differences | |
| US4184122A (en) | Digital phase comparison apparatus | |
| JPH0332928B2 (ja) | ||
| US3688202A (en) | Signal comparator system | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| JPH0221724A (ja) | 位相同期回路 | |
| EP0599372B1 (en) | PLL with stable phase discriminator | |
| WO1986007219A1 (en) | Phase modulators | |
| US3835413A (en) | Crystal phase-locked loop | |
| JPS6333739B2 (ja) | ||
| JPH0546357Y2 (ja) | ||
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 |