JPH033208A - ソレノイド制御方法 - Google Patents
ソレノイド制御方法Info
- Publication number
- JPH033208A JPH033208A JP13713189A JP13713189A JPH033208A JP H033208 A JPH033208 A JP H033208A JP 13713189 A JP13713189 A JP 13713189A JP 13713189 A JP13713189 A JP 13713189A JP H033208 A JPH033208 A JP H033208A
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- value
- power supply
- solenoids
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000007423 decrease Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 208000025814 Inflammatory myopathy with abundant macrophages Diseases 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔′wt 要゛〕
本発明は、同Vf駆動時の合成1を流値が制限される駆
動部により複数のソレノイド駆動方法するソレノイド制
御方法の改善に関し、 プログラム制御によシ、合成電流値の制限された範囲で
複数ソレノイドの同時駆動を流動的に行なうようにした
ソレノイド制御方法を提供することを目的とし、 前記制御部のメそり部に前記駆動部の電源電流の制限値
、現在値、および駆動ソレノイドのうち前記制御a値を
超えた場合の動作待ちソレノイドのフラグを格納してお
亀、 前記駆動ソレノイドの電源電流値の減少に応じ、前記動
作待ちソレノイドを前記制限値を超えない範囲で順次タ
イミングをずらして駆動するように制御する構成とする
。
動部により複数のソレノイド駆動方法するソレノイド制
御方法の改善に関し、 プログラム制御によシ、合成電流値の制限された範囲で
複数ソレノイドの同時駆動を流動的に行なうようにした
ソレノイド制御方法を提供することを目的とし、 前記制御部のメそり部に前記駆動部の電源電流の制限値
、現在値、および駆動ソレノイドのうち前記制御a値を
超えた場合の動作待ちソレノイドのフラグを格納してお
亀、 前記駆動ソレノイドの電源電流値の減少に応じ、前記動
作待ちソレノイドを前記制限値を超えない範囲で順次タ
イミングをずらして駆動するように制御する構成とする
。
本発明は、同時駆動時の合成電流値が制限される駆動部
により複数のソレノイドを駆動するソレノイド制御方法
の改善に関するものである。
により複数のソレノイドを駆動するソレノイド制御方法
の改善に関するものである。
従来、電子装置等で機械的動作を行なうため、複数個の
ソレノイド金駆動する場合、電源の出力容量はすべての
ソレノイドに電流が流れた時の合成電流値で決めている
。このため、電源ユニットはかなり大きなものとならざ
るを得なかつ九。しかし、実際に装置として使用する場
合、すべてのソレノイドが同時にオンすることは殆どな
く、通常1個か2個がオンになりているag7にであっ
て、電源としてはかなυ全格のある設計になっていた。
ソレノイド金駆動する場合、電源の出力容量はすべての
ソレノイドに電流が流れた時の合成電流値で決めている
。このため、電源ユニットはかなり大きなものとならざ
るを得なかつ九。しかし、実際に装置として使用する場
合、すべてのソレノイドが同時にオンすることは殆どな
く、通常1個か2個がオンになりているag7にであっ
て、電源としてはかなυ全格のある設計になっていた。
このように単に全合成電流値で大形化した電源を改善し
て小形化する対策としては、複数のソレノイドが同時に
動作するソレノイド数を合成電流値で制限し、製作する
シーケンスを固定してプログラム制御を行なう方法が用
いられる。
て小形化する対策としては、複数のソレノイドが同時に
動作するソレノイド数を合成電流値で制限し、製作する
シーケンスを固定してプログラム制御を行なう方法が用
いられる。
しかし、予めソレノイドの動作するジ−タンスを固定し
てプログラム制御を行なうと、後でソレノイドの個数や
種類等によりシーケンスに変更が出た場合に大幅に手直
しが必要となル、プログラムの汎用性が失なわれてしま
うという問題点があった。
てプログラム制御を行なうと、後でソレノイドの個数や
種類等によりシーケンスに変更が出た場合に大幅に手直
しが必要となル、プログラムの汎用性が失なわれてしま
うという問題点があった。
これに対し、本発明者はシーケンスを固定することなく
、制御部メモリに複数ソレノイドの電源電流の制限値と
、現在値と、制限値を超えた場合の動作待ちソレノイド
フラグを格納しておき、これらを用いプログラム制御す
ることを考えた。
、制御部メモリに複数ソレノイドの電源電流の制限値と
、現在値と、制限値を超えた場合の動作待ちソレノイド
フラグを格納しておき、これらを用いプログラム制御す
ることを考えた。
本発明の目的は、プログラム制御により複数ソレノイド
の合成電流値を制限した範囲で複数ソレノイドの同時駆
動を流動的に制御するようにし九ルノイド制御方法を提
供することにある。
の合成電流値を制限した範囲で複数ソレノイドの同時駆
動を流動的に制御するようにし九ルノイド制御方法を提
供することにある。
前記目的を達成する丸め、第1図(、)の原理説明図の
概略構成図に示すように、制御s10プログラム制御に
より、駆動時の電源電i値が制限される駆動部5により
、複数のソレノイド41〜4Nを駆動するソレノイド駆
動方法において、前記制御部10メモリ部2に前記駆動
部5の電源電流の制限値、現在値、および駆動ソレノイ
ドのうち前記制限値を超えた場合の動作待ちソレノイド
のフラグを格納しておき、 前記駆動ソレノイド41〜4Nの電源電流値の減少に応
じ、前記動作待ちソレノイドを前記制限値を超えない範
囲で順次タイミングをずらして駆動するよりに制御する
構成とする。
概略構成図に示すように、制御s10プログラム制御に
より、駆動時の電源電i値が制限される駆動部5により
、複数のソレノイド41〜4Nを駆動するソレノイド駆
動方法において、前記制御部10メモリ部2に前記駆動
部5の電源電流の制限値、現在値、および駆動ソレノイ
ドのうち前記制限値を超えた場合の動作待ちソレノイド
のフラグを格納しておき、 前記駆動ソレノイド41〜4Nの電源電流値の減少に応
じ、前記動作待ちソレノイドを前記制限値を超えない範
囲で順次タイミングをずらして駆動するよりに制御する
構成とする。
第1図(6)の要部流れ図に示すように、駆動部30現
在の電源電流値Knewに、任意のソレノイドJの予想
電流値7Jが加算された場合、この値が制限電流lm5
t超丸ないならばルノイドJ’f;オンとする。超えた
ならば動作待ちとする。このような制御により、駆動部
5はソレノイドの個数や種類の組合せシーケンスを固定
することなく、同じプログラムにより電流制限値を超え
たか否かのみで流動的に制御し、制御部におけるプログ
ラムは各ソレノイドの動作シーケンスとは無関係である
。このようにしてプログラムの汎用性が維持される。
在の電源電流値Knewに、任意のソレノイドJの予想
電流値7Jが加算された場合、この値が制限電流lm5
t超丸ないならばルノイドJ’f;オンとする。超えた
ならば動作待ちとする。このような制御により、駆動部
5はソレノイドの個数や種類の組合せシーケンスを固定
することなく、同じプログラムにより電流制限値を超え
たか否かのみで流動的に制御し、制御部におけるプログ
ラムは各ソレノイドの動作シーケンスとは無関係である
。このようにしてプログラムの汎用性が維持される。
第2図は本発明の実施例の構成説明図であり、第3図は
実施例の動作を示す流れ図である。
実施例の動作を示す流れ図である。
第2図において、第1図−)の相尚する構成部分に対し
ては同番号が付される。図中、1は制御部としてマイク
ロプロセッサ(MPU ) ’i−用いプログラム制御
と演算を行なう。2はメモリ部でプログラム領域の外、
ソレノイドの電源電流値の制限値Itaasと電源の現
在値I%ovおよび販1mamを超えた場合0@作待ち
ソレノイドフラグをそれぞれ記憶する領域2−1〜2−
5を有する。ソレノイドフラグとして製作待ち順の識別
番号を与える。3は駆動部としてソレノイド41〜4N
を駆動するのに適し九ドライバ部を示したものである。
ては同番号が付される。図中、1は制御部としてマイク
ロプロセッサ(MPU ) ’i−用いプログラム制御
と演算を行なう。2はメモリ部でプログラム領域の外、
ソレノイドの電源電流値の制限値Itaasと電源の現
在値I%ovおよび販1mamを超えた場合0@作待ち
ソレノイドフラグをそれぞれ記憶する領域2−1〜2−
5を有する。ソレノイドフラグとして製作待ち順の識別
番号を与える。3は駆動部としてソレノイド41〜4N
を駆動するのに適し九ドライバ部を示したものである。
この構成において、予め、制限値1sa−をデジタル値
としてメモリ領域2−1に保持しておき、現在駆動中の
ソレノイドの電源電流値1%・wをデジタル値としてプ
ログラムの進行に応じメモリ領域2−2に記憶させてお
く。MPU1では、KnowをImamより小さい場合
はそのtまとし、次に別のソレノイドJが動作時予想さ
れる電流IJが加算された場合KS Inov+5≦I
mamが成立すればソレノイドJt−動作させ、I%o
w + 7J > Ity+amとなった場合は動作待
ちソレノイドとしてフラグをメモリ領域2−5に保持し
ておき、1%帽が減少しI%ow + h≦I惧asが
成立したとき、信号をドライバ部3に送りソレノイドJ
を動作させる。
としてメモリ領域2−1に保持しておき、現在駆動中の
ソレノイドの電源電流値1%・wをデジタル値としてプ
ログラムの進行に応じメモリ領域2−2に記憶させてお
く。MPU1では、KnowをImamより小さい場合
はそのtまとし、次に別のソレノイドJが動作時予想さ
れる電流IJが加算された場合KS Inov+5≦I
mamが成立すればソレノイドJt−動作させ、I%o
w + 7J > Ity+amとなった場合は動作待
ちソレノイドとしてフラグをメモリ領域2−5に保持し
ておき、1%帽が減少しI%ow + h≦I惧asが
成立したとき、信号をドライバ部3に送りソレノイドJ
を動作させる。
第5図はさらに詳しい動作を示す流れ図である。
同図において、(註)に示すように、ソレノイドの数N
、各ノンレノイド流れる電流IJ(1≦J≦N)。
、各ノンレノイド流れる電流IJ(1≦J≦N)。
ドライバ部(流せる最大電流1tt*aaa*wdt作
待ちソレノイドamco≦L≦M<N)、動作待ちフラ
グF。
待ちソレノイドamco≦L≦M<N)、動作待ちフラ
グF。
(0≦F、≦N)とすれば、スタートよりI%am=o
。
。
M=0.PL:0にリセットした後〔■〕、プログラム
を進め、ソレノイドJがONの時〔■、■〕、現在の電
源の電流値I%owとソレノイドJの予定電流値11と
の和(I%ow+Zz)がI惰61以下であれば〔■〕
、ソレノイドJをオンとする信号をドライバ5に送シン
レノイドJtH&動し〔■〕、前記和(I%ow+IJ
)がItsα1以上ならば動作待ちソレノイドフラグと
して1M+1にJという値を格納し〔■〕、何れも手順
■の入口■に戻す。手順■のソレノイドJがONでない
場合は、手順■でI%owから1゜を減少したものを調
べ、負であればエラー表示され全てのソレノイドがOF
Fとなる。〔■〕これに対し、手順■でI%owからI
□を減少したものが0以上で、ソレノイドJをオフして
、動作待ちソレノイドが無ければ、手順■の入口■に戻
る。
を進め、ソレノイドJがONの時〔■、■〕、現在の電
源の電流値I%owとソレノイドJの予定電流値11と
の和(I%ow+Zz)がI惰61以下であれば〔■〕
、ソレノイドJをオンとする信号をドライバ5に送シン
レノイドJtH&動し〔■〕、前記和(I%ow+IJ
)がItsα1以上ならば動作待ちソレノイドフラグと
して1M+1にJという値を格納し〔■〕、何れも手順
■の入口■に戻す。手順■のソレノイドJがONでない
場合は、手順■でI%owから1゜を減少したものを調
べ、負であればエラー表示され全てのソレノイドがOF
Fとなる。〔■〕これに対し、手順■でI%owからI
□を減少したものが0以上で、ソレノイドJをオフして
、動作待ちソレノイドが無ければ、手順■の入口■に戻
る。
〔■、e〕 動作待ちソレノイドのフラグがFL=0で
ない場合は、2.=2.+1に対応するFL−4を見て
1、を調べ〔■〕、I、に対し、(Jsow十Ig )
≦Innzの条件に合致すればソレノイドKt−ONと
しLがyに達するまで手順■の入力に戻す。C@、0.
O)L=Mになった所で、■の入口■に戻る。〔@〕〔
発明の効果〕 以上説明したように、本発明によれば、プログラム制御
を行ない、ソレノイドの個数1種類を含むシーケンスと
は無関係に、同じプログラムを用いる。そして同時駆動
の複数ソレノイド数に対応する電流制限値を設定し、現
在動作する複数ソレノイドの合成電流値を常に制限値の
範囲におさえることにより、結果として電源、装置の小
形化に寄与するところが大きいものである。
ない場合は、2.=2.+1に対応するFL−4を見て
1、を調べ〔■〕、I、に対し、(Jsow十Ig )
≦Innzの条件に合致すればソレノイドKt−ONと
しLがyに達するまで手順■の入力に戻す。C@、0.
O)L=Mになった所で、■の入口■に戻る。〔@〕〔
発明の効果〕 以上説明したように、本発明によれば、プログラム制御
を行ない、ソレノイドの個数1種類を含むシーケンスと
は無関係に、同じプログラムを用いる。そして同時駆動
の複数ソレノイド数に対応する電流制限値を設定し、現
在動作する複数ソレノイドの合成電流値を常に制限値の
範囲におさえることにより、結果として電源、装置の小
形化に寄与するところが大きいものである。
第1図(cL) 、 (6)は本発明の原理説明図、第
2図は実施何の構成説明図、第5図は実施例の動作を示
す流れ図を示し、図中1は制御部(MPU)、2はメモ
リ部、2−1はImage領域、2−2電源1sow領
域、2−5は動作待ちソレノイド領域、5は駆動部(ド
ライバ部)、41〜4Nはソレノイド詳を示す。 (a) 概略隔成図 fb) 要部流れズ 本発明の原理説明図 第 1 図
2図は実施何の構成説明図、第5図は実施例の動作を示
す流れ図を示し、図中1は制御部(MPU)、2はメモ
リ部、2−1はImage領域、2−2電源1sow領
域、2−5は動作待ちソレノイド領域、5は駆動部(ド
ライバ部)、41〜4Nはソレノイド詳を示す。 (a) 概略隔成図 fb) 要部流れズ 本発明の原理説明図 第 1 図
Claims (1)
- 【特許請求の範囲】 制御部のプログラム制御により、駆動時の電源電流値
が制限される駆動部により、複数のソレノイドを駆動す
るソレノイド駆動方法において、前記制御部のメモリ部
に前記駆動部の電源電流の制限値,現在値,および駆動
ソレノイドのうち前記制限値を超えた場合の動作待ちソ
レノイドのフラグを格納しておき、 前記駆動ソレノイドの電源電流値の減少に応じ、前記動
作待ちソレノイドを前記制限値を超えない範囲で順次タ
イミングをずらして駆動するように制御することを特徴
とするソレノイド制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13713189A JPH033208A (ja) | 1989-05-30 | 1989-05-30 | ソレノイド制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13713189A JPH033208A (ja) | 1989-05-30 | 1989-05-30 | ソレノイド制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH033208A true JPH033208A (ja) | 1991-01-09 |
Family
ID=15191543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13713189A Pending JPH033208A (ja) | 1989-05-30 | 1989-05-30 | ソレノイド制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH033208A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260247A (ja) * | 2004-03-12 | 2005-09-22 | Crf Scpa | 最適な作動電流分布で電動アクチュエータを制御する装置の操作方法 |
-
1989
- 1989-05-30 JP JP13713189A patent/JPH033208A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260247A (ja) * | 2004-03-12 | 2005-09-22 | Crf Scpa | 最適な作動電流分布で電動アクチュエータを制御する装置の操作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11347964B2 (en) | Hardware circuit | |
DE69433339T2 (de) | Lade-/Speicherfunktionseinheiten und Datencachespeicher für Mikroprozessoren | |
US12009843B2 (en) | Matrix compression accelerator system and method | |
US20040100459A1 (en) | System of led drivers for driving display devices | |
DE2935906C2 (de) | Mikroprozessor | |
JPH08166825A (ja) | デューティソレノイドバルブの制御装置及び制御方法 | |
CN1690994A (zh) | 终端设备的发送控制装置及发送控制方法 | |
EP1365351A3 (en) | System and method for using multiple processors for imaging | |
EP1622000A3 (en) | Multi-threaded processor and register control method | |
EP2119245B1 (en) | Programmable pattern-based unpacking and packing of data channel information | |
JPH033208A (ja) | ソレノイド制御方法 | |
EP2985737A1 (en) | Graphics processing circuit having second vertex shader configured to reuse output of first vertex shader and/or process repacked vertex thread group and related graphics processing method thereof | |
WO2001053939A2 (en) | Establishing thread priority in a processor or the like | |
TWI328197B (en) | Multi-thread vertex shader, graphics processing unit, and control method thereof | |
CN110364122B (zh) | 背光亮度值调节方法、装置、驱动芯片和显示装置 | |
JPS6118023A (ja) | キ−入力制御装置 | |
US9323575B1 (en) | Systems and methods for improving data restore overhead in multi-tasking environments | |
JPS58164076A (ja) | 待行列制御方式 | |
CN100565651C (zh) | 液晶显示器的驱动方法 | |
CN107992328A (zh) | 一种数据处理的方法、装置和片上系统 | |
US4285036A (en) | Data processing device using a subroutine call instruction | |
CN101231584A (zh) | 处理系统以及用以处理该处理系统中指令的相关方法 | |
US20120081582A1 (en) | Content processing apparatus | |
JPH07182195A (ja) | スプリッドメモリ型半導体集積回路 | |
JPH06100949B2 (ja) | 電算機システムの電源投入制御方式 |