JPH03296255A - Material for stamping - Google Patents

Material for stamping

Info

Publication number
JPH03296255A
JPH03296255A JP9899090A JP9899090A JPH03296255A JP H03296255 A JPH03296255 A JP H03296255A JP 9899090 A JP9899090 A JP 9899090A JP 9899090 A JP9899090 A JP 9899090A JP H03296255 A JPH03296255 A JP H03296255A
Authority
JP
Japan
Prior art keywords
plating
stamping
lead
lead frame
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9899090A
Other languages
Japanese (ja)
Inventor
Atsuo Nouguu
能隅 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP9899090A priority Critical patent/JPH03296255A/en
Publication of JPH03296255A publication Critical patent/JPH03296255A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To offer a material for stamping with which a highly reliable device easy in manufacturing can be gotten by plating both sides of a conductive substrate material with palladium or alloy layers having palladium(Pd) for their main ingredients. CONSTITUTION:This material for stamping is one where both sides of iron-nickel alloy 10 called A-42 (alloy 42) 0.15mm in thickness are plated with Pd layers 12a and 12b about 0.5mum in thickness. For a lead frame where material for stamping is used, a uniform plating layer is formed in the inner lead, and a favorable plating area without leakage of plating to the side is formed. Moreover, since there is no necessity to do plating after stamping, the deformation of the top of the inner lead does not occur during carriage to the plating device, and a highly reliable lead frame can be gotten. Furthermore, the cost reduction by the shortening of processes becomes possible.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、スタンピング用材料に係り、特にリドフレー
ムやコネクターなどの電子部品の製造に用いられるスタ
ンピング用材料に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a stamping material, and particularly to a stamping material used for manufacturing electronic components such as lid frames and connectors.

(従来の技術) IC,LSIなどの半導体装置用リードフレムは、フォ
トエツチング法またはブレ不加工のいずれかの方法によ
って、金属帯状材料の形状加工を行い、めっき工程を経
て形成される。
(Prior Art) A lead frame for a semiconductor device such as an IC or an LSI is formed by processing a metal strip into a shape using either a photoetching method or a non-blurring method, followed by a plating process.

ところで、半導体装置の高密度化および高集積化に伴い
、チップ面積が増大すると共にリードピン数が増加する
ものの、パッケージは従来通りかもしくは小型化の傾向
にある。
Incidentally, as semiconductor devices become more dense and highly integrated, the chip area and the number of lead pins increase, but packages tend to remain the same as before or become smaller.

そこで、インナーリード先端からパッケージラインまで
の距離は短くなる。
Therefore, the distance from the tip of the inner lead to the package line becomes shorter.

同−面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。
As the number of inner leads increases within the same area, the width of the inner leads and the distance between adjacent inner leads naturally become narrower. Therefore, deformation of the inner leads due to a decrease in strength and short circuits between the inner leads due to the deformation may occur.

また、ボンディング性の向上をはかるために、インナー
リード先端や半導体素子搭載部には貴金属をめっきした
構造がとられることが多い。
Furthermore, in order to improve bonding properties, the tip of the inner lead and the semiconductor element mounting portion are often plated with noble metal.

このため、めっき装置への搬送中にインナーリード先端
の変形を生じたり、第6図に示すように、インナーリー
ド先端部の側面にも銀(Ag)などのめっき金属が付着
し、めっき領域とパッケージラインとの距離が短いため
に、実装後の半導体装置においてマイグレーションが発
生し、隣接するインナーリード間で短絡を起こしたりし
、これが信頼性低下の原因となっていた。
As a result, the tip of the inner lead may be deformed during transportation to the plating equipment, and as shown in Figure 6, plating metal such as silver (Ag) may also adhere to the side surface of the tip of the inner lead, causing the plating area to overlap. Because the distance to the package line is short, migration occurs in the semiconductor device after mounting, causing short circuits between adjacent inner leads, which causes a decrease in reliability.

このような問題を解決するために、帯状材料の所定位置
に金などの貴金属めっきを行った後、成形を行うことに
より、インナーリード側面へのめっき金属9付着を防止
すると共に、めっき工程中のインナーリード先端の変形
を防止するという方法も提案されている。
In order to solve this problem, by plating a precious metal such as gold on a predetermined position of the strip material and then forming it, it is possible to prevent the plating metal 9 from adhering to the side surface of the inner lead, and also to prevent the plating metal 9 from adhering to the side surface of the inner lead. A method of preventing deformation of the tip of the inner lead has also been proposed.

しかしながら、この方法では、アウターリードの先端部
などには、半田付は特性をよくするために、さらに半田
めっきを行わねばならない。
However, in this method, the tips of the outer leads must be further plated with solder in order to improve the soldering characteristics.

さらに、この方法では、不完全形状の帯状材料に対して
めっきが行われるため、その位置ずれの確認が困難であ
り、不良品が多量に発生するという危険があった。
Furthermore, in this method, since plating is performed on a band-shaped material with an incomplete shape, it is difficult to confirm the positional shift, and there is a risk that a large number of defective products will be produced.

そこで、めっきに先立ち、位置決めのためのパイロット
孔を設ける方法も提案されているが、パイロット孔形成
のためのスタンピング工程が必要であり、結果的にスタ
ンピングを2回行う必要があり、生産性が悪いという問
題があった。また、めっき部分をスタンピングするため
、傷か付き易く、歩留まりか悪いと言う問題もあった。
Therefore, a method of forming pilot holes for positioning prior to plating has been proposed, but this requires a stamping process to form the pilot holes, resulting in the need to perform stamping twice, which reduces productivity. There was a problem with it being bad. In addition, since the plated portion is stamped, it is easily scratched, resulting in a low yield.

また通常の方法で成型したのち、めっき用マスクに突出
部を設け、この突出部がインナーリード間に嵌挿される
ようにし、インナーリード側面へのめっき液の侵入を防
止する方法も提案されているが、この方法もインナーリ
ードとマスクの突起部が合致しなかった場合、インナー
リードか変形する上、マスクの老朽化か早く、コストが
高いという問題かあった。
A method has also been proposed in which a protrusion is provided on the plating mask after molding using a normal method, and the protrusion is inserted between the inner leads to prevent the plating solution from entering the side surfaces of the inner leads. However, this method also has problems in that if the inner leads and the protrusions of the mask do not match, the inner leads are deformed, the mask deteriorates quickly, and the cost is high.

また近年、リードフレームのみならずコネクタ等他のデ
バイスの製造分野でも多種小量生産の傾向が強いがこの
ような、従来の方法ではいずれにおいても、受注後、ス
タンピング工程を経て、めっきをおこなわねばならない
ため、受注から完成までの時間を低減できないという問
題もあった。
In addition, in recent years, there has been a strong trend toward high-mix, low-volume production not only in the field of manufacturing lead frames but also other devices such as connectors.However, in any of these conventional methods, after receiving an order, it is necessary to go through a stamping process and then perform plating. Therefore, there was also the problem that it was not possible to reduce the time from order receipt to completion.

(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リド間隔は
小さくなる一方であり、インナーリド先端の側面へのめ
っき金属の付着が、半導体装置の信頼性低下の原因とな
っていた。
(Problems to be Solved by the Invention) As described above, as semiconductor devices become more highly integrated, the lead spacing continues to become smaller, and the adhesion of plating metal to the side surfaces of the inner lead tips reduces the reliability of semiconductor devices. It was causing this.

また、受注から完成までの時間を低減できないという問
題もあった。
There was also the problem that the time from order receipt to completion could not be reduced.

本発明は、前記実情に鑑みてなされたもので、製造が容
易で信頼性の高いデバイスを得ることのできるスタンピ
ング用材料を提供することを目的とする。
The present invention was made in view of the above-mentioned circumstances, and an object of the present invention is to provide a stamping material that is easy to manufacture and allows a highly reliable device to be obtained.

また、望ましくはインナーリード先端側面へのめっき金
属の付着のないリードフレームを提供することを目的と
する。
Another object of the present invention is to provide a lead frame that preferably does not have plating metal attached to the side surfaces of the tips of the inner leads.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) そこで本発明では、導電性の下地材料の両面にパラジウ
ム(Pd)またはパラジウムを主成分とする合金層を被
着せしめ、これをスタンピング材料としている。
(Means for Solving the Problems) Accordingly, in the present invention, palladium (Pd) or an alloy layer containing palladium as a main component is deposited on both sides of a conductive base material, and this is used as a stamping material.

(作用) パラジウムは、酸化しにくく大気中で極めて安定な材料
であり、下地の銅やニッケル等の金属との密着性も良好
で、かつ半田イ」け特性が極めて良好である。
(Function) Palladium is a material that is difficult to oxidize and is extremely stable in the atmosphere, has good adhesion to underlying metals such as copper and nickel, and has extremely good solderability.

従ってミ゛例えばこれを用いてリードフレームを形成す
る場合、スタンピングのみて完成し、従来のようにめっ
きを行う必要がないため、インナーリード側面へのめっ
き金属の付着もなく、まためつき工程中のインナーリー
ド先端の変形を防止することかできる。
Therefore, for example, when forming a lead frame using this, it is completed only by stamping, and there is no need for plating as in the past, so there is no adhesion of plating metal to the side surfaces of the inner leads, and the process is completed during the plating process. This can prevent the tip of the inner lead from deforming.

このように、極めて容易に1、かつ受注から短時間で、
めっき厚さが均一でインナーリード側面にめっきの付着
のないリードフレームを得ることが可能となる。
In this way, it is extremely easy1 and in a short time from receiving the order.
It is possible to obtain a lead frame with uniform plating thickness and no plating on the side surfaces of the inner leads.

また、他の電子部品の場合も同様である。The same applies to other electronic components.

(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
(Example) Hereinafter, examples of the present invention will be described in detail with reference to the drawings.

第1図は本発明実施例のスタンピング用材料をあ示す断
面図である。
FIG. 1 is a sectional view showing a stamping material according to an embodiment of the present invention.

このスタンピング用材料は、厚さ0. 15’m+nの
A−42(アロイ42)と指称されている鉄−ニッケル
合金10の両面に膜厚0.5μm程度のPdめっき層1
.2a、12bを被着せしめてなるものである。
This stamping material has a thickness of 0. A Pd plating layer 1 with a film thickness of about 0.5 μm is coated on both sides of an iron-nickel alloy 10 designated as A-42 (alloy 42) of 15'm+n.
.. 2a and 12b are applied.

次にこのスタンピング用材料の製造方法に着いて説明す
る。
Next, a method for manufacturing this stamping material will be explained.

まず、厚さ0.15mmのA−42(アロイ42)と指
称されている鉄−ニッケル合金板をスリッタを用いて所
定の幅にカットする。
First, an iron-nickel alloy plate designated as A-42 (alloy 42) having a thickness of 0.15 mm is cut into a predetermined width using a slitter.

次いで、この鉄−ニッケル合金板を順次パラジウムめっ
き槽に浸漬し、両面にパラジウムめっきを第1図に示し
たスタンピング用材料か完成する。
Next, the iron-nickel alloy plates are sequentially immersed in a palladium plating bath, and both sides are plated with palladium to complete the stamping material shown in FIG.

次に、このスタンピング用材料を用いてリードフレーム
を形成する方法について説明する。
Next, a method for forming a lead frame using this stamping material will be described.

第2図(a)および第2図(b)は、本発明実施例のス
タンピング用材料を用いて形成したリードフレームを示
す図である。
FIG. 2(a) and FIG. 2(b) are views showing a lead frame formed using the stamping material of the embodiment of the present invention.

このリードフレームは、ダイパッド2、ダイパッド2と
対峙するように形成された複数のインナリード4、これ
に対応して外方に伸長するアウターリード8、これらを
一体的に接続するタイバー7などを含む通常のリードフ
レームの形状に成型する。1はサイドバーである。
This lead frame includes a die pad 2, a plurality of inner leads 4 formed to face the die pad 2, an outer lead 8 extending outward correspondingly, a tie bar 7 that integrally connects these, and the like. Molded into the shape of a normal lead frame. 1 is a sidebar.

この図からもわかるように、インナーリードには均一な
めっき層が形成されており、側面へのめっきもれもなく
良好なめっき領域を形成している。
As can be seen from this figure, a uniform plating layer is formed on the inner lead, and a good plating area is formed with no plating leakage to the side surfaces.

また、スタンピング後にめっきを行う必要がないため、
めっき装置への搬送中にインナーリード先端の変形を生
じたりすることもなく信頼性の高いリードフレームを得
ることができる。
Also, since there is no need to perform plating after stamping,
A highly reliable lead frame can be obtained without causing deformation of the inner lead tips during transportation to a plating device.

工程の短縮により価格の低廉化をはかることが可能であ
る。
By shortening the process, it is possible to reduce the price.

必要に応じて、インナーリード先端部のボンディングエ
リアを避けるように熱硬化性樹脂を介して絶縁性テープ
を貼着し、加熱工程を経て硬化させ、固定するようにし
てもよい。
If necessary, an insulating tape may be attached via a thermosetting resin so as to avoid the bonding area at the tip of the inner lead, and then cured and fixed through a heating process.

このようにして本発明のスタンピング用材料から形成さ
れたリードフレームは、インナーリード先端部側面はめ
っき金属の付着しない状態で、得ることができ、マイグ
レーションの発生も皆無となる。
In this manner, a lead frame formed from the stamping material of the present invention can be obtained without plating metal adhering to the side surfaces of the tips of the inner leads, and no migration occurs.

また、スタンピング後に、めっきを行う必要がなく、受
注から製品完成まで極めて短い時間で完成させることが
できる。
Furthermore, there is no need to perform plating after stamping, and the process from receiving an order to completing the product can be completed in an extremely short time.

さらにまた、第3図に示すような表面実装の場合、アウ
ターリードの裏面を実装用基板の回路パターン上に直接
固着するような場合にも、裏面側にPdめっきがなされ
ているため、半田付着性が極めて良好である。
Furthermore, in the case of surface mounting as shown in Figure 3, even when the back side of the outer lead is directly fixed onto the circuit pattern of the mounting board, the Pd plating on the back side prevents solder from adhering. The properties are extremely good.

なお、前記実施例では、めっき層の形成に、浸漬法を用
いたが、必ずしも浸漬法を用いる必要はなく、電解めっ
き法を用いてもよいことはいうまでもない。
In the above embodiments, a dipping method was used to form the plating layer, but it is not necessary to use the dipping method, and it goes without saying that an electrolytic plating method may be used.

また、前記実施例では、めっき後にアニールを行うよう
にしたが、めっき前、スタンピング後あるいは両方に行
うようにしてもよい。
Further, in the above embodiment, annealing was performed after plating, but it may be performed before plating, after stamping, or both.

さらにまた、前記実施例では下地材料としてA42を用
いたが、銅、ニッケル、鉄−ニッケル合金等地の材料に
も適用可能である。
Furthermore, although A42 was used as the base material in the above embodiment, it is also applicable to base materials such as copper, nickel, and iron-nickel alloy.

また、素材の上に下地加工を行い、Pdめつきを施すこ
とも可能である。
It is also possible to perform a base treatment on the material and apply Pd plating.

さらに、前記実施例ではリードフレームの材料について
説明したが、リードフレームに限定されることtフ<、
コネクター等信のデバイスにも適用可能である。
Furthermore, although the material of the lead frame has been described in the above embodiment, it is not limited to the lead frame.
It is also applicable to devices such as connectors.

また、前記実施例では、スタンピング材料の全面にパラ
ジウム(Pd)またはパラジウムを主成分とする合金層
を被着せしめるようにしたが、第4図に示すように、サ
イドパー1に相当する領域を除く全面にめっきを施すよ
うにしてもよい。これにより材料の節減をはかることが
できる。さらにまた、第5図に示すようにインナーリー
ド形成部、アウターリード形成部およびダイパッド形成
部に相当する領域にスポットめっきを行うようにしても
よい(なお、ここでは2列にリードフレムを形成する例
について示す)。第4図および第5図においてめっき領
域をMで示す。
Furthermore, in the above embodiment, palladium (Pd) or an alloy layer containing palladium as a main component was deposited on the entire surface of the stamping material, but as shown in FIG. 4, the area corresponding to side par 1 was excluded. The entire surface may be plated. This makes it possible to save on materials. Furthermore, as shown in FIG. 5, spot plating may be performed on areas corresponding to the inner lead forming area, outer lead forming area, and die pad forming area (here, an example in which lead frames are formed in two rows) is also possible. ). The plating area is indicated by M in FIGS. 4 and 5.

加えて、両面のみではなく、PLCC3OD用(フィル
ムチップキャリア)等の場合、片面のPdめっきでもよ
い。
In addition, Pd plating may be applied not only to both sides but also to one side in the case of PLCC3OD (film chip carrier), etc.

 0 〔発明の効果〕 以上説明してきたように、本発明によれば、導電性の下
地材料の両面にパラジウム(P d)またはパラジウム
を主成分とする合金層を被着せしめるようにしているた
め、酸化しにくく大気中で極めて安定な材料であり、下
地の銅やニッケル等の金属との密着性も良好で、かつ半
田付は特性が極めて良好で、信頼性の高いデバイスを短
時間で形成することが可能である。
0 [Effects of the Invention] As explained above, according to the present invention, palladium (Pd) or an alloy layer containing palladium as a main component is deposited on both sides of the conductive base material. It is a material that is difficult to oxidize and is extremely stable in the atmosphere, has good adhesion to underlying metals such as copper and nickel, and has extremely good soldering characteristics, allowing the formation of highly reliable devices in a short time. It is possible to do so.

まためっき厚さが均一でインナーリード側面にめっきの
付着がなく信頼性の高いリードフレームを形成すること
が可能である。
Furthermore, it is possible to form a highly reliable lead frame with uniform plating thickness and no plating adhering to the side surfaces of the inner leads.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例のスタンピング用材料を示す図、
第2図(a)および第2図(b)は同材料によって形成
したリードフレームを示す図、第3図は半導体装置の実
装例を示す要部図、第4図および第5図は本発明のスタ
ンピング材料の変形例を示す図、第6図は従来の方法で
形成されたりドフレームのインナーリードの先端部を示
す図で1 ある。 1・・ザイドバ−2・・ダイパッド、4リード、7・・
・タイバー 8・・・アウタ9・・サポートバー 10
・・・下地層、12b・・・Pdめっき層、M・・・め
っき領域。 2 ・・インナ  2
FIG. 1 is a diagram showing a stamping material according to an embodiment of the present invention;
2(a) and 2(b) are views showing a lead frame made of the same material, FIG. 3 is a main part view showing an example of mounting a semiconductor device, and FIGS. 4 and 5 are views of the present invention. 6 is a diagram showing a modification of the stamping material, and FIG. 6 is a diagram showing the tip of an inner lead of a frame formed by a conventional method. 1...Zydobar-2...Die pad, 4 leads, 7...
・Tie bar 8...Outer 9...Support bar 10
... Base layer, 12b... Pd plating layer, M... Plating area. 2...Inner 2

Claims (1)

【特許請求の範囲】  導電性の下地材料と、 前記下地材料の両面に被着せしめられたパラジウムまた
はパラジウムを主成分とする合金層とから構成されてい
ることを特徴とするスタンピング用材料。
[Scope of Claims] A stamping material comprising: a conductive base material; and palladium or an alloy layer containing palladium as a main component deposited on both sides of the base material.
JP9899090A 1990-04-13 1990-04-13 Material for stamping Pending JPH03296255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9899090A JPH03296255A (en) 1990-04-13 1990-04-13 Material for stamping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9899090A JPH03296255A (en) 1990-04-13 1990-04-13 Material for stamping

Publications (1)

Publication Number Publication Date
JPH03296255A true JPH03296255A (en) 1991-12-26

Family

ID=14234435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9899090A Pending JPH03296255A (en) 1990-04-13 1990-04-13 Material for stamping

Country Status (1)

Country Link
JP (1) JPH03296255A (en)

Similar Documents

Publication Publication Date Title
US7521295B2 (en) Leadframe and method of manufacturing the same
US5541447A (en) Lead frame
JP2000195984A (en) Semiconductor device, its manufacture carrier substrate therefor and its manufacture
JP3726961B2 (en) COF film carrier tape and manufacturing method thereof
JPH04299851A (en) Lead frame for semiconductor device
JP2003078097A (en) Lead frame and manufacturing method therefor
US5347709A (en) Method of making lead frame
JPH03296255A (en) Material for stamping
JPH0537121A (en) Semiconductor device packaging substrate and package method of semiconductor device using it
JP4010796B2 (en) Progressive punching die and progressive punching device
JPH03185754A (en) Semiconductor device
JP2524645B2 (en) Lead frame and manufacturing method thereof
JP3005841B2 (en) Lead frame for semiconductor device and method of manufacturing the same
JP3230318B2 (en) Lead frame for semiconductor device
JPH04103154A (en) Semiconductor device, manufacture thereof, and mounting method thereof
JP2923012B2 (en) Printed wiring board
JP2002093861A (en) Bimetal tab and double-coated csp, bga tape, and method for manufacturing them
JPH04212443A (en) Lead frame
JP2616571B2 (en) Method for manufacturing semiconductor device
JP2816757B2 (en) Method for manufacturing semiconductor device
JPH0541412A (en) Tape carrier and manufacture thereof, and packaging method of electronic parts using same
JPH07249725A (en) Surface mounting electronic device
JPH0878471A (en) Semiconductor package
JPS59152656A (en) Semiconductor device
JPH1117331A (en) Manufacture of flexible circuit board