JPH032941Y2 - - Google Patents

Info

Publication number
JPH032941Y2
JPH032941Y2 JP9328584U JP9328584U JPH032941Y2 JP H032941 Y2 JPH032941 Y2 JP H032941Y2 JP 9328584 U JP9328584 U JP 9328584U JP 9328584 U JP9328584 U JP 9328584U JP H032941 Y2 JPH032941 Y2 JP H032941Y2
Authority
JP
Japan
Prior art keywords
inverter
transistor
video display
timer
display tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9328584U
Other languages
Japanese (ja)
Other versions
JPS619975U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9328584U priority Critical patent/JPS619975U/en
Publication of JPS619975U publication Critical patent/JPS619975U/en
Application granted granted Critical
Publication of JPH032941Y2 publication Critical patent/JPH032941Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は例えばブラウン管を使用した映像表示
管装置に関するものである。
[Detailed description of the invention] (a) Industrial application field The present invention relates to a video display tube device using, for example, a cathode ray tube.

(ロ) 従来の技術 従来のこの種の映像表示管装置としては例えば
第2図に示す如きものが知られている。
(b) Prior Art As a conventional video display tube device of this type, for example, the one shown in FIG. 2 is known.

すなわち、映像信号(Video signal)入力端
子21にオープンコレクタ型のTTLバツフア回
路22を接続し、このバツフア回路22の出力ラ
イン23をnpn形の第1トランジスタ24のベー
スに接続する一方、該第1トランジスタ24のエ
ミツタをアースに、またコレクタを第2トランジ
スタ25を介してブラウン管26にそれぞれ接続
し、さらに、前記npn形の第2トランジスタ25
のベースはツエナーダイオード27を介してアー
スに接続し、コレクタには抵抗28を接続してカ
スコード接続型映像増幅回路を構成したものであ
る。
That is, an open collector type TTL buffer circuit 22 is connected to the video signal input terminal 21, and an output line 23 of this buffer circuit 22 is connected to the base of an npn type first transistor 24. The emitter of the transistor 24 is connected to ground, and the collector is connected to the cathode ray tube 26 via a second transistor 25.
The base is connected to the ground via a Zener diode 27, and the collector is connected to a resistor 28 to form a cascode-connected video amplification circuit.

(ハ) 考案が解決しようとする問題点 かくして上述の従来装置では例えば電源スイツ
チを使用者が意識してオフにしない限り前記ブラ
ウン管26には映像が写し出されるので、長時間
このブラウン管26を見つづけると視力が低下す
る等の健康上の問題があつた。
(c) Problems to be Solved by the Invention Thus, in the conventional device described above, for example, unless the user consciously turns off the power switch, an image is projected on the cathode ray tube 26, so the user continues to view the cathode ray tube 26 for a long time. There were health problems such as decreased eyesight.

このような事情に鑑みて、わが国、労働省では
斯る映像表示管装置に関する指針を出してデイス
プレイ面を約1時間継続して見た後に10〜15分
間、目を休めることを推奨している。
In view of these circumstances, the Ministry of Labor in Japan has issued guidelines regarding such video display tube devices, recommending that the eyes be rested for 10 to 15 minutes after viewing the display screen for approximately one hour.

従来装置においてVDT(video display tube)
装置の使用者に1時間が経過したことを報知する
手段としては、スピーカやブザー等によつて報知
する手段も考えられるが、斯る手段では当該使用
者のみならず周囲に居る人々にも影響を与える欠
点がある。
VDT (video display tube) in conventional equipment
As a means of notifying the user of the device that one hour has passed, it is possible to use a speaker, buzzer, etc., but such a method may have an impact not only on the user but also on people around him. There are drawbacks to giving.

一方、ソフトウエアを使用してブラウン管に例
えば「休め」という文字を表示したり或いは画像
を消す手段を考えられるが、斯る手段ではデータ
入力中にデータが損われる欠点がある。
On the other hand, it is conceivable to use software to display, for example, the words "rest" on the cathode ray tube or to erase the image, but such a method has the disadvantage that data is damaged during data input.

(ニ) 問題を解決するための手段 従つて本考案の技術的課題は、單位時間が経過
した時にブラウン管の輝度(brightness、ブライ
トネスのこと)を低下させることにより、当該
VDT装置の使用者にのみそのことを報知するこ
とができ、またデータ入力中のデータの損失もな
く、回路構成が簡單であつて、低コストの映像表
示管装置を提供することにある。
(d) Means for solving the problem Therefore, the technical problem of the present invention is to solve the problem by reducing the brightness of the cathode ray tube when the bedtime has elapsed.
To provide a low-cost video display tube device that can notify only the user of the VDT device, has no loss of data during data input, has a simple circuit configuration, and is low in cost.

この技術的課題を解決する本考案の技術的手段
は、トランジスタのコレクタを映像表示管に、ま
たベースをバツフア回路にそれぞれ接続してなる
映像表示管装置において、單位時間タイマとイン
バータとを設けて、前記單位時間タイマの出力段
にインバータを接続すると共に、該インバータの
出力側を前記バツフア回路とトランジスタのベー
スとの間に接続したことである。
The technical means of the present invention to solve this technical problem is to provide a depreciation time timer and an inverter in a video display tube device in which the collector of the transistor is connected to the video display tube and the base is connected to the buffer circuit. , an inverter is connected to the output stage of the depletion time timer, and the output side of the inverter is connected between the buffer circuit and the base of the transistor.

(ホ) 作用 この技術的手段によれば、前記單位時間タイマ
のセツト時からタイムアツプ直前までの間は、タ
イマ出力が“O”レベル(ローレベルのこと)と
なりインバータはオープン状態となるので通常の
動作、通常輝度であるが、單位時間タイマのタイ
ムアツプ時においては同タイマ出力が“1”レベ
ル(ハイレベルのこと)となりインバータ出力は
“0”レベルとなるので映像入力信号の輝度レベ
ルを抑えて映像表示管のブライトネスを低下さ
せ、以つて当該VDT装置の使用者にのみ單位時
間(1時間のこと)が経過したことを報知し、該
使用者に目を休めることを促すことができるので
ある。
(e) Effect According to this technical means, from the time when the depreciation time timer is set until just before time-up, the timer output is at "O" level (low level) and the inverter is in the open state, so it is normal. During operation, the brightness is normal, but when the timer timer times up, the timer output becomes "1" level (high level) and the inverter output becomes "0" level, so the brightness level of the video input signal is suppressed. By lowering the brightness of the video display tube, it is possible to notify only the user of the VDT device that the bedtime period (one hour) has elapsed, and to encourage the user to rest their eyes. .

(ヘ) 実施例 以下、本考案の一実施例を図面に基づいて詳述
する。
(f) Embodiment An embodiment of the present invention will be described below in detail based on the drawings.

第1図において、1は映像信号の入力端子で、
この入力端子1にはオープンコレクタ型のTTL
バツフア回路2を接続している。
In Fig. 1, 1 is the input terminal for the video signal;
This input terminal 1 has an open collector type TTL.
Buffer circuit 2 is connected.

そして、このバツフア回路2の出力ライン3は
npn形の第1トランジスタ4のベースに接続し、
該トランジスタ4のエミツタをアースに、またコ
レクタを別のnpn形の第2トランジスタ5のエミ
ツタおよびコレクタを介して映像表示管であると
ころのブラウン管6(陰極線管ともピクチユアチ
ユーブともいう)にそれぞれ接続している。
The output line 3 of this buffer circuit 2 is
connected to the base of the first npn transistor 4;
The emitter of the transistor 4 is connected to ground, and the collector is connected to a cathode ray tube 6 (also called a cathode ray tube or a picture tube), which is a video display tube, through the emitter and collector of another NPN type second transistor 5. are doing.

また、前記第2トランジスタ5のベースはツエ
ナーダイオード7のカソードに接続し、このダイ
オード7のアノードをアースに接続する一方、前
記第2トランジスタ5のコレクタには抵抗8を接
続してカスコード接続型映像増幅回路を構成して
いる。
Further, the base of the second transistor 5 is connected to the cathode of a Zener diode 7, and the anode of this diode 7 is connected to ground, while the collector of the second transistor 5 is connected to a resistor 8 to form a cascode-connected video signal. It constitutes an amplifier circuit.

9はタイマーセツトスイツチ10を有する單位
時間タイマで、この單位時間タイマ9の出力段に
はオープンコレクタ型のTTLインバータ11を
接続し、このインバータ11の出力側を抵抗12
を介して前記出力ライン3、つまりバツフア回路
2とトランジスタ4のベースとの間に接続したも
のである。
Reference numeral 9 denotes a depletion time timer having a timer set switch 10. An open collector type TTL inverter 11 is connected to the output stage of this depreciation time timer 9, and the output side of this inverter 11 is connected to a resistor 12.
It is connected between the output line 3, that is, the buffer circuit 2 and the base of the transistor 4 via the buffer circuit 2.

図示実施例は上述の如く構成するものにして、
以下作用を説明する。
The illustrated embodiment is configured as described above,
The action will be explained below.

いま、タイマーセツトスイツチ10をオンする
と、單位時間タイマ9が作動して、該スイツチ1
0の投入時からタイマ9のタイムアツプ直前まで
の間においては前記單位時間タイマ9からの出力
は“0”レベルとなる。
Now, when the timer set switch 10 is turned on, the sleep time timer 9 is activated and the switch 1 is turned on.
During the period from the input of 0 to just before the timer 9 times out, the output from the subtraction time timer 9 is at the "0" level.

このため、前記“0”レベル信号がインバータ
11により反転されてインバータ11出力は
“1”レベルとなるので回路は通常動作によつて
ブラウン管6には通常の輝度で画像(文字を含
む)が表示される。
Therefore, the "0" level signal is inverted by the inverter 11 and the output of the inverter 11 becomes "1" level, so the circuit operates normally and images (including characters) are displayed on the cathode ray tube 6 at normal brightness. be done.

前記單位時間タイマーセツトスイツチ10のオ
ン操作時点より1時間が経過し、前記單位時間タ
イマ9がタイムアツプすると、このタイマ9出力
は“1”レベルとなり、この“1”レベル信号が
前記インバータ11で反転されて、同インバータ
11出力は“0”レベルとなるので入力端子1か
らの映像信号の高輝度レベルが抑えられ、ブラウ
ン管6のグリツトバイアスの変化によつてブライ
トネスは低下して画面が暗くなるので、当該使用
者のみに單位時間が経過したことを報知し、該使
用者に目を休めることを促すことができるのであ
る。
When one hour has elapsed since the turning on of the depreciation time timer set switch 10 and the depreciation time timer 9 times up, the output of the timer 9 becomes "1" level, and this "1" level signal is inverted by the inverter 11. As a result, the output of the inverter 11 becomes "0" level, so the high brightness level of the video signal from the input terminal 1 is suppressed, and due to the change in grit bias of the cathode ray tube 6, the brightness decreases and the screen becomes dark. Therefore, it is possible to notify only the user that the sleeping time has elapsed and urge the user to rest his or her eyes.

(ト) 考案の効果 本考案の特有の効果は次の通りである。(g) Effect of the idea The unique effects of the present invention are as follows.

すなわち、單位時間が経過した時にタイマ9の
タイムアツプによつてブラウン管6の輝度を低下
させて、当該VDT装置の使用者にのみそのこと
を報知することができるので、周囲に不要な影響
を与えることがない。
That is, when the sleep time has elapsed, the brightness of the cathode ray tube 6 is reduced by the timer 9's time-up, and only the user of the VDT device can be notified of this, so there is no unnecessary influence on the surroundings. There is no.

また、ブラウン管6の輝度を低下させるもので
あつて、ソフトウエアにより文字を表示したり或
いは画像を消すものではないから、データ入力中
のデータの損失もない。
Furthermore, since the method reduces the brightness of the cathode ray tube 6 and does not display characters or erase images using software, there is no loss of data during data input.

さらに回路構成が簡単であり、低コストなう
え、汎用性が大きい効果がある。
Furthermore, the circuit configuration is simple, the cost is low, and the device has great versatility.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係る映像表示管装置の一実施
例を示す電気回路図、第2図は従来装置の一例を
示す電気回路図である。 2……バツフア回路、4……トランジスタ、6
……映像表示管、9……單位時間タイマ、11…
…インバータ。
FIG. 1 is an electric circuit diagram showing an embodiment of a video display tube device according to the present invention, and FIG. 2 is an electric circuit diagram showing an example of a conventional device. 2...Buffer circuit, 4...Transistor, 6
...Video display tube, 9...Sleeping time timer, 11...
...Inverter.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] トランジスタ4のコレクタを映像表示管6に、
またベースをバツフア回路2にそれぞれ接続して
なる映像表示管装置において、單位時間タイマ9
とインバータ11とを設けて、前記單位時間タイ
マ9の出力段にインバータ11を接続すると共
に、該インバータ11の出力側を前記バツフア回
路2とトランジスタ4のベースとの間に接続した
ことを特徴とする映像表示管装置。
Connect the collector of transistor 4 to video display tube 6,
In addition, in the video display tube device in which the base is connected to the buffer circuit 2, the depressing time timer 9
and an inverter 11, the inverter 11 is connected to the output stage of the depreciation time timer 9, and the output side of the inverter 11 is connected between the buffer circuit 2 and the base of the transistor 4. video display tube device.
JP9328584U 1984-06-21 1984-06-21 Video display tube device Granted JPS619975U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9328584U JPS619975U (en) 1984-06-21 1984-06-21 Video display tube device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9328584U JPS619975U (en) 1984-06-21 1984-06-21 Video display tube device

Publications (2)

Publication Number Publication Date
JPS619975U JPS619975U (en) 1986-01-21
JPH032941Y2 true JPH032941Y2 (en) 1991-01-25

Family

ID=30650828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9328584U Granted JPS619975U (en) 1984-06-21 1984-06-21 Video display tube device

Country Status (1)

Country Link
JP (1) JPS619975U (en)

Also Published As

Publication number Publication date
JPS619975U (en) 1986-01-21

Similar Documents

Publication Publication Date Title
ES2119022T3 (en) DISPLAY GENERATOR ON SCREEN.
JPS60230228A (en) Picture position designating system of projection type picture reproducing device
JPH032941Y2 (en)
KR870004619A (en) Data Display Video Monitor System
JPH0556365A (en) On-screen display circuit
JP2607724Y2 (en) Dual screen circuit with black level setting function
JPH0463495U (en)
JPH048460Y2 (en)
JPH0253639U (en)
JPS5917679U (en) Character signal control circuit
JPH0132448Y2 (en)
JPH0213587U (en)
JPS62176895U (en)
JPH0139019Y2 (en)
JPS6319894U (en)
JPS588266U (en) Character signal mixing device
JPS6075178A (en) Television receiver
JPH01171183U (en)
JPH0336275U (en)
JPS59201591A (en) Crt display device
JPH01137678U (en)
JPH0359781U (en)
JPH0290584U (en)
JPH0326991A (en) Time display circuit of visual image device
JPH0361761U (en)