JPH03292764A - Transistor module and inverter device - Google Patents

Transistor module and inverter device

Info

Publication number
JPH03292764A
JPH03292764A JP2095354A JP9535490A JPH03292764A JP H03292764 A JPH03292764 A JP H03292764A JP 2095354 A JP2095354 A JP 2095354A JP 9535490 A JP9535490 A JP 9535490A JP H03292764 A JPH03292764 A JP H03292764A
Authority
JP
Japan
Prior art keywords
transistor
emitter
conductor
terminal
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2095354A
Other languages
Japanese (ja)
Other versions
JP2585834B2 (en
Inventor
Motosumi Yura
元澄 由良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okuma Corp
Original Assignee
Okuma Machinery Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okuma Machinery Works Ltd filed Critical Okuma Machinery Works Ltd
Priority to JP2095354A priority Critical patent/JP2585834B2/en
Publication of JPH03292764A publication Critical patent/JPH03292764A/en
Application granted granted Critical
Publication of JP2585834B2 publication Critical patent/JP2585834B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To use terminals in common so as to reduce them to an irreducible minimum in number by a method wherein transistors whose emitters are connected to each other and conductors which are arranged passing near base terminals to connect the emitters of the transistors and connected to the common emitter terminals of the transistors are provided. CONSTITUTION:A conductor 3 connects the emitters of transistors together as located at the same level (or on a plane near to base terminals) with base terminals B2, B4, and B6. Wirings between the transistor chips and the joints of the conductor 3 with the emitters are laid in parallel with the wirings of the base terminals. An emitter signal wiring pattern 4 is provided onto a printed board 2 just above a part a, and emitter signals outputted from base drive circuits are connected at a part b. This wiring path is a route composed of a part b-an N terminal-a part a and physically long in wiring length, but it is laid as returned back halfway in parallel, so that it is very small in inductance. Therefore, an emitter signal connected to a part b is equivalently equal to that connected to a part a.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、交流電動機を可変速駆動するインバータ等に
使用されるトランジスタモジュールの構造及びこのトラ
ンジスタモジュールを使用したインバータ装置に関する
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to the structure of a transistor module used in an inverter or the like that drives an AC motor at variable speed, and an inverter device using this transistor module.

(従来の技術) 近年、交流電動機を可変速駆動するインバータ装置に対
して高集積化、高信頼性化の要求が高まっており、かか
るニーズに応えるべく複数のトランジスタを内蔵したト
ランジスタモジュールが実用化されている。
(Prior art) In recent years, there has been an increasing demand for higher integration and higher reliability for inverter devices that drive AC motors at variable speeds, and to meet these needs, transistor modules with built-in multiple transistors have been put into practical use. has been done.

第4図に現在実用化されているトランジスタモジュール
lOの外観図を示す。このトランジスタモジュール10
はインバータを構成する6個のトランジスタを全て1つ
のパッケージにモジュール化したもので、このモジュー
ル1個でインバータが構成できるという便利なものであ
る。第5図にこのトランジスタモジュールlOの内部回
路図を示す。
FIG. 4 shows an external view of a transistor module IO currently in practical use. This transistor module 10
This is a module in which all six transistors that make up an inverter are packaged into one package, and is convenient because an inverter can be made up of just one module. FIG. 5 shows an internal circuit diagram of this transistor module IO.

このトランジスタモジュールlOは全ての端子を上面に
且つ同一平面上に配置したことによフて、各端子への接
続をプリント基板を利用して行なうことが出来、また、
ねじ止めによる接続端子としたことによって、装置の配
線作業の工数を軽減出来る。さらに第5図の内部回路図
に示す様に、トランジスタTRI、TR1,T115の
各コレクタ、トランジスタTR2、TR4、TR[iの
各エミッタ、トランジスタTRI、TR3,TR5(7
)各エミッタと出力端子(U、V、III)トを共用の
端子とすることによって端子数を少なくし、原価の低減
を実現している。
This transistor module IO has all terminals arranged on the top surface and on the same plane, so that connections to each terminal can be made using a printed circuit board, and
By using screw-fastened connection terminals, the number of man-hours required for wiring the device can be reduced. Furthermore, as shown in the internal circuit diagram of FIG.
) By using a common terminal for each emitter and the output terminals (U, V, III), the number of terminals can be reduced and the cost can be reduced.

(発明が解決しようとする課題) 第4図の従来のトランジスタモジュール10はトランジ
スタTR2、TR4、TR6の各エミッタを共用し、1
つの端子(N) として共通化しているために、以下に
述へる様な課題があった。
(Problem to be Solved by the Invention) The conventional transistor module 10 shown in FIG. 4 shares the emitters of transistors TR2, TR4, and TR6, and
Since the two terminals (N) are commonly used, there are problems as described below.

かかる課題を第6図に基づいて、トランジスタTR2を
例として説明する。トランジスタTR2を駆動するヘー
スドライブ回路6Bの出力はトランジスタモジュールl
Oの82端子及びN端子に接続されているか、第4図か
ら判るように82端子及びN端子は離れた位置に配置さ
れており、その結果、第6図にρ3.14で示す様にペ
ーストライブ回路6BとトランジスタTR2を結ぶ回路
中にインダクタンス(f13.f14 )が生じてしま
う。このインダクタンスI1.3 、12 aの影響に
よって、モジュール内部のトランジスタのチップに実際
に印加されるヘース信号に遅れを生し、トランジスタの
スイッチングスピードがトランジスタチップの木来持っ
ているスピードよりも遅くなってしまうという弊害が発
生する。また、第6図に示すインダクタンス旦。
This problem will be explained based on FIG. 6, taking the transistor TR2 as an example. The output of the Haas drive circuit 6B that drives the transistor TR2 is the transistor module l.
The 82nd terminal and the N terminal are connected to the 82nd terminal and the N terminal of the Inductance (f13, f14) is generated in the circuit connecting the live circuit 6B and the transistor TR2. The effect of this inductance I1.3, 12a causes a delay in the Hass signal actually applied to the transistor chip inside the module, and the switching speed of the transistor becomes slower than the speed that the transistor chip normally has. This has the disadvantage of causing problems. Moreover, the inductance value shown in FIG.

11aには、トランジスタのスイッチングに伴なって不
連続で高い変化率(di/dt)を持フた電流が流れる
ために、このインダクタンスfiI、Ilaの両端には
高いサージ電圧(e−ρ・di/dt)が発生し、トラ
ンジスタチップを過電圧により破壊し易いなどの弊害が
生している。
11a, a discontinuous current with a high rate of change (di/dt) flows as the transistor switches, so a high surge voltage (e-ρ・di /dt), resulting in disadvantages such as the transistor chip being easily destroyed by overvoltage.

すなわち、インバータの小型化5高信頼化の要求か高ま
り、この要求に応えるためにインバータを構成するトラ
ンジスタを1つのパッケージに集積したトランジスタモ
ジュールが実用化されている(例えば6in!モジユー
ルなど)。かがる従来のトランジスタモジュールては端
子数を少なくするために、互いに接続されるエミッタな
どを共通化した1つの端子としている。しかし、このよ
うに端子を共用することによって、各トランジスタのエ
ミッタ線のインダクタンスか犬きくなって動作特性に影
響を与え、トランジスタ本来の性能が発揮できないとい
う弊害か生しているのである。
That is, there is an increasing demand for smaller size and higher reliability of inverters, and in order to meet these demands, transistor modules in which transistors constituting an inverter are integrated into one package have been put into practical use (for example, a 6-inch! module). In order to reduce the number of terminals in conventional transistor modules, emitters and the like that are connected to each other are made into one common terminal. However, by sharing the terminals in this way, the inductance of the emitter line of each transistor increases, which affects the operating characteristics and has the disadvantage that the original performance of the transistor cannot be achieved.

本発明は上述のような事情よりなされたものであり、本
発明の目的は、第5図に示す様な内部回路のトランジス
タモジュールにおいて内部インダクタンスを小さくし、
トランジスタの特性を損なうことなくエミッタ端子等を
共用化して、最低限の端子数で良好な特性を得るトラン
ジスタモジュール及びそれを用いたインバータ装置を提
供することにある。
The present invention was made in view of the above-mentioned circumstances, and an object of the present invention is to reduce the internal inductance in a transistor module with an internal circuit as shown in FIG.
It is an object of the present invention to provide a transistor module and an inverter device using the same, which share emitter terminals and the like without impairing transistor characteristics and obtain good characteristics with a minimum number of terminals.

(課題を解決するための手段) 本発明はトランジスタモジュールに関して、本発明の上
記目的は、エミッタが互いに接続された複数のトランジ
スタと、前記トランジスタの各ベース端子と同一もしく
は近傍の平面上で前記トランジスタの各エミッタを接続
し、かつ前記ベース端子の各近傍を通って配置され、前
記各トランジスタに共通のエミッタ端子に接続される導
体とを設けることによって達成される。また、他のトラ
ンジスタモジュールは、エミッタが互いに接続された第
1のトランジスタ群と、コレクタが互いに接続された第
2のトランジスタ群と、前記第1のトランジスタ群の各
エミッタを接続し共通のエミッタ端子に接続される第1
の導体と、前記第2のトランジスタ群の各コレクタを接
続し共通のコレクタ端子に接続されると共に、前記第1
の導体と隣り合って平行に配置された第2の導体とを設
けることによって達成され、本発明のインバータ装置は
上記トランジスタモジュールを具備し、前記トランジス
タモジュールを使用し、前記トランジスタモジュールの
各端子を配線パターンによって接続するプリント基板を
備えたインバータ装置において、前記トランジスタを駆
動するペースドライブ回路から前記トランジスタモジュ
ールのベース端子の近傍に至る区間は、前記ベースドラ
イブ回路から出力されるベース信号配線パターンと隣り
合って平行に配置され、前記ベース端子の近傍から前記
共通のエミッタ端子に至る区間は、前記各エミッタを接
続する導体に平行して配置されるエミッタ信号配線パタ
ーンを設けることによって達成される。
(Means for Solving the Problems) The present invention relates to a transistor module. and a conductor placed through each vicinity of the base terminal and connected to an emitter terminal common to each of the transistors. Further, the other transistor module includes a first transistor group whose emitters are connected to each other, a second transistor group whose collectors are connected to each other, and a common emitter terminal that connects each emitter of the first transistor group. the first connected to
and the respective collectors of the second transistor group and are connected to a common collector terminal, and the conductor of the first
The inverter device of the present invention is equipped with the above-described transistor module, uses the transistor module, and connects each terminal of the transistor module with a second conductor arranged adjacent to and parallel to the second conductor. In an inverter device including a printed circuit board connected by a wiring pattern, a section from a pace drive circuit that drives the transistor to a vicinity of a base terminal of the transistor module is adjacent to a base signal wiring pattern output from the base drive circuit. The section extending from the vicinity of the base terminal to the common emitter terminal is achieved by providing an emitter signal wiring pattern arranged parallel to the conductor connecting each of the emitters.

(作用) 本発明のトランジスタモジュールは、トランジスタモジ
ュール内部にあって、各ベース端子の近傍を通って各エ
ミッタを接続し、共通のエミッタ端子に接続される導体
と、プリント基板上にあって、この導体に平行して配置
されているエミッタ信号配線パターンが近接してかつ平
行しているために、お互いにインダクタンスをキャンセ
ルする様に作用する。すなわち、ベースドライブ回路か
ら出力されたエミッタ信号線は、ベース端子の近傍から
エミッタ信号配線パターンによって離れた位置にある共
通エミッタ端子に配線されるが、このパターンの直下に
ある導体によって直ぐ折返してベース端子近傍まで戻っ
て来るので、この間のインダクタンスを極めて小さくす
ることが出来る。また、ベースドライブ回路からベース
端子までの間は、ベース信号配線パターンとエミッタ信
号配線パターンを隣り合って平行に配置することによっ
てインダクタンスを小さくてきるので、結局ベースドラ
イブ回路からトランジスタのチップに至るまでインダク
タンスの極めて小さな配線を実現できる。
(Function) The transistor module of the present invention has a conductor that is located inside the transistor module, connects each emitter through the vicinity of each base terminal, and is connected to a common emitter terminal, and a conductor that is located on the printed circuit board and connects each emitter through the vicinity of each base terminal. Since the emitter signal wiring patterns arranged parallel to the conductor are close to each other and parallel to each other, they act to cancel each other's inductance. In other words, the emitter signal line output from the base drive circuit is wired from the vicinity of the base terminal to the common emitter terminal located at a distance by the emitter signal wiring pattern, but it is immediately folded back by the conductor directly under this pattern and connected to the base. Since it returns to the vicinity of the terminal, the inductance during this period can be made extremely small. Additionally, between the base drive circuit and the base terminal, the inductance can be reduced by arranging the base signal wiring pattern and emitter signal wiring pattern next to each other in parallel, so that the inductance can be reduced from the base drive circuit to the transistor chip. Wiring with extremely low inductance can be realized.

本発明によれば複数のトランジスタを集積し、かつ端子
ぼを少なくできるので、作業工数を少なくすることがで
き、また信頼性に優れた小型のインバータ装置を実現で
きる。
According to the present invention, since a plurality of transistors can be integrated and the number of terminals can be reduced, the number of work steps can be reduced, and a small inverter device with excellent reliability can be realized.

(実施例) 以下に本発明の実TJ’m例を説明する。(Example) An actual TJ'm example of the present invention will be explained below.

第1図に本発明によるトランジスタモジュールの外観図
と、インバータとして配線する際の実装配線図の例を示
す。図中てトランジスタモジュール1の端子配列は第4
図の従来の例と同一である。また、これらの端子に対す
る配線はプリント基板2によって実現されており、この
モシュルの内部回路は第5図で示した回路と同様である
FIG. 1 shows an external view of a transistor module according to the present invention and an example of a mounting wiring diagram when wiring it as an inverter. In the figure, the terminal arrangement of transistor module 1 is 4th.
This is the same as the conventional example shown in the figure. Further, wiring for these terminals is realized by a printed circuit board 2, and the internal circuit of this moshul is similar to the circuit shown in FIG.

第1図において、符号3で示す部分がトランジスタTR
2、TR4、Tl16の各エミッタを接続する導体であ
り、各ベース端子B2.B4,86の近傍を通って配置
されている。また、プリント基板2上にはエミッタ信号
配線パターン4が、各エミッタを接続する導体3に対し
て丁度上になるように、かつ平行に設けられている。第
2図にトランジスタモジュール1の内部の配線構造の例
を示す。第2図に示すようにトランジスタTR2,TR
4TR6の各エミッタを接続する導体3は、各ベース端
子82.B4,86とほぼ同じ高さの位置(つまり、近
傍の平面上)において各エミッタを接続している。また
、各トランジスタのチップから導体3の各エミッタの接
続部までの配線は、図に示すようにベース端子の配線と
平行して配線されるように工夫されている。
In FIG. 1, the part indicated by numeral 3 is the transistor TR.
2, TR4, and Tl16, and each base terminal B2. It is placed passing near B4 and 86. Furthermore, an emitter signal wiring pattern 4 is provided on the printed circuit board 2 so as to be just above and parallel to the conductor 3 connecting each emitter. FIG. 2 shows an example of the internal wiring structure of the transistor module 1. As shown in Figure 2, transistors TR2, TR
The conductor 3 connecting each emitter of 4TR6 is connected to each base terminal 82 . Each emitter is connected at a position approximately at the same height as B4, 86 (that is, on a nearby plane). Further, the wiring from the chip of each transistor to the connection portion of each emitter of the conductor 3 is designed to be wired in parallel with the wiring of the base terminal as shown in the figure.

この様な内部の配線構造によって、例えばトランジスタ
TR2に関して説明すると、■で示す部分及びB2端子
に、ベースドライブ回路から出力されるエミッタ信号及
びベース信号を接続できれば、前述した様な内部インダ
クタンスによる弊害は発生しない、しかし、0部でエミ
ッタ信号を接続するためには端子を増やすことになり、
本発明の目的に反する。そこで、第1図に示す様にプリ
ント基板2上に0部の直ぐ真上にエミッタ信号配線パタ
ーン4を設け、0部で各ベースドライブ回路から出力さ
れるエミッタ信号を接続している。この0部及び0部の
間の配線経路は、■部−N@子−〇部という経路であり
、物理的な配線長は長いものの、その間に折り返して平
行して配線されていることからインダクタンスは極めて
小さい。よって、0部に接続されたエミッタ信号は、等
価的に0部に接続されたことに等しい。
With such an internal wiring structure, for example, regarding the transistor TR2, if the emitter signal and base signal output from the base drive circuit can be connected to the part indicated by ■ and the B2 terminal, the adverse effects caused by the internal inductance as described above can be avoided. It does not occur, but in order to connect the emitter signal at part 0, you will need to increase the number of terminals.
This is contrary to the purpose of the present invention. Therefore, as shown in FIG. 1, an emitter signal wiring pattern 4 is provided on the printed circuit board 2 immediately above the 0 section, and the emitter signals output from each base drive circuit are connected at the 0 section. The wiring route between parts 0 and 0 is the route ■ part - N @ child - ○ part, and although the physical wiring length is long, the inductance is low because the wiring is turned back and parallel between them. is extremely small. Therefore, the emitter signal connected to the 0 part is equivalent to being connected to the 0 part.

また、第3図に本発明によるトランジスタモジュール1
の内部配線構造の他の例を示す。この例においては、各
エミッタを接続する導体3と各ベース端子82,414
 、BSと各トランジスタチップに至るまでの配線8を
ツイストペア線8を使用して行なっている。その目的は
、0部からトランジスタのチップまでのインダクタンス
を小さくすることである。しかしながら、この場合は第
3図から明らかなように、各トランジスタのエミッタの
配線が板状の導体3による配線とツイストペア線8によ
る配線の2つの経路を持ってしまう。そのため、本来は
板状の導体3を流れていたエミッタ電流がツイストペア
線8に流れることがある。この対策としては、第3図に
示すようにツイストへアM8をフェライトリングコア7
に通すことが有効であり、ツイストペア線8に流れる電
流を信号電流のみにすることができる。
Further, FIG. 3 shows a transistor module 1 according to the present invention.
Another example of the internal wiring structure is shown below. In this example, the conductor 3 connecting each emitter and each base terminal 82,414
, BS and each transistor chip are wired using twisted pair wires 8. The purpose is to reduce the inductance from the zero section to the tip of the transistor. However, in this case, as is clear from FIG. 3, the wiring for the emitter of each transistor has two routes, one using the plate-shaped conductor 3 and the other using the twisted pair wire 8. Therefore, the emitter current that originally flowed through the plate-shaped conductor 3 may flow through the twisted pair wire 8. As a countermeasure for this, as shown in Figure 3, twist the M8 to the ferrite ring core 7.
It is effective to pass the current through the twisted pair wire 8 to only the signal current.

本実施例ではトランジスタTRI、TR3,TR5の各
コレクタを接続する導体も、第1図中て符号5に示す様
に、また第2図中で符号5に示す様に各エミッタを接続
する導体3と平行に隣り合って配置しであるため、P端
子及びN端子の間の内部インダクタンスを極めて小さく
することかできる。なお、本発明による構造によって内
部インダクタンスを極めて小さくすることができるが、
残念ながら完全に無くすることは困難である。そのため
、IGBTやMOS−FETなどの様に高速で高いdi
/dtを実現できるトランジスタを使用する場合には、
極わずかに残存するインダクタンスによって前述した様
な弊害が発生する。この弊害を解決するためには、rG
BTやMOS−FETのゲートに直列に接続されるゲー
ト抵抗の値をトランジスタの配置に応じて調整する( 
IGBTやMOS−FETはゲート抵抗によってスイッ
チングスピードを可変できる)などの対策が必要である
In this embodiment, the conductors connecting the collectors of the transistors TRI, TR3, and TR5 are also connected to the conductor 3, which connects the emitters, as shown by the reference numeral 5 in FIG. Since the terminals are arranged parallel to each other and adjacent to each other, the internal inductance between the P terminal and the N terminal can be made extremely small. Note that although the structure according to the present invention allows the internal inductance to be extremely small,
Unfortunately, it is difficult to eliminate it completely. Therefore, high-speed and high di
When using a transistor that can realize /dt,
The very small amount of inductance that remains causes the above-mentioned problems. In order to solve this problem, rG
Adjust the value of the gate resistance connected in series to the gate of BT or MOS-FET according to the arrangement of the transistor (
Countermeasures such as IGBTs and MOS-FETs whose switching speeds can be varied by adjusting the gate resistance are required.

(発明の効果) 以上のように、本発明によれば、複数のトランジスタを
内蔵したトランジスタモジュールにおいて、端子を共通
化することによって最低限の端子数としたトランジスタ
モジュールを、トランジスタの動作特性に影響を与える
ことなく実現することができる。その結果、高集積化に
よる小型化高信頼性化を実現し、かつ性能を確保したイ
ンバータ装置を実現てきる。
(Effects of the Invention) As described above, according to the present invention, in a transistor module having a plurality of built-in transistors, it is possible to reduce the number of terminals to a minimum by making the terminals common, thereby affecting the operating characteristics of the transistors. This can be achieved without giving any. As a result, it is possible to realize an inverter device that is compact and highly reliable due to high integration, and that also maintains performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるトランジスタモジュールの外観図
とインバータとして配線する際の実装配線図、第2図は
本発明によるトランジスタモジュールの内部配線構造の
例を示す図、第3図は本発明によるトランジスタモジュ
ールの内部配線構造の他の例を示す図、第4図は本発明
の対象となるトランジスタモジュールの従来技術の外観
図、第5図はその内部回路、第6図は本発明が解決しよ
うとする課題を説明するための回路図である。 1、lO・・・トランジスタモジュール、2・・・プリ
ント基板、3・・・導体、4・・・エミッタ信号配線パ
ター5・・・各コレクタを接続する導体、 6A、6B ベースドライブ回路、 7・・・フエライ リングコ 8・・・ツイストペア線。
FIG. 1 is an external view of a transistor module according to the present invention and a mounting wiring diagram when wiring it as an inverter, FIG. 2 is a diagram showing an example of the internal wiring structure of a transistor module according to the present invention, and FIG. 3 is a transistor module according to the present invention. A diagram showing another example of the internal wiring structure of a module, FIG. 4 is an external view of a prior art transistor module to which the present invention is applied, FIG. 5 is an internal circuit thereof, and FIG. FIG. 1. IO...Transistor module, 2...Printed circuit board, 3...Conductor, 4...Emitter signal wiring pattern 5...Conductor connecting each collector, 6A, 6B Base drive circuit, 7. ...Fuerairingco8...Twisted pair wire.

Claims (1)

【特許請求の範囲】 1、エミッタが互いに接続された複数のトランジスタと
、前記トランジスタの各ベース端子と同一もしくは近傍
の平面上で前記トランジスタの各エミッタを接続し、か
つ前記ベース端子の各近傍を通って配置され、前記各ト
ランジスタに共通のエミッタ端子に接続される導体とを
備えたことを特徴とするトランジスタモジュール。 2、前記各端子はモジュールの上面に形成された凸部上
に設けられ、前記各エミッタを接続する導体は絶縁材で
被覆されており、前記絶縁材を含む前記導体の高さが前
記凸部の上面と同一の高さになる様に配置されている請
求項1に記載のトランジスタモジュール。 3、エミッタが互いに接続された第1のトランジスタ群
と、コレクタが互いに接続された第2のトランジスタ群
と、前記第1のトランジスタ群の各エミッタを接続し共
通のエミッタ端子に接続される第1の導体と、前記第2
のトランジスタ群の各コレクタを接続し共通のコレクタ
端子に接続されると共に、前記第1の導体と隣り合って
平行に配置された第2の導体とを備えたことを特徴とす
るトランジスタモジュール。 4、請求項2又は3に記載のトランジスタモジュールを
使用し、前記トランジスタモジュールの各端子を配線パ
ターンによって接続するプリント基板を備えたインバー
タ装置において、前記トランジスタを駆動するベースド
ライブ回路から前記トランジスタモジュールのベース端
子の近傍に至る区間は、前記ベースドライブ回路から出
力されるベース信号配線パターンと隣り合って平行に配
置され、前記ベース端子の近傍から前記共通のエミッタ
端子に至る区間は、前記各エミッタを接続する導体に平
行して配置されるエミッタ信号配線パターンを具備して
いることを特徴とするインバータ装置。
[Claims] 1. A plurality of transistors whose emitters are connected to each other, and each emitter of the transistors is connected on the same plane or in the vicinity of each base terminal of the transistors, and each of the emitters of the transistors is connected to each other in the vicinity of each base terminal. a conductor disposed through the transistor and connected to an emitter terminal common to each of the transistors. 2. Each of the terminals is provided on a convex portion formed on the top surface of the module, the conductor connecting each emitter is covered with an insulating material, and the height of the conductor including the insulating material is equal to the convex portion. 2. The transistor module according to claim 1, wherein the transistor module is arranged at the same height as the top surface of the transistor module. 3. A first transistor group whose emitters are connected to each other, a second transistor group whose collectors are connected to each other, and a first transistor group whose emitters are connected to each other and connected to a common emitter terminal. and the second conductor.
A transistor module comprising: a second conductor that connects the collectors of the transistor groups and is connected to a common collector terminal, and that is arranged adjacent to and parallel to the first conductor. 4. An inverter device that uses the transistor module according to claim 2 or 3 and includes a printed circuit board that connects each terminal of the transistor module by a wiring pattern, in which a base drive circuit for driving the transistor is connected to the transistor module. The section extending from the vicinity of the base terminal is arranged adjacent to and parallel to the base signal wiring pattern output from the base drive circuit, and the section extending from the vicinity of the base terminal to the common emitter terminal is arranged parallel to the base signal wiring pattern output from the base drive circuit. An inverter device comprising an emitter signal wiring pattern arranged parallel to a conductor to be connected.
JP2095354A 1990-04-11 1990-04-11 Inverter module Expired - Lifetime JP2585834B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2095354A JP2585834B2 (en) 1990-04-11 1990-04-11 Inverter module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2095354A JP2585834B2 (en) 1990-04-11 1990-04-11 Inverter module

Publications (2)

Publication Number Publication Date
JPH03292764A true JPH03292764A (en) 1991-12-24
JP2585834B2 JP2585834B2 (en) 1997-02-26

Family

ID=14135324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2095354A Expired - Lifetime JP2585834B2 (en) 1990-04-11 1990-04-11 Inverter module

Country Status (1)

Country Link
JP (1) JP2585834B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083603A2 (en) * 1999-09-08 2001-03-14 IXYS Semiconductor GmbH Power semiconductor module
JP2007266608A (en) * 2006-03-29 2007-10-11 Infineon Technologies Ag Semiconductor module
JP2011244572A (en) * 2010-05-18 2011-12-01 Fuji Electric Co Ltd Power conversion device, control type semiconductor element of discrete type, and control type semiconductor element module
JP2012227979A (en) * 2011-04-14 2012-11-15 Yaskawa Electric Corp Coil switching device for ac motor and ac motor drive system
JP2016197956A (en) * 2015-04-03 2016-11-24 富士電機株式会社 Gate drive device and power conversion device having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6157540U (en) * 1984-09-19 1986-04-17
JPS62115793U (en) * 1986-01-10 1987-07-23
JPS63193553A (en) * 1987-01-21 1988-08-10 シーメンス、アクチエンゲゼルシヤフト Semiconductor device
JPH01194344A (en) * 1988-01-28 1989-08-04 Fuji Electric Co Ltd Parallel connection of power transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6157540U (en) * 1984-09-19 1986-04-17
JPS62115793U (en) * 1986-01-10 1987-07-23
JPS63193553A (en) * 1987-01-21 1988-08-10 シーメンス、アクチエンゲゼルシヤフト Semiconductor device
JPH01194344A (en) * 1988-01-28 1989-08-04 Fuji Electric Co Ltd Parallel connection of power transistors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083603A2 (en) * 1999-09-08 2001-03-14 IXYS Semiconductor GmbH Power semiconductor module
EP1083603A3 (en) * 1999-09-08 2001-07-11 IXYS Semiconductor GmbH Power semiconductor module
JP2007266608A (en) * 2006-03-29 2007-10-11 Infineon Technologies Ag Semiconductor module
JP2011244572A (en) * 2010-05-18 2011-12-01 Fuji Electric Co Ltd Power conversion device, control type semiconductor element of discrete type, and control type semiconductor element module
JP2012227979A (en) * 2011-04-14 2012-11-15 Yaskawa Electric Corp Coil switching device for ac motor and ac motor drive system
JP2016197956A (en) * 2015-04-03 2016-11-24 富士電機株式会社 Gate drive device and power conversion device having the same

Also Published As

Publication number Publication date
JP2585834B2 (en) 1997-02-26

Similar Documents

Publication Publication Date Title
US5459356A (en) Power semiconductor module having a plurality of semiconductor arrangements
US5466969A (en) Intelligent power device module
JP4532303B2 (en) Semiconductor module
US5512782A (en) Semiconductor device for DC/AC converter
JPH05218285A (en) Integrated-circuit chip package
JPH01181540A (en) Tab package
JPH0372666A (en) Semiconductor integrated circuit device
JPS62224034A (en) Semiconductor device
CN114342071A (en) Package for power electronics
JPH0213861B2 (en)
JP2979930B2 (en) Power semiconductor device package
JPH03292764A (en) Transistor module and inverter device
JP2003224243A (en) Semiconductor device
JP3462921B2 (en) Semiconductor device
JP2008098308A (en) Semiconductor device
KR960013630B1 (en) Low noise integrated circuit and leadframe
JPH07118507B2 (en) Semiconductor integrated circuit using bump mounting
EP0527033A2 (en) Semiconductor module
JPS63255953A (en) Circuit device sealed with insulator
JP2744675B2 (en) Transistor module
JP2002299544A (en) Semiconductor device
JPH099644A (en) Semiconductor device for power
JPH0729933A (en) Power semiconductor device
JP2879787B2 (en) Semiconductor package for high density surface mounting and semiconductor mounting substrate
JP2599757B2 (en) Semiconductor device