JP2585834B2 - Inverter module - Google Patents
Inverter moduleInfo
- Publication number
- JP2585834B2 JP2585834B2 JP2095354A JP9535490A JP2585834B2 JP 2585834 B2 JP2585834 B2 JP 2585834B2 JP 2095354 A JP2095354 A JP 2095354A JP 9535490 A JP9535490 A JP 9535490A JP 2585834 B2 JP2585834 B2 JP 2585834B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- module
- terminals
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、交流電動機を可変速駆動するインバータ等
に使用されるトランジスタモジュールの構造及びこのト
ランジスタモジュールを使用したインバータ装置に関す
る。The present invention relates to a structure of a transistor module used for an inverter or the like that drives an AC motor at a variable speed, and an inverter device using the transistor module.
（従来の技術） 近年、交流電動機を可変速駆動するインバータ装置に
対して高集積化，高信頼性化の要求が高まっており、か
かるニーズに応えるべく複数のトランジスタを内蔵した
トランジスタモジュールが実用化されている。(Prior art) In recent years, there has been an increasing demand for higher integration and higher reliability of inverter devices that drive an AC motor at a variable speed, and a transistor module incorporating a plurality of transistors has been put into practical use to meet such needs. Have been.
第４図に現在実用化されているトランジスタモジュー
ル10の外観図を示す。このトランジスタモジュール10は
インバータを構成する６個のトランジスタを全て１つの
パッケージにモジュール化したもので、このモジュール
１個でインバータが構成できるという便利なものであ
る。第５図にこのトランジスタモジュール10の内部回路
図を示す。FIG. 4 shows an external view of a transistor module 10 currently in practical use. This transistor module 10 is a module in which all six transistors constituting an inverter are modularized into one package, and it is convenient that an inverter can be constituted by one module. FIG. 5 shows an internal circuit diagram of the transistor module 10.
このトランジスタモジュール10は全ての端子を上面に
且つ同一平面上に配置したことによって、各端子への接
続をプリント基板を利用して行なうことが出来、また、
ねじ止めによる接続端子としたことによって、装置の配
線作業の工数を軽減出来る。さらに第５図の内部回路図
に示す様に、トランジスタTR1,TR3,TR5の各コレクタ、
トランジスタTR2,TR4,TR6の各エミッタ、トランジスタT
R1,TR3,TR5の各エミッタと出力端子（U,V,W）とを共用
の端子とすることによって端子数を少なくし、原価の低
減を実現している。In this transistor module 10, all terminals are arranged on the upper surface and on the same plane, so that connection to each terminal can be performed using a printed circuit board.
The use of screw connection terminals can reduce the man-hour for wiring work of the device. Further, as shown in the internal circuit diagram of FIG. 5, each collector of the transistors TR1, TR3 and TR5,
Each emitter of transistors TR2, TR4, TR6, transistor T
By using the emitters of R1, TR3, and TR5 and the output terminals (U, V, W) as common terminals, the number of terminals is reduced and the cost is reduced.
（発明が解決しようとする課題） 第４図の従来のトランジスタモジュール10はトランジ
スタTR2,TR4,TR6の各エミッタを共用し、１つの端子
（Ｎ）として共通化しているために、以下に述べる様な
課題があった。(Problems to be Solved by the Invention) The conventional transistor module 10 shown in FIG. 4 shares the emitters of the transistors TR2, TR4, and TR6 and is commonly used as one terminal (N). Challenges.
かかる課題を第６図に基づいて、トランジスタTR2を
例として説明する。トランジスタTR2を駆動するベース
ドライブ回路6Bの出力はトランジスタモジュール10のB2
端子及びＮ端子に接続されているが、第４図から判るよ
うにB2端子及びＮ端子は離れた位置に配置されており、
その結果、第６図にl3,l4で示す様にベースドライブ回
路6BとトランジスタTR2を結ぶ回路中にインダクタンス
（l3,l4）が生じてしまう。このインダクタンスl3,l4の
影響によって、モジュール内部のトランジスタのチップ
に実際に印加されるベース信号に遅れを生じ、トランジ
スタのスイッチングスピードがトランジスタチップの本
来持っているスピードよりも遅くなってしまうという弊
害が発生する。また、第６図に示すインダクタンスl1,l
4には、トランジスタのスイッチングに伴なって不連続
で高い変化率（di/dt）を持った電流が流れるために、
このインダクタンスl1,l4の両端には高いサージ電圧
（ｅ＝ｌ・di/dt）が発生し、トランジスタチップを過
電圧により破壊し易いなどの弊害が生じている。Such a problem will be described with reference to FIG. 6, taking the transistor TR2 as an example. The output of the base drive circuit 6B that drives the transistor TR2 is B2 of the transistor module 10.
Although the terminal is connected to the terminal and the N terminal, as can be seen from FIG. 4, the B2 terminal and the N terminal are arranged at separate positions,
As a result, the inductance in the circuit connecting the l 3, l base drive circuit 6B and the transistor TR2 as shown by 4 in FIG. 6 (l 3, l 4) occurs. Due to the effects of these inductances l 3 and l 4, the base signal actually applied to the transistor chip inside the module will be delayed, and the switching speed of the transistor will be lower than the intrinsic speed of the transistor chip An adverse effect occurs. In addition, the inductances l 1 and l shown in FIG.
4 is a discontinuous current with a high rate of change (di / dt) flowing with the switching of the transistor.
A high surge voltage (e = 1 · di / dt) is generated at both ends of the inductances l 1 and l 4 , causing a problem that the transistor chip is easily broken by an overvoltage.
すなわち、インバータの小型化，高信頼化の要求が高
まり、この要求に応えるためにインバータを構成するト
ランジスタを１つのパッケージに集積したトランジスタ
モジュールが実用化されている（例えば6in1モジュール
など）。かかる従来のトランジスタモジュールでは端子
数を少なくするために、互いに接続されるエミッタなど
を共通化した１つの端子としている。しかし、このよう
に端子を共用することによって、各トランジスタのエミ
ッタ線のインダクタンスが大きくなって動作特性に影響
を与え、トランジスタ本来の性能が発揮できないという
弊害が生じているのである。In other words, demands for downsizing and high reliability of the inverter are increasing, and a transistor module in which transistors constituting the inverter are integrated in one package has been put to practical use (for example, a 6-in-1 module or the like). In such a conventional transistor module, in order to reduce the number of terminals, an emitter and the like connected to each other are shared as one terminal. However, by sharing the terminals in this way, the inductance of the emitter line of each transistor increases, affecting the operation characteristics, and causing a problem that the intrinsic performance of the transistor cannot be exhibited.
本発明は上述のような事情よりなされたものであり、
本発明の目的は、第５図に示す様な内部回路のトランジ
スタモジュールにおいてベースドライブ回路からトラン
ジスタのチップに至るまでのインダクタンスを小さく
し、トランジスタの特性を損なうことなくエミッタ端子
等を共用化して、最低限の端子数で良好な特性を得るト
ランジスタモジュール及びそれを用いたインバータ装置
を提供することにある。The present invention has been made under the circumstances described above,
An object of the present invention is to reduce the inductance from the base drive circuit to the transistor chip in a transistor module having an internal circuit as shown in FIG. 5, and to share the emitter terminal and the like without impairing the characteristics of the transistor. An object of the present invention is to provide a transistor module that obtains good characteristics with a minimum number of terminals and an inverter device using the same.
（課題を解決するための手段） 本発明は、エミッタが互いに接続された３つのトラン
ジスタから成る第１トランジスタ群と、当該第１トラン
ジスタ群の各ベースの端子と、当該第１トランジスタ群
の共通エミッタ端子と、コレクタが互いに接続された３
つのトランジスタから成る第２のトランジスタ群と、当
該第２トランジスタ群の各ベース端子と、当該第２トラ
ンジスタ群の共通コレクタ端子とを備え、かつ前記端子
のそれぞれをモジュールの上面に設けたトランジスタモ
ジュールに関し、本発明の上記目的は前記第１トランジ
スタ群の各ベース端子と同一平面上に配置され、かつ当
該各ベース端子のそれぞれに隣り合って配置され、前記
第１トランジスタ群のエミッタを互いに接続すると共に
当該各エミッタを共通のエミッタ端子に接続する導体を
備えることによって達成される。(Means for Solving the Problems) The present invention provides a first transistor group including three transistors whose emitters are connected to each other, a terminal of each base of the first transistor group, and a common emitter of the first transistor group. Terminal and collector connected to each other
A transistor module comprising: a second transistor group including two transistors; respective base terminals of the second transistor group; and a common collector terminal of the second transistor group, wherein each of the terminals is provided on an upper surface of the module. The object of the present invention is to arrange the base terminals of the first transistor group on the same plane and to be adjacent to each of the base terminals to connect the emitters of the first transistor group to each other. This is achieved by providing a conductor connecting each such emitter to a common emitter terminal.
（作用） 本発明のトランジスタモジュールは、トランジスタモ
ジュール内部にあって、各ベース端子の近傍を通って各
エミッタを接続し、共通のエミッタ端子に接続される導
体と、プリント基板上にあって、この導体に平行して配
置されているエミッタ信号配線パターンが近接してかつ
平行しているために、お互いにインダクタンスをキャン
セルする様に作用する。すなわち、ベースドライブ回路
から出力されたエミッタ信号線は、ベース端子の近傍か
らエミッタ信号配線パターンによって離れた位置にある
共通エミッタ端子に配線されるが、このパターンの直下
にある導体によって直ぐ折返してベース端子近傍まで戻
って来るので、この間のインダクタンスを極めて小さく
することが出来る。また、ベースドライブ回路からベー
ス端子までの間は、ベース信号配線パターンとエミッタ
信号配線パターンを隣り合って平行に配置することによ
ってインダクタンスを小さくできるので、結局ベースド
ライブ回路からトランジスタのチップに至るまでインダ
クタンスの極めて小さな配線を実現できる。(Operation) The transistor module according to the present invention is provided inside the transistor module, connects each emitter through the vicinity of each base terminal, and has a conductor connected to a common emitter terminal and a conductor on the printed circuit board. Since the emitter signal wiring patterns arranged parallel to the conductor are close to and parallel to each other, they act to cancel each other out of inductance. That is, the emitter signal line output from the base drive circuit is wired to the common emitter terminal located at a position separated from the vicinity of the base terminal by the emitter signal wiring pattern. Since it returns to the vicinity of the terminal, the inductance during this time can be extremely reduced. In addition, the inductance between the base drive circuit and the base terminal can be reduced by arranging the base signal wiring pattern and the emitter signal wiring pattern next to each other in parallel. Extremely small wiring can be realized.
本発明によれば複数のトランジスタを集積し、かつ端
子数を少なくできるので、作業工数を少なくすることが
でき、また信頼性に優れた小型のインバータ装置を実現
できる。According to the present invention, since a plurality of transistors can be integrated and the number of terminals can be reduced, the number of operation steps can be reduced, and a small-sized inverter device excellent in reliability can be realized.
（実施例） 以下に本発明の実施例を説明する。(Example) An example of the present invention will be described below.
第１図に本発明によるトランジスタモジュールの外観
図と、インバータとして配線する際の実装配線図の例を
示す。図中でトランジスタモジュール１の端子配列は第
４図の従来の例と同一である。また、これらの端子に対
する配線はプリント基板２によって実現されており、こ
のモジュールの内部回路は第５図で示した回路と同様で
ある。FIG. 1 shows an external view of a transistor module according to the present invention and an example of a mounting wiring diagram when wiring as an inverter. In the figure, the terminal arrangement of the transistor module 1 is the same as that of the conventional example shown in FIG. The wiring for these terminals is realized by the printed circuit board 2, and the internal circuit of this module is the same as the circuit shown in FIG.
第１図において、符号３で示す部分がトランジスタTR
2,TR4,TR6の各エミッタを接続する導体であり、各ベー
ス端子B2,B4,B6の近傍を通って配置されている。また、
プリント基板２上にはエミッタ信号配線パターン４が、
各エミッタを接続する導体３に対して丁度上になるよう
に、かつ平行に設けられている。第２図にトランジスタ
モジュール１の内部の配線構造の例を示す。第２図に示
すようにトランジスタTR2,TR4,TR6の各エミッタを接続
する導体３は、各ベース端子B2,B4,B6とほぼ同じ高さの
位置（つまり、近傍の平面上）において各エミッタを接
続している。また、各トランジスタのチップから導体３
の各エミッタの接続部までの配線は、図に示すようにベ
ース端子の配線と平行して配線されるように工夫されて
いる。In FIG. 1, a portion indicated by reference numeral 3 is a transistor TR.
2, a conductor connecting the respective emitters of TR4 and TR6, and is disposed near the base terminals B2, B4 and B6. Also,
On the printed circuit board 2, an emitter signal wiring pattern 4 is provided.
It is provided just above and parallel to the conductor 3 connecting each emitter. FIG. 2 shows an example of an internal wiring structure of the transistor module 1. As shown in FIG. 2, the conductor 3 connecting the emitters of the transistors TR2, TR4, and TR6 is connected to the emitters at positions substantially at the same height as the base terminals B2, B4, and B6 (that is, on a nearby plane). Connected. In addition, the conductor 3
The wiring up to the connection part of each emitter is designed so as to be wired in parallel with the wiring of the base terminal as shown in the figure.
この様な内部の配線構造によって、例えばトランジス
タTR2に関して説明すると、で示す部分及びB2端子
に、ベースドライブ回路から出力されるエミッタ信号及
びベース信号を接続できれば、前述した様な内部インダ
クタンスによる弊害は発生しない。しかし、部でエミ
ッタ信号を接続するためには端子を増やすことになり、
本発明の目的に反する。そこで、第１図に示す様にプリ
ント基板２上に部の直ぐ真上にエミッタ信号配線パタ
ーン４を設け、部で各ベースドライブ回路から出力さ
れるエミッタ信号を接続している。この部及び部の
間の配線経路は、部→Ｎ端子→部という経路であ
り、物理的な配線長は長いものの、その間に折り返して
平行して配線されていることからインダクタンスは極め
て小さい。よって、部に接続されたエミッタ信号は、
等価的にに接続されたことに等しい。With such an internal wiring structure, for example, regarding the transistor TR2, if the emitter signal and the base signal output from the base drive circuit can be connected to the portion indicated by and the B2 terminal, the adverse effect due to the internal inductance described above occurs. do not do. However, in order to connect the emitter signal in the part, the number of terminals will be increased,
Contrary to the object of the present invention. Therefore, as shown in FIG. 1, an emitter signal wiring pattern 4 is provided on the printed circuit board 2 immediately above the portion, and the emitter signal output from each base drive circuit is connected in the portion. The wiring path between the parts is a path from the part to the N terminal to the part, and although the physical wiring length is long, the inductance is extremely small because the wiring is folded back and parallel between them. Therefore, the emitter signal connected to the part
Equivalently connected to.
また、第３図に本発明によるトランジスタモジュール
１の内部配線構造の他の例を示す。この例においては、
各エミッタを接続する導体３と各ベース端子B2,B4,B6と
各トランジスタチップに至るまでの配線８をツイストペ
ア線８を使用して行なっている。その目的は，部から
トランジスタのチップまでのインダクタンスを小さくす
ることである。しかしながら、この場合は第３図から明
らかなように、各トランジスタのエミッタ配線が板状の
導体３による配線とツイストペア線８による配線の２つ
の経路を持ってしまう。そのため、本来は板状の導体３
を流れていたエミッタ電流がツイストペア線８に流れる
ことがある。この対策としては、第３図に示すようにツ
イストペア線８をフェライトリングコア７に通すことが
有効であり、ツイストペア線８に流れる電流を信号電流
のみにすることができる。FIG. 3 shows another example of the internal wiring structure of the transistor module 1 according to the present invention. In this example,
The conductors 3 connecting the emitters, the base terminals B2, B4, B6, and the wirings 8 to the respective transistor chips are formed using the twisted pair wires 8. The purpose is to reduce the inductance from the part to the transistor chip. However, in this case, as is apparent from FIG. 3, the emitter wiring of each transistor has two paths, that is, wiring by the plate-shaped conductor 3 and wiring by the twisted pair wire 8. Therefore, the originally plate-shaped conductor 3
May flow through the twisted pair line 8. As a countermeasure, it is effective to pass the twisted pair wire 8 through the ferrite ring core 7 as shown in FIG. 3, and the current flowing through the twisted pair wire 8 can be made only a signal current.
本実施例ではトランジスタTR1,TR3,TR5の各コレクタ
を接続する導体も、第１図中で符号５に示す様に、また
第２図中で符号に示す様に各エミッタを接続する導体３
と平行に隣り合って配置してあるため、Ｐ端子及びＮ端
子の間の内部インダクタンスを極めて小さくすることが
できる。なお、本発明による構造によってベースドライ
ブ回路からトランジスタのチップに至るまでのインダク
タンスを極めて小さくすることができるが、残念ながら
完全に無くすることは困難である。そのため、IGBTやMO
S−FETなどの様に高速で高いdi/dtを実現できるトラン
ジスタを使用す場合には、極わずかに残存するインダク
タンスによって前述した様な弊害が発生する。この弊害
を解決するためには、IGBTやMOS−FETのゲートに直列に
接続されるゲート抵抗の値をトランジスタの配置に応じ
て調整する（IGBTやMOS−FETはゲート抵抗によってスイ
ッチングスピードを可変できる）などの対策が必要であ
る。In this embodiment, the conductors connecting the collectors of the transistors TR1, TR3 and TR5 are also the conductors 3 connecting the emitters as shown in FIG. 1 and as shown in FIG.
, The internal inductance between the P terminal and the N terminal can be extremely reduced. Although the inductance from the base drive circuit to the transistor chip can be extremely reduced by the structure according to the present invention, it is unfortunately difficult to completely eliminate it. Therefore, IGBT and MO
When a transistor such as an S-FET that can realize a high di / dt at a high speed is used, the above-described adverse effects occur due to an extremely small remaining inductance. To solve this problem, adjust the value of the gate resistance connected in series to the gate of the IGBT or MOS-FET according to the transistor arrangement (the switching speed of the IGBT or MOS-FET can be varied by the gate resistance. ) And other measures are required.
（発明の効果） 以上のように、本発明によれば、複数のトランジスタ
を内蔵したトランジスタモジュールにおいて、端子を共
通化することによって最低限の端子数としたトランジス
タモジュールを、トランジスタの動作特性に影響を与え
ることなく実現することができる。その結果、高集積化
による小型化，高信頼性化を実現し、かつ性能を確保し
たインバータ装置を実現できる。(Effects of the Invention) As described above, according to the present invention, in a transistor module having a plurality of built-in transistors, the transistor module having the minimum number of terminals by sharing terminals has an effect on the operation characteristics of the transistors. Can be realized without giving As a result, it is possible to realize an inverter device which achieves miniaturization and high reliability by high integration and ensures performance.
第１図は本発明によるトランジスタモジュールの外観図
とインバータとして配線する際の実装配線図、第２図は
本発明によるトランジスタモジュールの内部配線構造の
例を示す図、第３図は本発明によるトランジスタモジュ
ールの内部配線構造の他の例を示す図、第４図は本発明
の対象となるトランジスタモジュールの従来技術の外観
図、第５図はその内部回路、第６図は本発明が解決しよ
うとする課題を説明するための回路図である。 1,10……トランジスタモジュール、２……プリント基
板、３……導体、４……エミッタ信号配線パターン、５
……各コレクタを接続する導体、6A,6B……ベースドラ
イブ回路、７……フェライトリングコア、８……ツイス
トペア線。FIG. 1 is an external view of a transistor module according to the present invention and a mounting wiring diagram when wiring as an inverter, FIG. 2 is a diagram showing an example of an internal wiring structure of the transistor module according to the present invention, and FIG. 3 is a transistor according to the present invention. FIG. 4 is a diagram showing another example of the internal wiring structure of the module, FIG. 4 is an external view of a conventional transistor module to which the present invention is applied, FIG. 5 is its internal circuit, and FIG. FIG. 3 is a circuit diagram for explaining a problem to be solved. 1,10 ... transistor module, 2 ... printed board, 3 ... conductor, 4 ... emitter signal wiring pattern, 5
...... Conductors connecting each collector, 6A, 6B ... Base drive circuit, 7 ... Ferrite ring core, 8 ... Twisted pair wire.
Claims (1)
ジスタから成る第１トランジスタ群と、当該第１トラン
ジスタ群の各ベース端子と、当該第１トランジスタ群の
共通エミッタ端子と、コレクタが互いに接続された３つ
のトランジスタから成る第２トランジスタ群と、当該第
２トランジスタ群の各ベース端子と、当該第２トランジ
スタ群の共通コレクタ端子とを備え、かつ前記端子のそ
れぞれをモジュールの上面に設けたトランジスタモジュ
ールにおいて、前記第１トランジスタ群の各ベース端子
と同一平面上に配置され、かつ当該各ベース端子のそれ
ぞれに隣り合って配置され、前記第１トランジスタ群の
エミッタを互いに接続すると共に当該各エミッタを共通
のエミッタ端子に接続する導体を備えたことを特長とす
るトランジスタモジュール。1. A first transistor group comprising three transistors whose emitters are connected to each other, each base terminal of the first transistor group, a common emitter terminal of the first transistor group, and a collector connected to each other. In a transistor module including a second transistor group including three transistors, each base terminal of the second transistor group, and a common collector terminal of the second transistor group, and each of the terminals is provided on an upper surface of the module. Are arranged on the same plane as the respective base terminals of the first transistor group, and are arranged adjacent to the respective base terminals. The emitters of the first transistor group are connected to each other, and the respective emitters are connected to a common terminal. A transistor module characterized by having a conductor connected to the emitter terminal. Yuru.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095354A JP2585834B2 (en) | 1990-04-11 | 1990-04-11 | Inverter module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095354A JP2585834B2 (en) | 1990-04-11 | 1990-04-11 | Inverter module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03292764A JPH03292764A (en) | 1991-12-24 |
| JP2585834B2 true JP2585834B2 (en) | 1997-02-26 |
Family
ID=14135324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2095354A Expired - Lifetime JP2585834B2 (en) | 1990-04-11 | 1990-04-11 | Inverter module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585834B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19942770A1 (en) * | 1999-09-08 | 2001-03-15 | Ixys Semiconductor Gmbh | Power semiconductor module |
| DE102006014582B4 (en) * | 2006-03-29 | 2011-09-15 | Infineon Technologies Ag | Semiconductor module |
| JP5569141B2 (en) * | 2010-05-18 | 2014-08-13 | 富士電機株式会社 | Power conversion device, discrete type control type semiconductor element and control type semiconductor element module |
| JP5585783B2 (en) * | 2011-04-14 | 2014-09-10 | 株式会社安川電機 | AC motor winding switching device and AC motor drive system |
| JP6806426B2 (en) * | 2015-04-03 | 2021-01-06 | 富士電機株式会社 | Gate drive device and power converter equipped with it |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157540U (en) * | 1984-09-19 | 1986-04-17 | ||
| JPS62115793U (en) * | 1986-01-10 | 1987-07-23 | ||
| US4907068A (en) * | 1987-01-21 | 1990-03-06 | Siemens Aktiengesellschaft | Semiconductor arrangement having at least one semiconductor body |
| JPH073851B2 (en) * | 1988-01-28 | 1995-01-18 | 富士電機株式会社 | Parallel connection of power transistors |
-
1990
- 1990-04-11 JP JP2095354A patent/JP2585834B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03292764A (en) | 1991-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501167B2 (en) | Low inductance power wiring structure and semiconductor device | |
| US5459356A (en) | Power semiconductor module having a plurality of semiconductor arrangements | |
| JP4955077B2 (en) | Semiconductor device | |
| JPH0534826B2 (en) | ||
| US5512782A (en) | Semiconductor device for DC/AC converter | |
| JPH0372666A (en) | Semiconductor integrated circuit device | |
| JPH088331B2 (en) | Semiconductor chip package | |
| EP0590986A1 (en) | Lead-on-chip inner lead bonding lead frame, bonding method and apparatus | |
| JPH0494565A (en) | Semiconductor device | |
| JPH0213861B2 (en) | ||
| JPH04307943A (en) | Semiconductor device | |
| JP2585834B2 (en) | Inverter module | |
| JP4484400B2 (en) | Semiconductor device | |
| JP2859223B2 (en) | Semiconductor device | |
| JP2003224243A (en) | Semiconductor device | |
| JPS6326116A (en) | Suppression of power rail disturbance and its influence related to integrated circuit performance | |
| JP2782647B2 (en) | Semiconductor device | |
| JP2744675B2 (en) | Transistor module | |
| JPH07169840A (en) | Semiconductor device | |
| JP2890269B2 (en) | Semiconductor device | |
| JPS6257258B2 (en) | ||
| JP2003179203A (en) | Circuit for driving power semiconductor module and method of constituting the same | |
| CN220324461U (en) | Semiconductor device and electric apparatus | |
| US20240006273A1 (en) | Integrated circuit package with star-connected lead | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver |