JPH03291949A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH03291949A
JPH03291949A JP2093467A JP9346790A JPH03291949A JP H03291949 A JPH03291949 A JP H03291949A JP 2093467 A JP2093467 A JP 2093467A JP 9346790 A JP9346790 A JP 9346790A JP H03291949 A JPH03291949 A JP H03291949A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
conductor layer
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2093467A
Other languages
Japanese (ja)
Other versions
JP2774179B2 (en
Inventor
Mitsuaki Sasaki
佐々木 光昭
Makoto Goto
誠 後藤
Junichi Arita
順一 有田
Munehiro Yamada
宗博 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Cable Ltd
Priority to JP2093467A priority Critical patent/JP2774179B2/en
Publication of JPH03291949A publication Critical patent/JPH03291949A/en
Application granted granted Critical
Publication of JP2774179B2 publication Critical patent/JP2774179B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To obtain a TAB-structure semiconductor device having a structure where the length of an output terminal can be made short by a method wherein individual semiconductor layers which are extended to the circumference of a semiconductor chip and in which an electric current flows are extended only from one side or two adjacent sides or three sides of the semiconductor chip. CONSTITUTION:A semiconductor device is composed of the following: an insulating film 4 in which conductor layer patterns are formed on the main face, a semiconductor chip 5 which is fixed to individual conductor layers 7 of the insulating film 4 via electrodes; and a coating body 13 with which the semiconductor chip 5 and prescribed parts of the insulating film 4 are covered. At the semiconductor device, the individual conductor layers 7 which are extended to the circumference of said semiconductor chip 5 and in which an electric current flows are extended only from one side, two adjacent sides or three sides of the semiconductor chip 5. For example, a semiconductor chip 5 is formed as a long body; electrodes 20 for output use are formed in one long side; electrodes 21 for input use are formed in short sides. An auxiliary pad 23 constituted in such a way that no electric current flows to the other long side is formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に、主面に導体層パターンを有
する絶縁フィルムに半導体チップを搭載し、かつ所望部
分を絶縁性の被覆体で被ってなるTAB (Tape 
Automated Boading)構造の半導体集
積回路装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor device, and particularly to a semiconductor device in which a semiconductor chip is mounted on an insulating film having a conductive layer pattern on its main surface, and desired portions are covered with an insulating covering. Tenaru TAB (Tape
The present invention relates to a semiconductor integrated circuit device having an automated boarding structure.

〔従来の技術〕[Conventional technology]

液晶(LCD)デイスプレィを駆動(ドライブ)する半
導体装置(半導体集積回路装置)として、TAB構造の
半導体集積回路装置が知られている。たとえば、日経B
P社発行「日経エレクトロニクス41988年8月22
日号、P157〜P170および株式会社日立製作所半
導体事業部発行、rGa in」1990年1月号、P
32およびP33には、LCDドライバ用TABが紹介
されている。これらの文献には、半導体チップにおいて
機能ブロック配置が偏った設計となることから、矩形の
半導体チップの対面する一対の辺の一辺側に入力端子を
設けるとともに、他の一辺に出力端子を配した構造のも
のが開示されている。
2. Description of the Related Art A semiconductor integrated circuit device having a TAB structure is known as a semiconductor device (semiconductor integrated circuit device) that drives a liquid crystal (LCD) display. For example, Nikkei B
Published by Company P “Nikkei Electronics 4 August 22, 1988”
day issue, P157-P170 and “rGa in” January 1990 issue, published by Hitachi, Ltd. Semiconductor Division, P
32 and P33 introduce TAB for LCD drivers. In these documents, since the functional block layout of a semiconductor chip is biased, input terminals are provided on one side of a pair of opposing sides of a rectangular semiconductor chip, and output terminals are placed on the other side. structure is disclosed.

また、これらの文献には、LCDパネルとの実装方式に
おいて、TAB構造以外に、Q F P (QuadF
lat Package)構造の駆動用ICも紹介され
ている。
Furthermore, in these documents, in addition to the TAB structure, in the mounting method with the LCD panel, QFP (QuadF
A drive IC with a lat package structure is also introduced.

また、工業調査会発行「電子材料J 1990年3月号
、P21−P26には、液晶デイスプレィにおいて、T
AB−ICドライバを異方性導電フィルムを用いてパネ
ルの端子電極に接続した構造が示されている。
In addition, in "Electronic Materials J, March 1990 issue, P21-P26," published by Kogyo Kenkyukai, there is a report on T
A structure in which an AB-IC driver is connected to terminal electrodes of a panel using an anisotropic conductive film is shown.

また、工業調査会発行「電子材料J 19B9年1月号
、P57〜P59には、TAB実装、すなわち、ギヤン
グボンディングで行うインナーリードボンディングおよ
びアウターリードボンディングについて記載されている
。インナーリードボンディングにあっては、ボンディン
グステージ上に載置されたICチップに対して、ポリイ
ミドフィルムの表面に設けられたリードのインナーリー
ドが前記ICチップの電極に位置決めされ、その後、加
熱ツール(ボンディングツール)でインナーリードとこ
れに対応する電極とを加圧してリードと電極を接続する
。インナーリードボンディングが終了した後は、インナ
ーリードとICチップとの間の空隙は絶縁性の樹脂によ
って埋め込まれ半導体集積回路装置となる。このTAB
構造半導体装置は、その多くが実装等において不要な絶
縁フィルム部分は切断除去される。
In addition, "Electronic Materials J, January 19B9 issue, pages 57 to 59, published by Kogyo Research Association, describes inner lead bonding and outer lead bonding performed by TAB mounting, that is, gigantic bonding. For the IC chip placed on the bonding stage, the inner leads of the leads provided on the surface of the polyimide film are positioned on the electrodes of the IC chip, and then the inner leads are bonded using a heating tool (bonding tool). The lead and the electrode are connected by applying pressure to the corresponding electrode.After the inner lead bonding is completed, the gap between the inner lead and the IC chip is filled with an insulating resin and the semiconductor integrated circuit device is assembled. This TAB
In many structural semiconductor devices, unnecessary insulating film portions are cut and removed during mounting or the like.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

LCD駆動用の半導体装置として、超薄型化が可能なT
AB構造が採用されている。このようなTAB構造にお
いて、第9図にその概要を示すように、矩形状の半導体
装置(TAB構造半導体装W)lの一辺側に入力端子2
を配し、反対側の一辺側に出力端子3を配した構造があ
る。第9図は出荷状態の半導体装置1を示すものであっ
て、絶縁フィルム4を一点鎖線に沿って切断することに
よって、矩形構造の半導体装置1を得ることができる。
T that can be made ultra-thin as a semiconductor device for LCD driving
AB structure is adopted. In such a TAB structure, as shown in FIG. 9, an input terminal 2 is provided on one side of a rectangular semiconductor device (TAB structure semiconductor device W) l.
There is a structure in which the output terminal 3 is arranged on one side on the opposite side. FIG. 9 shows the semiconductor device 1 in a shipping state, and by cutting the insulating film 4 along the dashed line, the semiconductor device 1 having a rectangular structure can be obtained.

TAB構造の半導体装置1は、絶縁フィルム4の中央に
半導体チップ5を搭載するための開口部6が設けられ、
この部分に半導体チップ5が取り付けられている。すな
わち、前記絶縁フィルム4の主面には、それぞれが相互
に電気的に独立した複数の導体層7からなる導体層パタ
ーン9が設けられているが、前記導体層7の内端は前記
開口部6に僅かに突出し、この突出部分が前記半導体チ
ップ5の図示しない電極、厳密に言うならばバンブ電極
に重なるようになっている。また、各導体層7は前記絶
縁フィルム4の主面上を所望状態に引き回されて、その
外端を半導体装置1の端縁に延在した構造となっている
。このTAB構造構造半導体装置場合は、半導体チップ
5よりも図中上方となる上辺の領域に入力用導体層11
が設けられ、上辺縁近傍に入力端子2を配列するように
なっている。また、前記半導体チップ5の図中下方とな
る下辺の領域には出力用導体層12が設けられるととも
に、出力端子3を下端縁近傍に配列するようになってい
る。さらに、各導体層7の所望部分は図示しない絶縁性
のレジストで被われているとともに、半導体チップ5を
含む導体層7の内端部分は絶縁性樹脂からなる被覆体1
3で被われている。なお、前記絶縁フィルム4の両側に
は一定間隔に設けられたパーフォレーション孔14が設
けられている。
A semiconductor device 1 having a TAB structure is provided with an opening 6 in the center of an insulating film 4 for mounting a semiconductor chip 5.
A semiconductor chip 5 is attached to this portion. That is, the main surface of the insulating film 4 is provided with a conductor layer pattern 9 consisting of a plurality of conductor layers 7 that are electrically independent from each other, and the inner end of the conductor layer 7 is connected to the opening. 6, and this protruding portion overlaps with an unillustrated electrode of the semiconductor chip 5, or more precisely, a bump electrode. Further, each conductor layer 7 is routed on the main surface of the insulating film 4 in a desired state, and has a structure in which its outer end extends to the edge of the semiconductor device 1. In the case of this TAB structure semiconductor device, an input conductor layer 11 is provided in the upper region above the semiconductor chip 5 in the figure.
is provided, and the input terminals 2 are arranged near the upper edge. Further, an output conductor layer 12 is provided in the lower region of the semiconductor chip 5, which is the lower side in the figure, and the output terminals 3 are arranged near the lower edge. Furthermore, a desired portion of each conductor layer 7 is covered with an insulating resist (not shown), and an inner end portion of the conductor layer 7 including the semiconductor chip 5 is covered with a covering material 1 made of an insulating resin.
Covered by 3. Note that perforation holes 14 are provided at regular intervals on both sides of the insulating film 4.

しかし、このようなTAB構造の半導体装置1は、信号
遅延等を引き起こすおそれがあることが本発明者によっ
てあきらかにされた。すなわち、出力端子3は矩形の半
導体チップ5の三辺から引き出されている。三辺のうち
の中央の辺から延在する導体層7は、この中央の辺に対
して平行となる半導体装置1の近接した一辺側に向かっ
てその多くが直線的に延在するため、その長さが短くな
る傾向にあるが、左右の辺(両側の辺)から引き出され
る導体層7は、隣接する導体層7との間でショートを起
こさないように間隔を広く取るため、途中で折り曲げた
りして配線することから、左右に張り出すようなパター
ンとなり、導体層7が長くなって信号の遅延等を引き起
こすおそれがある。
However, the inventor has revealed that the semiconductor device 1 having such a TAB structure may cause signal delay or the like. That is, the output terminals 3 are drawn out from three sides of the rectangular semiconductor chip 5. Most of the conductor layer 7 extending from the central side of the three sides extends linearly toward one adjacent side of the semiconductor device 1 that is parallel to the central side. Although the length tends to be shorter, the conductor layer 7 pulled out from the left and right sides (both sides) is bent in the middle in order to maintain a wide gap to prevent short circuits between adjacent conductor layers 7. Since the wiring is carried out in such a manner that the conductor layer 7 is lengthened, the pattern may bulge out from side to side, which may cause a signal delay or the like.

また、第9図において、入力端子2を図中上辺に引き出
すととともに、出力端子3を下辺に引き出すため、上下
(幅)方向の長さが大きくなってしまい半導体装置1が
大型化してしまう、なお、前記絶縁フィルム40幅は、
たとえば35mmである。
Furthermore, in FIG. 9, since the input terminal 2 is pulled out to the upper side in the figure, and the output terminal 3 is pulled out to the lower side, the length in the vertical (width) direction increases, resulting in an increase in the size of the semiconductor device 1. Note that the width of the insulating film 40 is
For example, it is 35 mm.

本発明の目的は、出力端子の長さを短くできる構造のT
AB構造半導体装置を提供することにあ本発明の他の目
的は、幅を狭くできるTAB構造の半導体装置を提供す
ることにある。
An object of the present invention is to provide a T
Another object of the present invention is to provide a semiconductor device with a TAB structure that can be made narrower in width.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の配達および添付図面からあきらかになるであ
ろう。
The above and other objects and novel features of the present invention include:
It will become clear from the delivery of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、本発明のTAB構造半導体装置にあっては、
半導体チップは長尺体になっているとともに、その長辺
の一辺に出力用電極が、短辺に入力用電極が設けられた
構造となり、かつ他の長辺には電流が流れないように構
成された補助パッドが設けられた構造となっている。ま
た、前記半導体チップを搭載する絶縁フィルムにおいて
は、前記入・出力用電極に対応して入・出力用導体層が
設けられるとともに、前記補助パッドに対応して補助パ
ッドを支持するためだけの電流が流れないように構成さ
れた短い補助支持体が設けられている。したがって、前
記絶縁フィルムに半導体チップを搭載し、所望部分を被
覆体で封止した状態では、出力端子が並ぶ辺の反対側の
辺側には、端子が設けられないことから絶縁フィルムは
長く延在しない形状となる。
That is, in the TAB structure semiconductor device of the present invention,
The semiconductor chip is long and has an output electrode on one long side and an input electrode on the short side, and is configured so that no current flows through the other long sides. The structure is equipped with an auxiliary pad. In addition, in the insulating film on which the semiconductor chip is mounted, an input/output conductor layer is provided corresponding to the input/output electrode, and an electric current is provided corresponding to the auxiliary pad to support the auxiliary pad. A short auxiliary support is provided which is configured to prevent the flow of water. Therefore, when a semiconductor chip is mounted on the insulating film and a desired portion is sealed with a covering, the insulating film is extended for a long time because no terminals are provided on the side opposite to the side where the output terminals are lined up. This results in a shape that does not exist.

〔作用〕[Effect]

上記した手段によれば、本発明のTAB構造半導体装置
は、入力端子は半導体チップの両端に設けられ、出力端
子は半導体チップの長辺の一辺に設けられている。そし
て、各出力端子は対面する半導体装置の一辺側に向かっ
て延在している結果、出力端子の長さはそれぞれ短くな
り、信号遅延等を引き起こすおそれがなくなる。また、
出力端子が引き出された辺の反対側では、入力端子や出
力端子が引き出されなくなるため、この反対側の辺側の
絶縁フィルムの延在長さは短くでき、幅の狭い半導体装
置を得ることができる。
According to the above means, in the TAB structure semiconductor device of the present invention, the input terminals are provided at both ends of the semiconductor chip, and the output terminals are provided on one long side of the semiconductor chip. Since each output terminal extends toward one side of the semiconductor device facing each other, the length of each output terminal is shortened, and there is no possibility of causing signal delay or the like. Also,
Since input terminals and output terminals are no longer pulled out on the side opposite to the side where the output terminals are pulled out, the extension length of the insulating film on the side opposite to this side can be shortened, making it possible to obtain a narrow semiconductor device. can.

また、このTAB構造半導体装置は、半導体チップにあ
っては電極が設けられない辺に電極と同じ構造の補助パ
ッドが設けられ、かつ前記絶縁フィルムにあっては前記
補助パッドに対面して補助支持体が設けられていること
がら、半導体チップ固定時のインナーリードボンディン
グ時にボンディングツールの個当たりが起きず、半導体
チップにクランクが入ったりすることもなく、かつ正確
確実なボンディングも行えるようになる。
Further, in this TAB structure semiconductor device, an auxiliary pad having the same structure as the electrode is provided on a side where no electrode is provided on the semiconductor chip, and the insulating film faces the auxiliary pad and provides auxiliary support. Since the body is provided, the bonding tool does not hit each other during inner lead bonding when the semiconductor chip is fixed, the crank does not enter the semiconductor chip, and bonding can be performed accurately and reliably.

〔実施例] 以下図面を参照して本発明の一実施例について説明する
[Example] An example of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例によるTAB構造半導体装置
のインナーリードボンディング状態を示す断面図、第2
図は同じ<TAB構造半導体装置の要部を示す平面図、
第3図は第2図の■−■線に沿う断面図、第4図は半導
体チップと入力端子との相関を示す途中から断面方向を
一部変えた断面図、第5図はTAB構造半導体装置の組
立に使用されるテープを示す平面図、第6図は半導体チ
ップの斜視図、第7図は本発明のTAB構造半導体装置
の実装状態を示す平面図である。
FIG. 1 is a sectional view showing the state of inner lead bonding of a TAB structure semiconductor device according to an embodiment of the present invention, and FIG.
The figure is a plan view showing the main parts of the same <TAB structure semiconductor device,
Figure 3 is a cross-sectional view taken along the line ■-■ in Figure 2, Figure 4 is a cross-sectional view with the cross-sectional direction partially changed showing the correlation between the semiconductor chip and the input terminal, and Figure 5 is a TAB structure semiconductor. FIG. 6 is a plan view showing the tape used for assembling the device, FIG. 6 is a perspective view of the semiconductor chip, and FIG. 7 is a plan view showing the mounted state of the TAB structure semiconductor device of the present invention.

この実施例の半導体装置(TAB構造半導体装1)iは
、第2図の平面図で示すように、テープlOに組み込ま
れている。このテープ10は、ポリイミド樹脂等からな
る絶縁フィルム4で構成され、リール等に巻き付けられ
て管理されるが、ここでは、単一のTAB構造半導体装
置1部分のみを示す、単一のTAB構造半導体装置1は
、実質的には二点鎖線で示される矩形部分であり、たと
えば70mm幅のテープ10に14mmの長さに亘って
形成されている。なお、テープlOの両側に設けられる
パーフォレージ5ン孔14のピッチは、4.75mmと
なっている。
The semiconductor device (TAB structure semiconductor device 1) i of this embodiment is assembled into a tape IO, as shown in the plan view of FIG. This tape 10 is composed of an insulating film 4 made of polyimide resin or the like, and is managed by being wound around a reel or the like. Here, only one part of a single TAB structure semiconductor device is shown. The device 1 is substantially a rectangular portion shown by a two-dot chain line, and is formed over a length of 14 mm on a tape 10 having a width of, for example, 70 mm. The pitch of the perforated holes 14 provided on both sides of the tape 10 is 4.75 mm.

TAB構造半導体装置1は、第2図〜第5図でも示すよ
うに、絶縁フィルム4と、この絶縁フィルム4の主面に
形成された複数の導体層7(導体層パターン9)と、前
記絶縁フィルム4の一部に穿たれた矩形の開口部6に臨
みかつ電極が前記開口部6に突出した前記導体層7の内
端に固定された半導体チップ5と、前記半導体チップ5
等を被う絶縁性樹脂からなる被覆体13等からなってい
前記半導体チップ5は長尺体となるとともに、半導体チ
ップ5の長手がテープ10の幅員方向に沿って延在する
ように配列されている。この半導体チップ5は、第6図
に示されるように、長辺の一辺に数百にも及ぶ数十μm
の正方形または長方形の出力用電極20が配設されてい
る。また、半導体チップ5の短辺には、それぞれ数個乃
至十数個の入力用電極21が設けられている。この人・
出力用電極21.20の表面部分は、第3図および第4
図に示されるように、高さが数十μm程度の金、銅また
は半田からなるバンブ電極22となっている。
As shown in FIGS. 2 to 5, the TAB structure semiconductor device 1 includes an insulating film 4, a plurality of conductor layers 7 (conductor layer patterns 9) formed on the main surface of the insulating film 4, and the insulating film 4. a semiconductor chip 5 fixed to an inner end of the conductor layer 7 facing a rectangular opening 6 formed in a part of the film 4 and having an electrode protruding into the opening 6;
The semiconductor chips 5 are made of an elongated body, and are arranged so that the longitudinal sides of the semiconductor chips 5 extend along the width direction of the tape 10. There is. As shown in FIG.
A square or rectangular output electrode 20 is disposed. Moreover, several to ten or more input electrodes 21 are provided on each short side of the semiconductor chip 5. this person·
The surface portion of the output electrode 21.20 is shown in FIGS. 3 and 4.
As shown in the figure, the bump electrode 22 is made of gold, copper, or solder and has a height of about several tens of μm.

また、これが本発明の特徴の一つであるが、前記入・出
力用電極21.20が設けられない他の長辺には、前記
出力用電極20と全く同じ構造(材質1寸法)からなる
補助バッド23が設けられている。なお、この補助バッ
ド23もその表層部はバンブ電極22となっている。前
記補助バッド23は、必ずしも特定されるものではない
が、前記出力用電極20に対応して設けられている。
Furthermore, although this is one of the features of the present invention, the other long sides on which the input/output electrodes 21 and 20 are not provided are made of the same structure (material and one dimension) as the output electrodes 20. An auxiliary pad 23 is provided. Note that this auxiliary pad 23 also has a bump electrode 22 on its surface layer. Although not necessarily specified, the auxiliary pad 23 is provided corresponding to the output electrode 20.

この補助バンド23は、第6図では黒く塗り潰されて示
されている。
This auxiliary band 23 is shown filled in black in FIG.

前記テープ10は、75〜125μmの厚さの絶縁フィ
ルム4と、この絶縁フィルム4の主面にパターニングさ
れ、表面に錫または半田めっきを施した厚さ35μmの
銅からなる複数の導体層7(導体層パターン9)とから
なっている、第5図は、単位TAB構造半導体装置1を
形成するためのテープ部分である。この単位テープ10
の上面中央の上辺寄りには、テープの幅員方向に沿って
長い矩形の開口部6が設けられている。この開口部6は
前記半導体チップ5よりもわずかに大きな相似形の孔で
あって、この開口部6部分に前記半導体チンブ5が入る
ようになっている。また、前記導体層7の内端、すなわ
ちインナーリードの内端は、第3図および第4図に示さ
れるように、前記開口部6内にわずかに突出するように
延在している。そして、これら内端部分が前記半導体チ
νブ5の入・出力用電極21.20に対面して重なるよ
うになっている。前記出力用導体層12は開口部6の長
辺の一辺から、この−辺に平行となるTAB構造半導体
装置1の一辺、すなわち第5図における下辺に向かって
延在し、この−辺側(下辺側)に沿って出力端子3を並
んで配設するようになっている。これら出力用導体層1
2は対面する辺側に向かって延在するため、各長さは短
くなる。
The tape 10 includes an insulating film 4 with a thickness of 75 to 125 μm, and a plurality of conductor layers 7 (patterned on the main surface of the insulating film 4, made of copper with a thickness of 35 μm and plated with tin or solder on the surface). FIG. 5 shows a tape portion for forming a unit TAB structure semiconductor device 1. The tape shown in FIG. This unit tape 10
A long rectangular opening 6 is provided near the upper side of the center of the upper surface along the width direction of the tape. This opening 6 is a hole having a similar shape that is slightly larger than the semiconductor chip 5, and the semiconductor chip 5 is inserted into the opening 6. Further, the inner end of the conductor layer 7, that is, the inner end of the inner lead, extends so as to slightly protrude into the opening 6, as shown in FIGS. 3 and 4. These inner end portions face and overlap the input/output electrodes 21 and 20 of the semiconductor chip 5. The output conductor layer 12 extends from one long side of the opening 6 toward one side of the TAB structure semiconductor device 1 parallel to this negative side, that is, the lower side in FIG. The output terminals 3 are arranged side by side along the lower side. These output conductor layers 1
2 extends toward the opposing sides, so each length becomes shorter.

一方、前記開口部6の両短辺から延在する入力用導体層
11は側方に延在する。これら入力用導体層11の外端
は、開口部6の両側に設けられた矩形の孔24をそれぞ
れ跨ぐようになり、この孔24を跨ぐアウターリード部
分が入力端子2となる。前記入力用導体層11および孔
24は、第5図に示されるように、開口部6の入・出力
用導体層lL12が設けられない長辺側から大きく食み
出さないようになっている。これによって、電流が流れ
る電極が設けられない長辺側に延在する入・出力用導体
層11.12が設けられない開口部6例の絶縁フィルム
4の有効長さaをできるだけ短くでき、TAB構造半導
体装置1の一辺側の長さ、すなわち、TAB構造半導体
装置1の幅Wを従来に比較して短くすることができる。
On the other hand, the input conductor layer 11 extending from both short sides of the opening 6 extends laterally. The outer ends of these input conductor layers 11 come to straddle rectangular holes 24 provided on both sides of the opening 6, and the outer lead portions that straddle the holes 24 serve as input terminals 2. As shown in FIG. 5, the input conductor layer 11 and the hole 24 are designed not to protrude significantly from the long side of the opening 6 where the input/output conductor layer LL12 is not provided. As a result, the effective length a of the insulating film 4 in the six openings in which the input/output conductor layer 11, 12 extending on the long side where the current-flowing electrode is not provided can be made as short as possible, and the TAB The length of one side of the structural semiconductor device 1, that is, the width W of the TAB structure semiconductor device 1 can be made shorter than in the past.

他方、前記開口部60入力用導体層11や出力用導体層
12が設けられない緑、第5図において上側の緑(電極
不存在縁)には、第3図でも示すように前記半導体チッ
プ5の補助パッド23に対応する補助支持体30が設け
られている。この補助支持体30は導体層7で形成され
ている。また、この補助支持体30は、電流を流して使
用されることはなく、かつ第3図に示されるように、前
記開口部6内に先端が突出する補助支持体30を支持す
るに必要にして最小限の長さだけ絶縁フィルム4上に延
在している。これによって、第5図に示されるように、
開口部6の電極不存在縁からTAB構造半導体装置1の
縁至る実効的な絶縁フィルム部分の長さaを小さくする
ことができる。
On the other hand, as shown in FIG. 3, in the green area where the input conductor layer 11 and the output conductor layer 12 of the opening 60 are not provided, the upper green (edge where no electrode is present) in FIG. An auxiliary support body 30 corresponding to the auxiliary pad 23 is provided. This auxiliary support 30 is formed of a conductor layer 7. Further, this auxiliary support 30 is not used by passing an electric current through it, and is necessary to support the auxiliary support 30 whose tip protrudes into the opening 6, as shown in FIG. and extends on the insulating film 4 by a minimum length. As a result, as shown in Fig. 5,
The effective length a of the insulating film portion from the electrode-free edge of the opening 6 to the edge of the TAB structure semiconductor device 1 can be reduced.

さらに、このテープ10にあっては、第5図では導体層
7を一部明示するために省略しであるが、インナーリー
ドボンディングやアウターリードボンディングに使用す
る領域を除く導体層7の部分は、第2図〜第4図に示す
ように、レジスト膜15で被われている。
Furthermore, in this tape 10, although parts of the conductor layer 7 are omitted in FIG. 5 for clarity, the portions of the conductor layer 7 excluding the areas used for inner lead bonding and outer lead bonding are As shown in FIGS. 2 to 4, it is covered with a resist film 15.

このようなTAB構造半導体装置1は、第5図に示され
るテープ10に半導体チップ5を固定した後(絶縁性樹
脂を開口部6部分に塗布しかつベーキングして被覆体1
3を形成し、この被覆体13で前記半導体チップ5や半
導体チップ5に臨む導体層7部分を封止することによっ
て製造される。
Such a TAB structure semiconductor device 1 is manufactured by fixing the semiconductor chip 5 to the tape 10 shown in FIG.
3 and sealing the semiconductor chip 5 and the portion of the conductor layer 7 facing the semiconductor chip 5 with this covering 13.

前記半導体チップ5の固定(搭載)は、常用のTAB実
装機によって行われる。この際、第1図に示されるよう
に半導体チップ5は、電極や補助パッドを上にした状態
でボンディングステージ31上に載置される。また、こ
の半導体チップ5には、第5図に示されるテープ10が
重ねられる。
The semiconductor chip 5 is fixed (mounted) using a commonly used TAB mounting machine. At this time, as shown in FIG. 1, the semiconductor chip 5 is placed on the bonding stage 31 with the electrodes and auxiliary pads facing upward. Further, a tape 10 shown in FIG. 5 is placed over the semiconductor chip 5. As shown in FIG.

この際、前記半導体チップ5の入・出力用電極21.2
0および補助パッド23が、入・出力用導体層11.1
2および補助支持体30の先端に重なるように位置決め
がなされる。そして、この位置決めが終了した入・出力
用導体層11.12および補助支持体30上にボンディ
ングツール(加熱ツール)32が押し付けられ、入・出
力用電極21.20および補助パッド23と、これらに
対応する入・出力用導体層11.12および補助支持体
30の重なり部分はバンブ電極22の溶融または共晶に
よって相互に固定される。このインナーリードボンディ
ングにおいて、ダミーパッド(補助パッド)およびダミ
ー支持体(補助支持体)が設けられていることから、前
記ボンディングツール32は補助パッド23等が無い場
合に生じるボンディングツール32の偏当たり現象が発
生しなくなり、半導体チップ5の対応する一対の辺部分
に均等に荷重が加わる。この結果、偏当たりによって半
導体チップ5にクラックが発生して損傷する現象が防止
できる。
At this time, the input/output electrodes 21.2 of the semiconductor chip 5
0 and the auxiliary pad 23 are connected to the input/output conductor layer 11.1.
2 and the tip of the auxiliary support 30 are positioned so as to overlap with each other. Then, a bonding tool (heating tool) 32 is pressed onto the input/output conductor layer 11.12 and the auxiliary support 30 for which this positioning has been completed, and the input/output electrode 21.20 and the auxiliary pad 23 are bonded to these. The overlapping portions of the corresponding input/output conductor layers 11, 12 and the auxiliary support 30 are fixed to each other by melting or eutectic of the bump electrodes 22. In this inner lead bonding, since a dummy pad (auxiliary pad) and a dummy support body (auxiliary support body) are provided, the bonding tool 32 is free from the uneven contact phenomenon of the bonding tool 32 that occurs when there is no auxiliary pad 23 or the like. The load is no longer generated, and the load is applied equally to the corresponding pair of sides of the semiconductor chip 5. As a result, it is possible to prevent the semiconductor chip 5 from being cracked and damaged due to unbalanced contact.

なお、前記開口部6に望む導体層7のインナーリード部
分およびアウターリード部分は、図示しない金等のメツ
キが施されていて、インナーリードボンディングやアウ
ターリードボンディングに適した構造となっている。
The inner lead portion and outer lead portion of the conductor layer 7 located in the opening 6 are plated with gold or the like (not shown), and have a structure suitable for inner lead bonding and outer lead bonding.

TAB構造半導体装置1は、たとえば、液晶デイスプレ
ィに組み込まれて使用される場合、液晶パネルの実装基
板35に、第7図のように実装される。この場合、絶縁
フィルム4の主面に延在する出力端子3と、絶縁フィル
ム4の孔24を跨ぐように延在する入力端子2とが、ア
ウターリードボンディングによって前記実装基板35の
図示しない配線層にそれぞれに固定される。同図では、
説明の便宜上、絶縁フィルム4の主面上に実装基板35
が重ねられた状態を示しである。
For example, when the TAB structure semiconductor device 1 is used by being incorporated into a liquid crystal display, it is mounted on a mounting board 35 of a liquid crystal panel as shown in FIG. In this case, the output terminal 3 extending on the main surface of the insulating film 4 and the input terminal 2 extending across the hole 24 of the insulating film 4 are connected to a wiring layer (not shown) of the mounting board 35 by outer lead bonding. are fixed respectively. In the same figure,
For convenience of explanation, a mounting board 35 is placed on the main surface of the insulating film 4.
This shows the state in which they are superimposed.

このような実施例による本発明によれば、つぎのような
効果が得られる。
According to the present invention based on such an embodiment, the following effects can be obtained.

(1)本発明のTAB構造半導体装置は、長尺状の半導
体チップの長辺から出力用導体層を延在させるとともに
、半導体チップの短辺から入力用導体層を延在させ、か
つこれら導体層は半導体チップの三辺の側方にしか延在
させず、−辺側には長く延在させないようになっている
ことから、半導体装置の幅を従来に比較して短くできる
という効果が得られる。
(1) In the TAB structure semiconductor device of the present invention, an output conductor layer extends from the long side of a long semiconductor chip, an input conductor layer extends from the short side of the semiconductor chip, and these conductors Since the layers extend only on the three sides of the semiconductor chip and do not extend long on the negative side, the width of the semiconductor device can be made shorter than before. It will be done.

(2)本発明のTAB構造半導体装置は、半導体チップ
の一辺には電流が流れるように構成された電極を設けな
いが、その代わり電流が流れないように構成された電極
と同じ構造の補助パッドを配設しであるとともに、この
補助パッドに対応して入・出力用導体層と同様の厚さの
補助支持体を絶縁フィルムに設けであることから、イン
ナーリードをギヤングボンディングで接続する際、半導
体チップの各辺には均等に荷重が加わるという効果が得
られる。
(2) The TAB structure semiconductor device of the present invention does not have an electrode configured to allow current to flow on one side of the semiconductor chip, but instead has an auxiliary pad having the same structure as the electrode configured to prevent current from flowing. At the same time, an auxiliary support with the same thickness as the input/output conductor layer is provided on the insulating film in correspondence with this auxiliary pad, so when connecting the inner leads by gigantic bonding, , it is possible to obtain the effect that a load is evenly applied to each side of the semiconductor chip.

(3)上記(2)により、本発明によれば、インナーリ
ードボンディング時、半導体チップの各辺には均等に荷
重が加わり、偏当たり現象が発生しないことから、半導
体チップにクラックが入ったりするようなこともなく、
ボンディングの歩留りが向上するという効果が得られる
(3) According to the above (2), according to the present invention, during inner lead bonding, load is applied evenly to each side of the semiconductor chip, and uneven contact does not occur, which prevents cracks from occurring in the semiconductor chip. There was no such thing,
The effect of improving the bonding yield can be obtained.

(4)上記(3)により、本発明によれば、インナーリ
ードボンディング時、半導体チップにクラックが入った
りするようなこともないことから、TAB構造半導体装
置の信鯨性が高くなるという効果が得られる。
(4) According to the above (3), according to the present invention, the semiconductor chip does not crack during inner lead bonding, so the reliability of the TAB structure semiconductor device is increased. can get.

(5)上記(2)により、本発明によれば、インナーリ
ードボンディングの歩留り向上によって、製造コストの
低減が達成できるという効果が得られる。
(5) According to the above (2), according to the present invention, it is possible to achieve the effect that manufacturing costs can be reduced by improving the yield of inner lead bonding.

(6)本発明のTAB構造半導体装置は、長尺状の半導
体チップの長辺から出力用導体層がTAB構造半導体装
置の近接する辺に向かって延在し、半導体チップの短辺
から側方に入力用導体層が延在するパターンとなってい
ることから、各人・出力用導体層の長さを短くすること
ができ、信号遅延も小さくできるという効果が得られる
(6) In the TAB structure semiconductor device of the present invention, the output conductor layer extends from the long side of the elongated semiconductor chip toward the adjacent side of the TAB structure semiconductor device, and the output conductor layer extends from the short side of the semiconductor chip to the side. Since the input conductor layer extends in the pattern, the length of each output conductor layer can be shortened, and the signal delay can also be reduced.

(7)本発明によれば、半導体チップの長辺から出力用
導体層を延在させ、かつ半導体チップの短辺から入力用
導体層を延在させるパターンとなっていることから、チ
ップ内配線の最適化およびテープ配線領域の有効活用が
できるという効果が得られる。
(7) According to the present invention, since the pattern is such that the output conductor layer extends from the long side of the semiconductor chip and the input conductor layer extends from the short side of the semiconductor chip, intra-chip wiring This has the effect of optimizing the area and making effective use of the tape wiring area.

(8)上記(1)〜(7)により、本発明によれば、−
辺の長さを小さくできる特性の優れたTAB構造半導体
装置を安価に提供することができる。
(8) According to the above (1) to (7), according to the present invention, -
It is possible to provide a TAB structure semiconductor device with an excellent characteristic of reducing side length at a low cost.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、入・出力用導
体層(入・出力用電極)を半導体チップの一辺に集中さ
せ、この辺の反対側に補助支持体(補助パッド)を配置
する構造としもよい、この場合でも、TAB構造半導体
装置の一方向の寸法を小さくできるとともに、その組立
において、電極を設けた一辺の反対側に補助パッド(補
助支持体)が設けられていることから、インナーリード
ボンディングの際Φ個当たりを防止でき、半導体チップ
の損傷を抑止できる。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, it is also possible to have a structure in which the input/output conductor layer (input/output electrode) is concentrated on one side of the semiconductor chip, and the auxiliary support (auxiliary pad) is placed on the opposite side of this side. , it is possible to reduce the dimensions of a TAB structure semiconductor device in one direction, and during assembly, an auxiliary pad (auxiliary support) is provided on the opposite side of the side on which the electrode is provided, so it is possible to reduce the size of Φ during inner lead bonding. It is possible to prevent collisions and prevent damage to semiconductor chips.

また、入・出力用電極(入・出力用導体層)および補助
パッド(補助支持体)の配置パターンは前記実施例に限
定されず、インナーリードボンディング時に偏当たりが
生じなければ、どのような配列パターンでも良い。
Furthermore, the arrangement pattern of the input/output electrodes (input/output conductor layer) and the auxiliary pad (auxiliary support) is not limited to the above example, and any arrangement may be used as long as no uneven contact occurs during inner lead bonding. It can also be a pattern.

また、本発明では、補助パッドを電極七同じ寸法構造と
したが、補助パッドの厚さを補助支持体の厚さ分厚くす
る構造とすれば、補助支持体を廃止することができ、か
つ前記実施例同様な効果を得ることができる。
Further, in the present invention, the auxiliary pad has the same size structure as the electrodes, but if the thickness of the auxiliary pad is made thicker than the thickness of the auxiliary support, the auxiliary support can be eliminated, and the above-mentioned implementation You can obtain the same effect as the example.

第8図は本発明のTAB構造半導体装置の他の実装例を
示すものである。この例では、液晶デイスプレィの実装
基板35の裏面にTAB構造半導体装置1を搭載し、出
力端子3を実装基板35の緑で上面側に折り返して、出
力端子3を実装基板35の上面(表面)側で図示しない
配線層に接続した例である。このようにすれば、実装基
板35の有効利用も可能となる。
FIG. 8 shows another example of mounting the TAB structure semiconductor device of the present invention. In this example, the TAB structure semiconductor device 1 is mounted on the back side of the mounting board 35 of the liquid crystal display, and the output terminal 3 is folded back to the top side by the green part of the mounting board 35, and the output terminal 3 is mounted on the top surface (front surface) of the mounting board 35. This is an example in which the side is connected to a wiring layer (not shown). In this way, the mounting board 35 can be used effectively.

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である液晶デイスプレィの
ドライバの製造技術に適用した場合について説明したが
、それに限定されるものではない。
In the above description, the invention made by the present inventor has been mainly applied to the technology for manufacturing a driver for a liquid crystal display, which is the background field of application, but the invention is not limited thereto.

本発明は少なくともTAB構造の半導体装置の製造には
適用できる。
The present invention can be applied at least to the manufacture of semiconductor devices having a TAB structure.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

本発明のTAB構造半導体装置は、半導体チップの機能
ブロック配置が偏った設計となって、半導体チップの電
極が設けられた辺の反対側の辺に電極が設けられない場
合、この電極が設けられない辺に補助パッドを設けて、
インナーリードボンディング時のボンディングツールの
傷当たりを抑止できるため、半導体チップの損傷が防止
できるとともに、TAB構造半導体装置の一辺の長さを
短(できる。
In the TAB structure semiconductor device of the present invention, when an electrode is not provided on the opposite side of the semiconductor chip to the side on which the electrode is provided due to a design in which the functional blocks of the semiconductor chip are unevenly arranged, this electrode is provided. Provide auxiliary pads on the sides where there are no
Since damage to the bonding tool during inner lead bonding can be suppressed, damage to the semiconductor chip can be prevented, and the length of one side of the TAB structure semiconductor device can be shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるTAB構造半導体装置
のインナーリードボンディング状態を示す断面図、 第2図は同じ<TAB構造半導体装置の要部を示す平面
図、 第3図は第2図の■−■線に沿う断面図、第4図は半導
体チップと入力端子との相関を示す途中から断面方向を
一部変えた断面図、第5図はTAB構造半導体装置の組
立に使用されるテープを示す平面図、 第6図は半導体チップの斜視図、 第7図は本発明のTAB構造半導体装置の実装状態を示
す平面図、 第8図は本発明のTAB構造半導体装置の他の実装例を
示す平面図、 第9図は従来のTAB構造半導体装置の要部を示す平面
図である。 1・・・半導体装置(TAB構造半導体装置)、2・・
・入力端子、3・・・出力端子、4・・・絶縁フィルム
、5・・・半導体チップ、6・・・開口部、7・・・導
体層、9・・・導体層パターン、lO・・・テープ、1
1・・・入力用導体層、12・・・出力用導体層、13
・・・被覆体、14・・・パーツオレーシラン孔、15
・・・レジスト膜、20・・・出力用電極、21・・・
入力用電極、22・・・バンブ電極、23・・・補助パ
ッド、24・・・孔、30・・・補助支持体、31・・
・ボンディングステージ、32・・・ボンディングツー
ル、35・・・実装基板。 1−TABnl裟季樽#4Al   2−人カi!h子
5−半4林手ッフφ  20−出力18et會22− 
ハ゛しブを檜   35− 質輩51ネ反3−出力端子 21−人力用【陽 1−14a4iI t、−Mayイシtへ 11−人力用44本1 ?−入力端÷ 5−半4#チプ7゛ 12−出力!fJ4イネ1 3− tfJ端壬 9−444−Jパターン 13−a覆4本
FIG. 1 is a cross-sectional view showing the inner lead bonding state of a TAB structure semiconductor device according to an embodiment of the present invention, FIG. 2 is a plan view showing the main parts of the same TAB structure semiconductor device, and FIG. Figure 4 is a cross-sectional view showing the relationship between the semiconductor chip and the input terminal, with the cross-sectional direction partially changed, and Figure 5 is a cross-sectional view taken along the line ■-■. FIG. 6 is a perspective view of the semiconductor chip; FIG. 7 is a plan view showing the mounting state of the TAB structure semiconductor device of the present invention; FIG. 8 is another mounting of the TAB structure semiconductor device of the present invention. Plan view showing an example FIG. 9 is a plan view showing main parts of a conventional TAB structure semiconductor device. 1... Semiconductor device (TAB structure semiconductor device), 2...
- Input terminal, 3... Output terminal, 4... Insulating film, 5... Semiconductor chip, 6... Opening, 7... Conductor layer, 9... Conductor layer pattern, lO...・Tape, 1
1... Input conductor layer, 12... Output conductor layer, 13
... Covering body, 14 ... Part ole silane hole, 15
...Resist film, 20...Output electrode, 21...
Input electrode, 22... bump electrode, 23... auxiliary pad, 24... hole, 30... auxiliary support body, 31...
- Bonding stage, 32... Bonding tool, 35... Mounting board. 1-TABnl #4Al 2-People Kai! h child 5-half 4 forest hand φ 20-output 18et meeting 22-
Hive cypress 35- pawn 51 net 3- output terminal 21-for human power [positive 1-14a4iIt, -May Ishit 11-44 for human power 1? -Input terminal ÷ 5-half 4 #chip 7゛12-output! fJ4 rice 1 3-tfJ end 9-444-J pattern 13-a cover 4 pieces

Claims (1)

【特許請求の範囲】 1、主面に導体層パターンを有する絶縁フィルムと、前
記絶縁フィルムの各導体層に電極を介して固定された半
導体チップと、前記半導体チップおよび絶縁フィルムの
所定部を被う被覆体とからなる半導体装置であって、前
記半導体チップの周囲に延在する電流が流れるように構
成された各導体層は前記半導体チップの一辺または隣り
合う二辺もしくは三辺からのみ延在していることを特徴
とする半導体装置。 2、前記電流が流れるように構成された導体層が延在し
ない半導体チップの側方の絶縁フィルムの延在長さは、
電流が流れるように構成された導体層が延在する半導体
チップの側方の絶縁フィルムの延在長さよりも短くなっ
ていることを特徴とする特許請求の範囲第1項記載の半
導体装置。 3、前記半導体チップはその一辺または隣り合う二辺も
しくは三辺に沿って電極が設けられているとともに、少
なくとも電極が設けられた一辺に対応する反対側の電極
が設けられない辺側に補助パッドが設けられていること
を特徴とする特許請求の範囲第1項記載の半導体装置。 4、前記補助パッドは前記電極と同じ高さとなるととも
に、この補助パッドは前記絶縁フィルムに設けられた電
流が流れないように構成された補助支持体に接続されて
いることを特徴とする特許請求の範囲第3項記載の半導
体装置。 5、前記補助パッドと電極とは同じ素材で形成されてい
るとともに、前記導体層と補助支持体は同じ素材で形成
されていることを特徴とする特許請求の範囲第4項記載
の半導体装置。
[Scope of Claims] 1. An insulating film having a conductor layer pattern on its main surface, a semiconductor chip fixed to each conductor layer of the insulating film via an electrode, and a predetermined portion of the semiconductor chip and the insulating film being covered. A semiconductor device consisting of a semiconductor chip and a conductor layer, each of which is configured to allow a current to flow around the semiconductor chip, and each conductor layer extends only from one side or two or three adjacent sides of the semiconductor chip. A semiconductor device characterized by: 2. The extension length of the insulating film on the side of the semiconductor chip where the conductor layer configured to allow the current to flow does not extend is:
2. The semiconductor device according to claim 1, wherein the conductor layer configured to allow current to flow is shorter than the extended length of the insulating film on the side of the semiconductor chip. 3. The semiconductor chip is provided with electrodes along one side or two or three adjacent sides thereof, and at least an auxiliary pad is provided on the side opposite to the side where the electrode is provided and where no electrode is provided. 2. A semiconductor device according to claim 1, further comprising a semiconductor device. 4. The auxiliary pad is at the same height as the electrode, and the auxiliary pad is connected to an auxiliary support provided on the insulating film and configured to prevent current from flowing. 3. The semiconductor device according to item 3. 5. The semiconductor device according to claim 4, wherein the auxiliary pad and the electrode are made of the same material, and the conductor layer and the auxiliary support are made of the same material.
JP2093467A 1990-04-09 1990-04-09 Semiconductor device and electronic device Expired - Fee Related JP2774179B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2093467A JP2774179B2 (en) 1990-04-09 1990-04-09 Semiconductor device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2093467A JP2774179B2 (en) 1990-04-09 1990-04-09 Semiconductor device and electronic device

Publications (2)

Publication Number Publication Date
JPH03291949A true JPH03291949A (en) 1991-12-24
JP2774179B2 JP2774179B2 (en) 1998-07-09

Family

ID=14083143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2093467A Expired - Fee Related JP2774179B2 (en) 1990-04-09 1990-04-09 Semiconductor device and electronic device

Country Status (1)

Country Link
JP (1) JP2774179B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831869A (en) * 1994-05-09 1996-02-02 Nec Corp Semiconductor device, manufacture thereof and mounting inspection method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831869A (en) * 1994-05-09 1996-02-02 Nec Corp Semiconductor device, manufacture thereof and mounting inspection method therefor

Also Published As

Publication number Publication date
JP2774179B2 (en) 1998-07-09

Similar Documents

Publication Publication Date Title
JP3329073B2 (en) Semiconductor device and manufacturing method thereof
JP3579903B2 (en) Semiconductor element mounting structure, semiconductor device mounting structure, and liquid crystal display device
KR100508682B1 (en) Stack chip package of heat emission type using dummy wire
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
JPH05109802A (en) Semiconductor device
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2602237B2 (en) Liquid crystal display
JP3695458B2 (en) Semiconductor device, circuit board and electronic equipment
JPH03291949A (en) Semiconductor device
JP2803656B2 (en) Semiconductor device
JPH09246416A (en) Semiconductor device
JP3196379B2 (en) Multi-layer TAB tape
JPH03161957A (en) Semiconductor device
US7019409B2 (en) Circuit device
TW202349621A (en) Thin semiconductor packaging unit
JPS62169461A (en) Semiconductor device
JP2643898B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH11289043A (en) Semiconductor integrated circuit device
JPH04171847A (en) Hybrid integrated circuit device
JP3568458B2 (en) Semiconductor device
JPH1131755A (en) Semiconductor package
JPH02164056A (en) Semiconductor device
JPH0521684A (en) Semiconductor device and mounting printed board
JPH0778930A (en) Semiconductor device and its outer lead
JPH0430565A (en) High power output hybrid integrated circuit device

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080424

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees