JPH03283618A - Continuous treatment device - Google Patents
Continuous treatment deviceInfo
- Publication number
- JPH03283618A JPH03283618A JP8431390A JP8431390A JPH03283618A JP H03283618 A JPH03283618 A JP H03283618A JP 8431390 A JP8431390 A JP 8431390A JP 8431390 A JP8431390 A JP 8431390A JP H03283618 A JPH03283618 A JP H03283618A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- treatment
- chamber
- insulating layer
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 abstract description 29
- 238000004458 analytical method Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 22
- 235000012431 wafers Nutrition 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000997 High-speed steel Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012921 fluorescence analysis Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種半導体装置の製造過程で用いられる連続
処理装置、すなわち複数の処理が同一真空環境下で行な
うことができるようにした集積化プロセス装置いわゆる
マルチチャンバー装置に係わる。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a continuous processing apparatus used in the manufacturing process of various semiconductor devices, that is, an integrated processing apparatus that allows multiple processes to be performed under the same vacuum environment. This relates to a process device called a multi-chamber device.
本発明は、複数の処理室が、ゲートバルブを介して接続
されてなる連続処理装置にふいて、処理室の少なくとも
1つを、膜厚測定、成分分析等の測定室とするものであ
って、このようにすることによって、その連続処理行程
中での各処理の管理、制御を適宜行なうことができるよ
うにして目的とする特性をする半導体装置を歩留り良く
得ることができるようにする。The present invention is a continuous processing apparatus in which a plurality of processing chambers are connected via gate valves, and at least one of the processing chambers is used as a measurement chamber for film thickness measurement, component analysis, etc. By doing so, it is possible to appropriately manage and control each process in the continuous process, thereby making it possible to obtain a semiconductor device having desired characteristics with a high yield.
昨今、各種半導体装置の製造過程で連続処理装置、すな
わち複数の処理が同一真空環境下で行なうことができる
ようにした集積化プロセス装置いわゆるマルチチャンバ
ー装置が脚光を浴びている。BACKGROUND ART Recently, continuous processing apparatuses, that is, integrated processing apparatuses that can perform multiple processes in the same vacuum environment, so-called multi-chamber apparatuses, have been in the spotlight in the manufacturing process of various semiconductor devices.
この種の連続処理装置としては例えば日経マイ90 f
ハイス(NIKKEI MICRODEVICES)
1989年10月号第41〜46頁あるいはプロシーデ
ィングオブ6一アイ・イー・イー・イー・ヴイ・エム・
アイ・シ(Proceeding of 13th−I
BEiE VMIC)1989. June第89〜9
5頁等にその開示があるように、共通のロードロックチ
ェンバーに対して複数の処理室すなわちチェンバーがそ
れぞれゲートバルブを介して接続された構成をとり、各
処理室において例えばプラズマ分解CVD (化学的気
相成長)、処理、熱分解CVD処理、ドライエツチング
処理等がそれぞれ分担して行なうようになされている。An example of this type of continuous processing equipment is Nikkei My 90 f.
High speed steel (NIKKEI MICRO DEVICES)
October 1989 issue, pages 41-46 or Proceedings of 61 I.E.V.M.
I.S. (Proceeding of 13th-I)
BEiE VMIC) 1989. June No. 89-9
As disclosed on page 5, etc., a plurality of processing chambers are connected to a common load-lock chamber via gate valves, and in each processing chamber, for example, plasma decomposition CVD (chemical Vapor phase growth), processing, thermal decomposition CVD processing, dry etching processing, etc. are carried out separately.
この連続処理装置によれば、処理室においてそれぞれの
処理がなされた半導体ウェファは、外気にさらされるこ
となく真空環境下で次の処理室へと投入されてその処理
がなされるという方法がとられることから、各処理間に
おいて表面の自然酸化あるいは汚染等が回避され、さら
にまた例えばB2O3のように450℃程度の比較的低
温でリフローすなわち平坦化できる性質を有するものの
、これが潮解性を有することによって従前の大気に一旦
引き出す過程を採る場合にふいては、使用不能であった
材料の使用が可能となるなど多くの利点を有する。According to this continuous processing apparatus, semiconductor wafers that have been processed in each processing chamber are transferred to the next processing chamber in a vacuum environment and processed therein without being exposed to the outside air. Therefore, natural oxidation or contamination of the surface is avoided between each treatment, and even though B2O3, for example, has the property of being able to be reflowed or flattened at a relatively low temperature of about 450°C, it is deliquescent. It has many advantages, such as the ability to use materials that were unusable when using the conventional process of first drawing it out into the atmosphere.
また、この種の連続処理装置による場合、各作業間の取
扱いの省略と各作業が同一真空環境下で行なわれること
によってこれら複数の処理の全工程に関する占有作業面
積及び装置の縮小化、したがってクリーンルームの面積
の縮小、節約等に伴って全体的に装置の低減化、製造上
の運転コストの低減化等をはかることができるという多
くの利点を有する。In addition, in the case of this type of continuous processing equipment, handling between each operation is omitted and each operation is performed in the same vacuum environment, which reduces the work area and equipment required for all of these multiple processing steps, and thus reduces the need for clean rooms. It has many advantages, such as reducing the overall size of the equipment and reducing manufacturing operating costs, etc., by reducing the area and saving money.
そして、この種の装置においては、各処理室での処理条
件の管理は、それぞれその処理条件をほぼ一定に設定し
、時間制御をもって最終的に目的とする特性の半導体装
置が得られるような管理状態とされている。In this type of equipment, the processing conditions in each processing chamber are managed by setting the processing conditions to be approximately constant, and controlling the time so that a semiconductor device with the desired characteristics can be finally obtained. It is said to be a state.
しかしながら、このような連続処理装置を用いる場合、
その一部の工程に不都合が生じた場合においても最終工
程まで作業が終了して、この連続処理装置から半導体ウ
ェファを取出して後、このようにして得た半導体装置に
ついてその特性の測定を行なうことによってはじめてこ
の装置に右ける処理に不都合が生じていたことを知ると
いうことになる。したがって不良品の発生原因が複数の
処理の比較的速い段階での処理で生じていた場合でも、
最後の処理まで各作業を進行させてしまうことから、著
しく作業時間の無駄と、運転コストの無駄を来す。また
、さらにこのような特性上の不都合が生じた場合におい
ても、どの処理工程が原因して不都合が発生したかを最
終的に取出された半導体装置での特性測定では判断でき
ない場合もある。However, when using such continuous processing equipment,
Even if a problem occurs in a part of the process, after the final process is completed and the semiconductor wafer is removed from the continuous processing equipment, the characteristics of the semiconductor device obtained in this way are measured. Only then will we know that there is a problem with the processing of this device. Therefore, even if the cause of defective products is due to processing at a relatively quick stage of multiple processes,
Since each work is continued until the final processing, there is a significant waste of work time and operating costs. Further, even if such a problem in characteristics occurs, it may not be possible to determine which processing step caused the problem by measuring the characteristics of the semiconductor device finally taken out.
本発明は、上述した連続処理装置すなわち集積化プロセ
ス装置としてのマルチチャンバー装置において、その同
一真空環境化において複数の処理を連続的に行なうこと
ができるようにするものであるが、その処理工程の途中
においてその処理状態の観察測定を行なうことができる
ようにして各処理の制御、管理を連続工程内で行なうこ
とができるようにして上述した無駄な作業の回避、更に
歩留りの向上と特性に優れた半導体装置を確実に得るこ
とができるようにするものである。The present invention enables a plurality of processes to be performed continuously in the same vacuum environment in the above-mentioned continuous processing apparatus, that is, a multi-chamber apparatus as an integrated process apparatus. By making it possible to observe and measure the processing status during the process, it is possible to control and manage each process in a continuous process, thereby avoiding the above-mentioned wasteful work, and further improving yield and improving characteristics. This makes it possible to reliably obtain a semiconductor device.
本発明においては、第1図にその一例の路線的構成図を
示すように複数の処理室(i+) (1,) (13)
・・・・がそれぞれゲートバルブ(2,) (2,)
(2,)・・・・を介して接続されてなる連続装置にお
いて処理室(1,)(1□)(1,)・・・・の少なく
とも1つ図においては(1,)に例えば膜厚測定成分分
析等の各種測定を行なうことができるような設備(3)
を具備した測定室とする。In the present invention, a plurality of processing chambers (i+) (1,) (13) are provided, as shown in FIG.
...are respectively gate valves (2,) (2,)
In a continuous device connected via (2,)..., at least one of the processing chambers (1,) (1□) (1,)... Equipment that can perform various measurements such as thickness measurement and component analysis (3)
The measurement room shall be equipped with
上述の本発明装置によれば、複数の処理室の少なくとも
1つに測定室を設けるようにしたことによって各処理あ
るいは一部の処理を経過した後の被処理体すなわち半導
体ウェファについて、あるいはこれと同一の処理工程を
採らしめた別のいわゆるダミーのウェファについて、そ
の処理工程の例えば途中においてその処理状態を判知す
ることができるので、その処理に何らかの不都合が生じ
た場合に、この処理の条件補正など必要な手だてを行な
うなどその処理の制御、管理等を適宜行なうことができ
る。したがって目的とする特性を有する半導体装置を歩
留りよく得ることができる。According to the above-described apparatus of the present invention, by providing a measurement chamber in at least one of the plurality of processing chambers, it is possible to measure the object to be processed, that is, the semiconductor wafer, after each process or a part of the process, or the like. The processing status of another so-called dummy wafer that has been subjected to the same processing process can be determined, for example, during the process, so if any problem occurs in the process, the conditions for this process can be determined. The processing can be controlled and managed as appropriate by taking necessary measures such as correction. Therefore, semiconductor devices having desired characteristics can be obtained with high yield.
また、上述の測定で、成る処理作業で決定的な不都合を
生じていることが判明した場合においては、これ以降の
連続処理を停止させることによって爾後の無駄な処理を
排除して運転コストの低廉化をはかることができる。In addition, if it is found through the above measurements that a definite inconvenience is occurring in the processing work, further continuous processing can be stopped to eliminate unnecessary processing and reduce operating costs. It is possible to make changes.
第1図を参照して本発明の詳細な説明するに、この場合
においては、1つのロードロック室(4)に対して複数
の処理室すなわちチェンバー(1,)(1□)(l、)
・・・・(1o)がそれぞれゲートバルブ(2,)(2
□)(2,)・・・・(2o)を介して装着されてなる
。更にロードロック室(4)には、同様にゲートバルブ
(52)を介して予備室(5)が連結される。この予備
室(5)には、被処理体(6)、例えば目的とする半導
体装置を得るための半導体ウェファが持ち来されて配置
されると共に、このウェファと同一で、単に測定を目的
とするダミーの被処理体(61)例えばダミーの半導体
ウェファが持ち来される。The present invention will be described in detail with reference to FIG. 1. In this case, a plurality of processing chambers (1,) (1□) (l,
...(1o) is the gate valve (2,) (2
□)(2,)...(2o). Further, the load lock chamber (4) is similarly connected to a preparatory chamber (5) via a gate valve (52). In this preliminary chamber (5), an object to be processed (6), for example, a semiconductor wafer for obtaining a target semiconductor device, is brought and arranged, and an object that is the same as this wafer and is only for the purpose of measurement is placed. A dummy object to be processed (61), for example a dummy semiconductor wafer, is brought.
ロードロック室(4)には、ハンドリングロボット(7
)が設けられ、これによって、予備室(5)の被処理体
(6)或いはダミーの被処理体(61)を搬出し、所要
の処理室(1,)(1,)・・・・或いは測定室(1,
)のいずれかに搬入設置するようになされる。The handling robot (7) is located in the load lock room (4).
) is provided, whereby the object to be processed (6) or the dummy object to be processed (61) from the preliminary chamber (5) is carried out and transferred to the required processing chamber (1,) (1,)... or Measurement room (1,
).
各室(1,)(1,)・・・・(17)及び(5)の各
ゲートバルブ(2,)(22)・・・・(2,)及び(
52)は、それぞれ被処理体(6)及びダミーの被処理
体を搬出入し得るスリットを有し、これを気密的に閉じ
得る例えは電磁開閉バルブより成り、その閉塞時には、
各室(1,)(1り・・・・(17)及び(61)を他
と気密的に独立できるようになされる。Each gate valve (2,) (22)...(2,) and (
52) each has a slit through which the object to be processed (6) and a dummy object to be processed can be carried in and out, and an example of an electromagnetic opening/closing valve that can close the slit airtightly; when the slit is closed,
Each chamber (1,) (17) and (61) can be made airtightly independent from the others.
測定室(1h)には、例えば膜厚測定、成分分析等の測
定設備(3)、例えばX線誘起蛍光分析によるポロン検
出あるいは干渉スペクトルによる膜厚測定器あるいは原
子力マイクロスコピーAFM(^tomicForce
Microscopy)等による膜厚測定器を配置す
る。The measurement room (1h) is equipped with measurement equipment (3) for film thickness measurement, component analysis, etc., such as a poron detection device using X-ray induced fluorescence analysis or a film thickness measurement device using interference spectra, or an atomic force microscope AFM (^tomicForce).
A film thickness measuring device such as microscopy is installed.
この本発明装置を適用する半導体装置の製造工程の一例
を、第2図の工程図を参照して説明する。An example of the manufacturing process of a semiconductor device to which the apparatus of the present invention is applied will be explained with reference to the process diagram of FIG.
この例においては、被処理体(6)が例えば第2図Aに
示すように、半導体基体(71)例えばシリコンウェフ
ァ上に、第1の配線例えば低比例多結晶シリコン層、M
金属等による配線(72)が、例えばその間隔及び厚さ
が0.6μm程度をもって配列されて成る。そしてこれ
の上に、上層の第2配線を施すものであるが、この場合
に両配線間に短絡が生じたり、段切れが生じることがな
いように、第1の配線(72)上に表面が平坦な層間絶
縁層を形成するものである。In this example, the object to be processed (6) is, for example, as shown in FIG.
Wirings (72) made of metal or the like are arranged, for example, with intervals and thicknesses of about 0.6 μm. Then, on top of this, the second wiring in the upper layer is applied, but in order to prevent short circuits between the two wirings or disconnections, a surface layer is placed on the first wiring (72). This forms a flat interlayer insulating layer.
この場合、先ず第2図已に示すように、例えば第1図で
示す1の処理室(1,)において有機系シラン例えばテ
トラエトキシシラン(TBOS)を用いてプラズマ分解
によるCVDによってSIO□による第1の絶縁層(7
3)を1000人程度0厚さに形成する。このプラズマ
分解によって得たSin、絶縁層(73)は下層の第1
の配線(72)の存在による凹凸表面の存在にも拘らず
一様に良好なカバレイジすなわち被覆性をもって被着で
きることが知られている。しかしながら、このプラズマ
CVDによって形成した5102絶縁層(73)はエツ
チングが速いなどの信頼性に問題があることから、これ
の上にさらに他の2の処理室(12)において0.−T
BOS による熱分解CvDを行って第2図Cに示すよ
うに例えば2000人の厚さの第2のSin、絶縁層(
74)を形成する。In this case, first, as shown in FIG. 2, in the processing chamber (1,) shown in FIG. 1 insulating layer (7
3) is formed to a thickness of about 1,000. The insulating layer (73) of Sin obtained by this plasma decomposition is the first layer in the lower layer.
It is known that the coating can be deposited with uniformly good coverage despite the presence of uneven surfaces due to the presence of the wiring (72). However, the 5102 insulating layer (73) formed by this plasma CVD has problems with reliability such as fast etching, so the 5102 insulating layer (73) formed by plasma CVD has problems with reliability such as rapid etching. -T
Pyrolytic CVD using BOS is performed to form a second Si, insulating layer (
74).
その後、表面よりドライエツチングによる異方性エツチ
ングを例えば第3の処理室(31)において5in2絶
縁層(74)の表面から例えば200OAの厚さのエッ
チバックを行って第2図りに示すように、M金属配線(
72)の存在による凹凸の側面にサイドウオール(75
)を形成する。Thereafter, anisotropic etching by dry etching is performed from the surface to a thickness of, for example, 200 OA from the surface of the 5in2 insulating layer (74) in the third processing chamber (31), as shown in the second diagram. M metal wiring (
Sidewalls (75) on the uneven sides due to the presence of
) to form.
その後、さらに例えば上述の第1の処理室(1,)にお
いて第2図Eに示すように同様のTBOSのプラズマ分
解のCVDによって第3のSin、絶縁層(76)を3
000人程度0厚さに形成する。Thereafter, for example, in the first processing chamber (1,) described above, as shown in FIG.
It is formed to a thickness of about 0,000 people.
次に、例えば同様の第1の処理室(1,)において送給
原料ガスを換えて例えばB、0.あるいはBSG(ボロ
ンシリケートガラス)を3000人程度0厚vDによっ
て被着する。この場合そのいわゆるセルフリフローによ
って第2図Fに示すようにその絶縁層(76)の表面の
凹部が埋込まれてほぼ表面が平坦化された表面平坦化充
填絶縁層(77)が形成される。この場合B、05等の
ような潮解性に富んだ絶縁層であってもこれが外気にさ
らされることがない一連の作業として形成されることに
よってその膜質を阻害したり、半導体の特性を阻害する
ことがない。Next, for example, in the same first processing chamber (1,), the raw material gas to be fed is changed to, for example, B, 0. Alternatively, BSG (boron silicate glass) is deposited with a thickness of about 3000 VD. In this case, the so-called self-reflow fills the recesses on the surface of the insulating layer (76) to form a surface flattened filling insulating layer (77) whose surface is almost flat, as shown in FIG. 2F. . In this case, even if the insulating layer is highly deliquescent, such as B or 05, it is formed through a series of operations that are not exposed to the outside air, which may impair the film quality or the characteristics of the semiconductor. Never.
さらに、第2図Gに示すように8205等の表面平坦化
充填絶縁層(77)を表面から3000人程度0厚さに
全面的に例えば第3の処理室(1,)による反応性イオ
ンエツチング処理室にふいて例えばNF3 を用いた高
速エツチングを行って表面の平坦化をはかる。。Furthermore, as shown in FIG. 2G, the surface flattened filling insulating layer (77) such as 8205 is completely etched from the surface to a thickness of about 3000 by reactive ion etching in, for example, the third processing chamber (1,). The processing chamber is wiped and high-speed etching is performed using, for example, NF3 to planarize the surface. .
その後、第2図Hに示すように5in2絶縁層(72)
とB、05等の充填絶縁層(77)の各層に対して等速
性のエツチング性を有するCHF、 +o、による反応
性イオンエツチングによって6000人程度0厚さに渡
るエッチバックを行う。このようにして例えばB20゜
等の潮解性を有する充填絶縁層(77)を全部除去する
と共にその表面の平坦化をはかる。After that, as shown in Figure 2H, a 5in2 insulation layer (72) is formed.
Etch-back is performed on each layer of the filling insulating layer (77) such as B, 05, etc. to a thickness of about 6,000 by reactive ion etching using CHF, +O, which has a uniform etching property. In this way, the filling insulating layer (77) having deliquescent properties such as B20° is completely removed and its surface is planarized.
その後、第2図■に示すように例えばりんガラスPSG
を4000人の厚さに全面的に例えば前述の処理室(1
,、)においてその供給ガスを変えることによってプラ
ズマCVDによってデポジットして絶縁層(78)を形
成し、絶縁層(73) (74) (76) (78)
からなる表面が平坦化された層間絶縁層(79)を形成
する。After that, as shown in Figure 2 ■, for example, phosphor glass PSG
For example, the aforementioned treatment room (1
, , ) by changing the supply gas to form an insulating layer (78) by plasma CVD and forming an insulating layer (73) (74) (76) (78)
An interlayer insulating layer (79) with a flattened surface is formed.
このように各処理室(11)〜(1,)を有する連続処
理装置によって表面平坦化がされた層間絶縁層(79)
得るものであり、このようにして得た表面が平坦な層間
絶縁層(79)上に上層の例えばM配線等の第2の配線
(80)を形成する。The interlayer insulating layer (79) whose surface has been flattened by the continuous processing apparatus having each of the processing chambers (11) to (1,) in this way
A second wiring (80) such as an M wiring in the upper layer is formed on the thus obtained interlayer insulating layer (79) having a flat surface.
このようにして層間絶縁層(79)によって上層の第2
及び下層第1の配線(79)及び(72)が電気的に絶
縁されてかつ上層の配線(79)が平坦な絶縁層上に形
成されることによって段切れ等の発生がないように形成
された目的とする半導体装置を得る。In this way, the interlayer insulating layer (79)
The lower layer first wirings (79) and (72) are electrically insulated, and the upper layer wiring (79) is formed on a flat insulating layer, so that no breakage occurs. The desired semiconductor device is obtained.
このような工程において特に本発明においては、第1図
で説明した連続処理装置におけるハンドリングロボット
(7)によって例えば予備室(5)からダミーウェファ
(61)を持ち来たして、例えば第2図で説明した目的
とする半導体装置を得るためのウェファ(6)に対して
行った第2のSin、絶縁層(74)の形成及びそのエ
ツチングを行なった第2図C及びDの作業を第2の処理
室(12)及び第3乃処理室(1,)で行って後、測定
室(1n)にこれを持ち来たしその膜厚を測定する。さ
らに同様のダミーウェファ(61)を第2図E及びFで
説明したと同様の工程を経て後、測定室(1−で例えば
ボロンの濃度測定厚さ測定を行って所要の絶縁層が形成
されているか否かを確認し、さらに同様に第2図G、H
の作業と同様の作業をダミーで行って後に測定室(1o
)に持ち来たして例えば成分分析測定器によってボロン
が在存しないかすなわちボロン層が確実に除去されてい
るかを検知する。In such a process, especially in the present invention, a dummy wafer (61) is brought from, for example, the preliminary chamber (5) by the handling robot (7) in the continuous processing apparatus illustrated in FIG. The operations shown in FIG. 2 C and D, in which the second Sin and insulating layer (74) were formed and etched on the wafer (6) to obtain the desired semiconductor device, were performed as a second process. After the treatment is carried out in the chamber (12) and the third processing chamber (1,), the film is brought to the measurement chamber (1n) and its film thickness is measured. Further, a similar dummy wafer (61) is subjected to the same process as explained in FIGS. 2E and F, and then the concentration and thickness of boron, for example, are measured in the measurement chamber (1-) to form the required insulating layer. Check whether the
The same work as above was performed on a dummy, and then the measurement room (1o
), and then, for example, a component analysis measuring device is used to detect whether boron is present, that is, whether the boron layer has been reliably removed.
上述したように例えばダミーウェファ(61)を用いて
所要の処理工程を経て後、測定室(17)でそれぞれの
処理が良好に行なわれているかあるいは許容範囲内で行
なわれているかなどの測定を行えば各処理が正常に働い
ているか、あるいは設計通りの処理がなされているかど
うかのチエツクと検出を行なうことができる。したがっ
て、これに基いて各処理の条件の補正、制御を正確に行
なうことができる。As mentioned above, for example, after the required processing steps are performed using the dummy wafer (61), measurements are carried out in the measurement chamber (17) to see whether each processing is being performed well or within an acceptable range. By doing so, you can check and detect whether each process is working properly or whether it is being performed as designed. Therefore, based on this, the conditions for each process can be corrected and controlled accurately.
尚、上述した例に右いては、ダミーウェファの測定を行
なうようにした場合であるが、実際に最終的に得る半導
体装置の製造に用いるウェファについて各測定を行なう
こともできる。In the above example, measurements are taken on a dummy wafer, but the measurements can also be made on a wafer that will actually be used in the manufacture of a final semiconductor device.
また、上述した例では、層間絶縁膜を形成する場合に本
発明を適用した場合であるが、その他者種半導体装置の
製造工程に本発明を適用することができる。Further, in the example described above, the present invention is applied to forming an interlayer insulating film, but the present invention can be applied to manufacturing processes of other types of semiconductor devices.
上述の本発明装置によれば、複数の処理室の少なくとも
1つに測定室を設けるようにしたことによって各処理、
あるいは一部の処理を経過した後の被処理体、すなわち
半導体ウェファについて、あるいはこれと同一の処理工
程を採らしめた別のいわゆるダミーのウェファについて
、その処理工程の例えば途中においてその処理状態を判
知することができるのでその処理に何らかの不都合が生
じた場合に、この処理の条件補正など必要な手だてを行
なうなどその処理の制御、管理等を適宜行なうことがで
きるので目的とする特性を有する半導体装置を歩留りよ
く得ることができる。According to the above-described apparatus of the present invention, by providing a measurement chamber in at least one of the plurality of processing chambers, each processing,
Alternatively, the processing state of the object to be processed, i.e., a semiconductor wafer, which has undergone a part of the processing, or another so-called dummy wafer that has undergone the same processing steps, may be determined, for example, in the middle of the processing step. If any inconvenience occurs in the process, the process can be controlled and managed as appropriate by taking necessary measures such as correcting the conditions of the process. Devices can be obtained with high yield.
また、上述の測定で、成る処理作業で決定的な不都合を
生じていることが判知した場合においてはその処理を中
断することによって爾後の無駄な処理を排除して運転コ
ストの低廉化をはかることができる。In addition, if it is determined through the above measurements that a definite inconvenience is occurring in the processing work, the processing is interrupted, thereby eliminating unnecessary processing and reducing operating costs. be able to.
第1図は本発明による連続処理装置の一例の路線的構成
図、第2図はこの装置を適用する半導体装置の製造工程
の一例の工程図である。
(1,)(12)・・・・は処理室、(1n)は測定室
、(4)はロードロック室、(7)はハンドリングロボ
ット、(2,)(22)・・・・(52)はゲートパル
プである。FIG. 1 is a schematic diagram of an example of a continuous processing apparatus according to the present invention, and FIG. 2 is a process diagram of an example of a semiconductor device manufacturing process to which this apparatus is applied. (1,) (12)... is a processing room, (1n) is a measurement room, (4) is a load lock room, (7) is a handling robot, (2,) (22)... (52 ) is gate pulp.
Claims (1)
連続処理装置において、 処理室の少なくとも1つが、測定室であることを特徴と
する連続処理装置。[Scope of Claims] A continuous processing apparatus in which a plurality of processing chambers are connected via gate valves, characterized in that at least one of the processing chambers is a measurement chamber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08431390A JP3271140B2 (en) | 1990-03-30 | 1990-03-30 | Continuous processing apparatus and continuous processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08431390A JP3271140B2 (en) | 1990-03-30 | 1990-03-30 | Continuous processing apparatus and continuous processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03283618A true JPH03283618A (en) | 1991-12-13 |
JP3271140B2 JP3271140B2 (en) | 2002-04-02 |
Family
ID=13827019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08431390A Expired - Fee Related JP3271140B2 (en) | 1990-03-30 | 1990-03-30 | Continuous processing apparatus and continuous processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3271140B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161632A (en) * | 1993-07-16 | 1995-06-23 | Semiconductor Syst Inc | Heat treatment module for substrate coating / developing system |
US5571331A (en) * | 1994-03-16 | 1996-11-05 | Balzers Aktiengesellschaft | Vacuum treatment apparatus |
US5628828A (en) * | 1994-03-04 | 1997-05-13 | Hitachi , Ltd. | Processing method and equipment for processing a semiconductor device having holder/carrier with flattened surface |
JP2002174502A (en) * | 2000-12-07 | 2002-06-21 | Ulvac Japan Ltd | Axial aligner, film thickness measuring apparatus, film forming apparatus, method and apparatus for measuring film thickness |
-
1990
- 1990-03-30 JP JP08431390A patent/JP3271140B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161632A (en) * | 1993-07-16 | 1995-06-23 | Semiconductor Syst Inc | Heat treatment module for substrate coating / developing system |
US5628828A (en) * | 1994-03-04 | 1997-05-13 | Hitachi , Ltd. | Processing method and equipment for processing a semiconductor device having holder/carrier with flattened surface |
US5571331A (en) * | 1994-03-16 | 1996-11-05 | Balzers Aktiengesellschaft | Vacuum treatment apparatus |
JP2002174502A (en) * | 2000-12-07 | 2002-06-21 | Ulvac Japan Ltd | Axial aligner, film thickness measuring apparatus, film forming apparatus, method and apparatus for measuring film thickness |
Also Published As
Publication number | Publication date |
---|---|
JP3271140B2 (en) | 2002-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230162999A1 (en) | External substrate system rotation in a semiconductor processing system | |
US9982340B2 (en) | Shower head apparatus and method for controlling plasma or gas distribution | |
US5900633A (en) | Spectrometric method for analysis of film thickness and composition on a patterned sample | |
TWI594321B (en) | Etching method | |
KR20200123854A (en) | Platform and operating method for an integrated end-to-end fully self-aligned interconnect process | |
KR102580108B1 (en) | Platform and method of operation for integrated end-to-end area-selective deposition process | |
KR20060061843A (en) | Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning | |
US6646752B2 (en) | Method and apparatus for measuring thickness of a thin oxide layer | |
JPH04504929A (en) | Method for depositing layers on a substrate and processing system for this purpose | |
JPS63238288A (en) | Dry etching method | |
DE102017101334A1 (en) | HEAT PROTECTION FOR CHAMBER DOOR AND DEVICES MANUFACTURED THEREFOR | |
JPH03283618A (en) | Continuous treatment device | |
JP2000256094A (en) | Production of wafer by epitaxial growth of silica and device therefor | |
JP3191076B2 (en) | Dry etching apparatus and dry etching method | |
CN100511619C (en) | Membrane processing method and processor | |
CN105009297A (en) | Pinhole evaluation method of dielectric films for metal oxide semiconductor TFT | |
TW200532804A (en) | Semiconductor device and apparatus for fabricating the same | |
JP3146055B2 (en) | Substrate processing equipment | |
JPS63174322A (en) | Dry etching method | |
JP2795691B2 (en) | Method for manufacturing semiconductor device | |
JP2573863B2 (en) | Processing apparatus and control method thereof | |
JPS63164243A (en) | Treating apparatus | |
KR20220142473A (en) | Laminated structure and manufacturing method of the laminated structure | |
Park et al. | A Study on Process Diagnosis Technology to Improve the Reliability of the Etching Process | |
TW202227199A (en) | In-cavity cleaning method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |