JPH03283567A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH03283567A JPH03283567A JP2083759A JP8375990A JPH03283567A JP H03283567 A JPH03283567 A JP H03283567A JP 2083759 A JP2083759 A JP 2083759A JP 8375990 A JP8375990 A JP 8375990A JP H03283567 A JPH03283567 A JP H03283567A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- prom
- external
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000015654 memory Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000002345 optical interference microscopy Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の概要〕
外部Ｐ ｌ（ＯＭの付設を容易にした半導体集積回路に
関し、
内１ｉＰＲＯＭと同じように外部ＰＲＯＭを扱うことが
できる半導体集積回路装置を提供することを目的とし、
プロセッサ、ＰＲＯＭを含む内蔵メモリ、および該ＩＩ
ＲＯＭ書込み用の昇圧電源を１つのチップ上に有する
半導体集積回路において、該チップに、該昇圧電源の出
力端子、外部ＰＲＯＭをアクセスするアドレスの出力端
子、書込みデータ用端子、書込み／読取り信号用端子、
イネーブル信号端子を設けるように構成する。[Detailed Description of the Invention] [Summary of the Invention] An object of the present invention is to provide a semiconductor integrated circuit device that can handle an external PROM in the same way as an iPROM, regarding a semiconductor integrated circuit that facilitates the attachment of an external PROM. a processor, built-in memory including PROM, and said II
In a semiconductor integrated circuit having a boosted power supply for ROM writing on one chip, the chip has an output terminal of the boosted power supply, an address output terminal for accessing an external PROM, a write data terminal, and a write/read signal terminal. ,
The configuration is such that an enable signal terminal is provided.
本発明は、外部Ｐ）ＩＯＨの付設を容易にした半導体集
積回路に関する。The present invention relates to a semiconductor integrated circuit that facilitates the attachment of an external P)IOH.
ワンチップマイコンと呼ばれる半導体集積回路にはＰＲ
ＯＭ （ｔ！ＰＲＯＭ、 ｋｌ！Ｐ）ＩＯＭ）を内蔵し
、電源オフで消滅させたくない情報をこのＰＲＯＭに蓄
えているものがある。しかしプロセッサ（ＣＰＵ）と同
じチップ上に作られるＰ）７０Ｍでは容量に限りがある
ので、上記情報が多量にある場合は外部Ｐ ＲＯＭを付
設してメモリ容量を拡張することが望まれる。PR for semiconductor integrated circuits called one-chip microcontrollers
Some devices have a built-in OM (t!PROM, kl!P)IOM) that stores information that should not be lost when the power is turned off. However, since the P70M, which is manufactured on the same chip as the processor (CPU), has a limited capacity, it is desirable to expand the memory capacity by attaching an external PROM when a large amount of the above information is stored.
上記種類のワンチップマイコンは第５図に示すように、
チップ（半導体基板）１０上にプロセッサ１２、ＲＯＭ
、ＲＡＭ、 Ｐ）ＩＯＨなどの内蔵メモリ１４、ＰＲＯ
Ｍ書込み用の昇圧電源１６を構成している。ＰＲＯＭを
書込むには、詳細回路は既知の通りで図示しないが、昇
圧電源１６から高電圧（Ｖｃｃ＝５ｖに対してＶＰＦ＝
２０Ｖなどの高電圧）を供給し、プロセッサ１２から書
込みデータを供給し、かつＰ）ＩＯＭを書込みモードに
する。続出しは通常の電源ＶＣＣを用いて行なう。The above type of one-chip microcontroller is as shown in Figure 5.
Processor 12 and ROM on chip (semiconductor substrate) 10
, RAM, P) Built-in memory 14 such as IOH, PRO
It constitutes a boost power supply 16 for M writing. To write PROM, the detailed circuit is known and is not shown, but a high voltage (VCC = 5v, VPF =
20V), provide write data from the processor 12, and P) place the IOM in write mode. Successive output is performed using the normal power supply VCC.
半導体集積回路はあらゆる分野で利用され、その利用方
法は様々である。利用のされ方によっては、電源投入時
に初期設定し、それより制御を開始するのがよいものも
あれば、電源が切断されたときの情報を保管しておいて
、電源投入時にそれより制御を再開するのがよいものも
ある。ＰＲＯＭを用いると、後者の制御が可能になる。Semiconductor integrated circuits are used in all fields, and there are various ways to use them. Depending on the usage, it may be better to initialize the settings and start the control when the power is turned on, or it may be better to save the information when the power is turned off and start the control from there when the power is turned on. Some things are best restarted. PROM allows for the latter control.
電源遮断中も情報を保持するには、電源遮断前にＲＡＭ
などのデータを、外部のバックアップ電源を備えるＳ）
ＩＡＭなどに転送するという方法もある。To retain information during a power-off, store the information in RAM before power-off.
S) with external backup power supply
There is also a method of transferring to IAM etc.
勿論これにはバッテリなどのバックアップ電源が必要で
ある。Of course, this requires a backup power source such as a battery.
〔発明が解決しようとする課題］
プロセッサなどと同じチップ上に構成するＰ）ＩＯＭで
はメモリ容置に限りがある。そこで、これを拡張したい
場合は外部にＰＲＯＭを付設することが考えられるが、
１１０Ｍの書込みには高電圧ＶＰＰが必要である。そこ
でライターを用い、ライターでＰＲＯＭへ書込みを行な
い、書込み済みのＩＱＩＯＭをワンチップマイコンへ接
続する、という方法が考えられるが、これはライターな
どを要して煩雑である。[Problems to be Solved by the Invention] P) IOM, which is configured on the same chip as a processor, has a limited memory capacity. Therefore, if you want to expand this, you can consider attaching an external PROM,
Writing 110M requires high voltage VPP. Therefore, a method can be considered in which a writer is used to write to the PROM, and the written IQIOM is connected to a one-chip microcomputer, but this method requires a writer and is complicated.
本発明はか−る点を改善し、内蔵１’ＮＯ？＋と同じよ
うに外部）’）ＩＯＭを扱うことができる半導体集積回
路装置を提供することをｌ］的とするものである。The present invention improves this point and has a built-in 1'NO? The purpose of this invention is to provide a semiconductor integrated circuit device that can handle external IOMs in the same way as +.
第１図に示ずように本発明ではプロセッサ、内部メモリ
、昇圧電源内蔵半導体集積回路（ワンチップマイコン）
２０に、ＰＲＯＭ書込み用の高電圧出力端子Ｖ Ｐｒｏ
書込み／読取り信号出力端子ＷＲ、メモリアドレス出力
端子ＡＤＤ、データ入出力端子ＤＡＴＡ 、イネーブル
信号端子■を設ける。As shown in FIG. 1, in the present invention, a semiconductor integrated circuit (one-chip microcomputer) with a built-in processor, internal memory, and boosted power supply is used.
20 is a high voltage output terminal V Pro for PROM writing.
A write/read signal output terminal WR, a memory address output terminal ADD, a data input/output terminal DATA, and an enable signal terminal ■ are provided.
また第２図に示すように本発明ではチップ（１（）内に
書込み／読取りインタフェース１８を設け、チップ周辺
に高電圧用の外部出力端子Ｖ ＰＰ０１制御信号用の外
部出力端子ＣＮ Ｔ、アドレスとデータ用の翼部入出力
端子Ａ／Ｄを設ける。In addition, as shown in FIG. 2, in the present invention, a write/read interface 18 is provided in the chip (1), and external output terminals VPP01 for high voltage, external output terminals CN T for control signals, address and external output terminals are provided around the chip. A wing input/output terminal A/D for data is provided.
第１図の３０はＵＰＲＯＭであり、書込み用高電圧端子
ＶＰＰ、書込み／読取りＩＩＪ御用のプログラム端子１
１ＲＯＧ、メモリアクセス用のアドレス端子ＡＤＤ。30 in FIG. 1 is a UPROM, which includes a high voltage terminal VPP for writing and a program terminal 1 for writing/reading IIJ.
1ROG, address terminal ADD for memory access.
メモリ人出力データ用のデータ端子Ｄ Ａ ＴＡ、チッ
プイネーブル用の信号端子ＣＥを備える。この外部Ｍ
Ｐ ｌ？ ＯＭ ：３０をワンチップマイコン２０へ付
設するには図示のように端子Ｖ ＰＰＯとｖｒｒ、ＷＲ
とｐｕｏｃ。It has a data terminal DATA for memory output data and a signal terminal CE for chip enable. This external M
Pl? To attach OM:30 to the one-chip microcomputer 20, connect the terminals V PPO, vrr, and WR as shown in the diagram.
and puoc.
ＡＤＤとＡＤＤ、ＤＡＴＡとＤＡ１’Ａ、 ■とＣＥを
接続すればよい。Just connect ADD and ADD, DATA and DA1'A, and (2) and CE.
第２図の２４．２６は外部メモリ（ｆ！ＦＲＯＭ）であ
り、これをワンチップマイコン２０へ付設するには電源
線１１を端子Ｖ Ｐｒｏより、制御線！！を端子ＣＮ
′ｒより、また端子Ａ／ＤよりバスＢをそれぞれ引き出
し、外部メモリ２４．２６を図示のように接続すればよ
い。２２はアドレス／データのラッチである。Reference numerals 24 and 26 in FIG. 2 are external memories (f!FROM), and in order to attach this to the one-chip microcomputer 20, connect the power supply line 11 from the terminal V Pro to the control line! ! The terminal CN
'r and the bus B from the terminal A/D, respectively, and connect the external memories 24 and 26 as shown. 22 is an address/data latch.
この第１図の構成で、外部ｔ！ＰＲＯＭ３０をワンチッ
プマイコン２０の内蔵ｔｉＰＲＯＭと同様に扱うことが
でき、内部データや状態を外部１！ＰＲＯＭ３０に書込
んでおい′ζ、再スタート時に該ＭＰＭＯＮ３０より上
記内部データや状態を取込んで処理を再開（続行）する
ことができる。With the configuration shown in FIG. 1, external t! The PROM 30 can be handled in the same way as the built-in tiPROM of the one-chip microcontroller 20, and the internal data and status can be transferred to the external 1! After writing in the PROM 30, the process can be restarted (continued) by fetching the internal data and status from the MPMON 30 at the time of restart.
不揮発性メモリＦＲＯＭでのデータの保存が可能となれ
ば、データの退避だけでなく、必要な情報は全てこのＦ
ＲＯＭに保存しておくことができ、データ処理の規模も
大きくなる。If it becomes possible to save data in non-volatile memory FROM, not only data can be saved, but all necessary information can be stored in this FROM.
It can be stored in ROM, and the scale of data processing becomes larger.
第２図も同様で、外部メモリ２４．２６を内蔵メモリ１
４と同様に扱うことができる。外部にＰＲＯＭ書込み用
の昇圧電源を用意する必要はない。The same applies to Figure 2, where external memory 24 and 26 are replaced by internal memory 1.
It can be treated in the same way as 4. There is no need to provide an external step-up power supply for PROM writing.
第１図で外部ＦＲＯＭ３０への書込みを行なうには、ワ
ンチップマイコン２０の端子■をＬレベルにし、外部Ｐ
ＲＯＭ３０をイネーブルにする。また端子ｖ ｒｒｏに
は高電圧（２０Ｖ程度）を出し、端子ＷＲはＨレベルに
し、アドレスとデータを順次出力する。To write to the external FROM 30 in FIG.
Enable ROM30. Also, a high voltage (approximately 20V) is applied to the terminal v rro, the terminal WR is set to H level, and addresses and data are sequentially output.
第２図も同様であるが、ＷＲ，■は端子ＣＮ′ｒから、
またアドレスとデータはバスＢ１端子Ａ／Ｄを通して出
力する。アドレスとデータはうッチ２２に取込まれ、こ
れらを送出したのちＣＰＵは他の仕事に移ることができ
る。バスはアドレスとデータで時分割使用することも可
能である。The same is true in Fig. 2, but WR, ■ is from terminal CN'r,
Further, the address and data are outputted through the bus B1 terminal A/D. The address and data are taken into the watch 22, and after sending them out, the CPU can move on to other tasks. The bus can also be used in a time-sharing manner for addresses and data.
第３図に昇圧電源１６の具体例を示す。ＴＰ。FIG. 3 shows a specific example of the boost power supply 16. T.P.
〜１゛Ｐ、。はＰチャネルＭＯＳトランジスタ、′Ｉ″
Ｎ１〜ＴＮｔｏはｎチャネルＭＯ３）ランジスタで、こ
れらは図示のようにＣＭＯＳインバータ、ナントゲート
、フリップフロップなどを構成する。端子Ｃ１と０２の
間にコンデンサＣが、端子Ｃ１と０３との間にコンデン
サ２Ｃ（Ｃの２倍の容量）が接続され、端子Ｖｔには電
源ｖＤｌｌが接続され、端子Ｖ２とグランドの間にコン
デンサＣがまた端子■３とグランドの間にコンデンサ２
Ｃが接続される。~1゛P,. is a P-channel MOS transistor, 'I''
N1 to TNto are n-channel MO3) transistors, which constitute a CMOS inverter, a Nant gate, a flip-flop, etc. as shown in the figure. A capacitor C is connected between terminals C1 and 02, a capacitor 2C (twice the capacitance of C) is connected between terminals C1 and 03, a power supply vDll is connected to terminal Vt, and a capacitor C is connected between terminal V2 and ground. Capacitor C is also connected to capacitor 2 between terminal ■3 and ground.
C is connected.
ＣＫＩ、ＣＫ２はクロックで、第４図に示すようにＣＫ
２はＣＫＩを１／２分周したものである。CKI and CK2 are clocks, and as shown in Figure 4, CK
2 is CKI divided by 1/2.
この回路では最初のＣＫＩがＬＳＣＫ２がＨではノート
■はＨ、ノード■はＬ１ノード■はＨでＴＰ、、はオフ
、またノード■はＨ１ノード■もＨで’Ｉ’ Ｎ、。オ
ンあるから端子ＣＩはＬである。またノード■はＨ，ノ
ード■はＬであるからＴＰｔｍがオンでＣ２＝Ｖｌ＝Ｖ
ｅｏである。またノード■がＨで、ノート■がＨである
とＴＰｔ＋はオン、Ｔ Ｎ 、。In this circuit, when the first CKI and LSCK2 are H, the node ■ is H, the node ■ is L1, the node ■ is H and TP, , is off, and the node ■ is H1, and the node ■ is also H and 'I' N. Since it is on, the terminal CI is L. Also, since node ■ is H and node ■ is L, TPtm is on and C2 = Vl = V
It is eo. Further, when the node ■ is H and the note ■ is H, TPt+ is on, T N .
はオフ、１”Ｐ、、がオフ、ｉ’ Ｎ 、 、がオン、
従って１Ｐ１゜がオンであるからノード■はＨ（＝Ｖ２
）、従ってノート■はり、ｉ’Ｐ、。はオンで端子ｃ３
はＨ（＝Ｖ２）である。なおこのときＶ２．Ｖ３は１１
である。is off, 1”P, , is off, i' N , , is on,
Therefore, since 1P1° is on, node ■ is H (=V2
), therefore note ■ beam, i'P,. is on and terminal c3
is H (=V2). At this time, V2. V3 is 11
It is.
次にＣＫ１＝ＣＫ２＝Ｈになると■はし、■はＨ１■は
し、ｉ”Ｐ、、オン、■はし、■はり、’Ｉ’Ｎ、。Next, when CK1=CK2=H, ■ is H1, ■ is H1, i'P,, on, ■ is, ■ is, 'I'N,'.
オフであるからＣＩ ”＝Ｖ １ ＝Ｖｏｏになる。こ
のときＣ２，Ｃ３等には変化がない。ＣＫｌ＝ＣＫ２＝
Ｌのときも変化はない。ＣＫ１＝Ｈ，ＣＫ２＝Ｌになる
と■は■１、■も１１、′ｒ’ Ｎ 、。はオンになり
、端子Ｃ１はＬになる。以下これを繰り返し、ＣＩは第
４図の０１の如く変化する。Since it is off, CI''=V 1 =Voo. At this time, there is no change in C2, C3, etc. CKl=CK2=
There is no change when it is L. When CK1=H and CK2=L, ■ becomes ■1, ■ also becomes 11, 'r' N,. is turned on, and the terminal C1 becomes L. This is repeated thereafter, and the CI changes as shown in 01 in FIG.
ＣＫＩ、ＣＫ２が２度目の共にＨになると、端子Ｃ２は
容量カップリングにより２倍に昇圧する。When both CKI and CK2 become H for the second time, the voltage at the terminal C2 is doubled due to capacitive coupling.
端子ｖ２のコンデンサＣはトランジスタ゛Ｉ’Ｐ、、を
通し°Ｃ端子Ｃ２の電圧が蓄積される。このときトラン
ジスタｉ’Ｐｇｓはオフである。同様に、端子■ｊ号の
電位も端子ｖ２と同じ電位になる。The voltage at the terminal C2 is accumulated in the capacitor C at the terminal v2 through the transistor I'P. At this time, transistor i'Pgs is off. Similarly, the potential of terminal ■j also becomes the same potential as terminal v2.
３度目、４度目、・・・・・・のＣＫｌ＝ＣＫ２＝Ｈで
上記のことが繰り返され、端子Ｃ３，Ｖ３の電位は図示
のように次第に上昇する。Ｃ３が高電圧出力端である。The above is repeated for the third time, fourth time, . . . when CKl=CK2=H, and the potentials of the terminals C3 and V3 gradually rise as shown in the figure. C3 is a high voltage output terminal.
端子Ｖ２．Ｖ３のコンデンサは電圧の変動を少なくする
ものである。Terminal V2. The V3 capacitor reduces voltage fluctuations.
以Ｉ；説明したように本発明ではオンボード状態でＥｌ
″ＲＯＭ等への書込み動作がｉ＝１能であり、データの
保存、システムの再スタートが可能となる。ＥＰＲＵＭ
ＰＲＯＭ書込電源部などを特別に用意する必要なく、シ
ステムの簡素化が図れる。I; As explained above, in the present invention, El
``Writing operations to ROM etc. are possible with i=1, making it possible to save data and restart the system.EPRUM
There is no need to prepare a special PROM write power supply unit, and the system can be simplified.
第一１図及び第２図は本発明１．２の原理図、第３図は
昇圧電源部の実施例を示す回路図、第４図は第３図の動
作説明図、
第５図は従来例を示すブロック図である。
第１図、第２図で２０はワンチップマイコン、ｌ２はプ
ロセッサ、１４は内蔵メモリ、１６は昇圧ｔｉ、１８ハ
（７５’）エース、Ｖ Ｐｒｏ、ＷＲ。
ＡＤＤ、 ＤＡＴＡ、 Ｌ）０． ＣＮ’Ｉ”、、
Ａ／Ｄは端子である。Figures 11 and 2 are principle diagrams of the present invention 1.2, Figure 3 is a circuit diagram showing an embodiment of the boosted power supply section, Figure 4 is an explanatory diagram of the operation of Figure 3, and Figure 5 is the conventional FIG. 2 is a block diagram illustrating an example. In Figures 1 and 2, 20 is a one-chip microcomputer, l2 is a processor, 14 is a built-in memory, 16 is a booster ti, 18ha (75') ace, V Pro, WR. ADD, DATA, L)0. CN'I”,,
A/D is a terminal.
Claims (1)
ＰＨＯＭ書込み用の昇圧電源を１つのチップ上に有する
半導体集積回路において、 該チップに、該昇圧電源の出力端子（Ｖ＿Ｐ＿Ｐ＿Ｏ）
、外部ＰＲＯＭをアクセスするアドレスの出力端子（Ａ
ＤＤ）、書込みデータ用端子（ＤＡＴＡ）、書込み／読
取り信号用端子（ＷＲ）、イネーブル信号端子（■）を
設けたことを特徴とする半導体集積回路。 ２、プロセッサ（１２）、ＰＲＯＭを含む内蔵メモリ（
１４）、および該ＰＲＯＭ書込み用の昇圧電源（１６）
を１つのチップ上に有する半導体集積回路において、 該チップ上に書込み／読取りインタフェース（１８）を
設け、 また該チップに、昇圧電圧の出力端子（Ｖ＿Ｐ＿Ｐ＿Ｏ
）外部メモリの制御信号端子（ＣＮＴ）、該メモリのア
ドレス及びデータの入出力端子（Ａ／Ｄ）を設けたこと
を特徴とする半導体集積回路。[Claims] 1. In a semiconductor integrated circuit having a processor, a built-in memory including a PROM, and a boosted power source for writing the PHOM on one chip, an output terminal (V_P_P_O) of the boosted power source is provided on the chip.
, the address output terminal (A
DD), a write data terminal (DATA), a write/read signal terminal (WR), and an enable signal terminal (■). 2. Processor (12), built-in memory including PROM (
14), and a boost power supply (16) for writing the PROM
A semiconductor integrated circuit having a write/read interface (18) on one chip, and a boosted voltage output terminal (V_P_P_O
) A semiconductor integrated circuit, characterized in that it is provided with a control signal terminal (CNT) for an external memory, and an input/output terminal (A/D) for address and data of the memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8375990A JP2977576B2 (en) | 1990-03-30 | 1990-03-30 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8375990A JP2977576B2 (en) | 1990-03-30 | 1990-03-30 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283567A true JPH03283567A (en) | 1991-12-13 |
| JP2977576B2 JP2977576B2 (en) | 1999-11-15 |
Family
ID=13811495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8375990A Expired - Fee Related JP2977576B2 (en) | 1990-03-30 | 1990-03-30 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977576B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006172115A (en) * | 2004-12-15 | 2006-06-29 | Fujitsu Ltd | Semiconductor memory device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003991A (en) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | Semiconductor device and semiconductor memory test device |
-
1990
- 1990-03-30 JP JP8375990A patent/JP2977576B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006172115A (en) * | 2004-12-15 | 2006-06-29 | Fujitsu Ltd | Semiconductor memory device |
| JP4713143B2 (en) * | 2004-12-15 | 2011-06-29 | 富士通セミコンダクター株式会社 | Semiconductor memory device |
| US8717833B2 (en) | 2004-12-15 | 2014-05-06 | Spansion Llc | Semiconductor memory device having non-volatile memory circuits in single chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2977576B2 (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6324505Y2 (en) | ||
| US4291370A (en) | Core memory interface for coupling a processor to a memory having a differing word length | |
| US6810460B1 (en) | AMBA bus off-chip bridge | |
| US5835965A (en) | Memory system with multiplexed input-output port and memory mapping capability | |
| JPH03108196A (en) | Electrically erasable writable nonvolatile semiconductor storage device | |
| JPS5844558A (en) | N-channel mos semiconductor processor | |
| JP2003186861A (en) | SYSTEM ON-CHIP ARCHITECTURE USING FeRAM AND RE- CONFIGURABLE HARDWARE | |
| JPH03144879A (en) | Portable semiconductor memory device | |
| EP0217937A1 (en) | Memory control circuit permitting microcomputer system to utilize static and dynamic rams. | |
| JPS6249676B2 (en) | ||
| JPH03283567A (en) | Semiconductor integrated circuit | |
| JPS6128198B2 (en) | ||
| US7206930B2 (en) | Method and apparatus for reducing strapping devices | |
| CN211207228U (en) | Device for adaptively matching L PDDR4 memory bank and DDR4 memory bank | |
| JPS5897195A (en) | Dynamic semiconductor memory device | |
| JPH029090A (en) | Semiconductor device | |
| US7082522B2 (en) | Method and/or apparatus for implementing enhanced device identification | |
| JP3087289B2 (en) | Semiconductor integrated circuit | |
| JP3318125B2 (en) | DRAM control circuit | |
| JP2000113693A (en) | Nonvolatile memory and semiconductor integrated circuit | |
| JPS5938997A (en) | Storage device | |
| JPS5948891A (en) | Electronic circuit device of semiconductor circuit configuration | |
| JPS5826048B2 (en) | Initialization method | |
| JPH0520474A (en) | One chip microcomputer | |
| EP1818831B1 (en) | Data transfer method and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |