JPH0328325Y2 - - Google Patents
Info
- Publication number
- JPH0328325Y2 JPH0328325Y2 JP1980069523U JP6952380U JPH0328325Y2 JP H0328325 Y2 JPH0328325 Y2 JP H0328325Y2 JP 1980069523 U JP1980069523 U JP 1980069523U JP 6952380 U JP6952380 U JP 6952380U JP H0328325 Y2 JPH0328325 Y2 JP H0328325Y2
- Authority
- JP
- Japan
- Prior art keywords
- range
- comparator
- value
- amplification factor
- variable amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【考案の詳細な説明】
本考案はアナログ信号の大きさに応じてその増
幅率を複数段階に切り換える機構を備えたアナロ
グ信号の自動倍率器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic multiplier for analog signals that is equipped with a mechanism for switching the amplification factor into a plurality of stages depending on the magnitude of the analog signal.
計測データをメータあるいはブラウン管等の表
示器へアナログ的に表示しこれにより測定を行う
測定器では、計測データの大小に応じて最適のレ
ンジを選択できるようになつているものが多い
（例えば特開昭52−63749号参照）。例えば０〜
30V、０〜100Vおよび０〜300Vの３段階のレン
ジを備えた電圧計では測定データがそれぞれ０〜
30V、30V〜100V、100V〜300Vの範囲でレンジ
の切り換えを行つている。しかしながらこのよう
な複数段階のレンジを備えた測定器ではレンジの
切り換えを行う手間を必要とする。このため計測
データが所定の値（前記電圧計の場合には30Vと
100W）となつたときレンジを自動的に切り換え
る計測器が提案されている。しかしながらこのよ
うな計測器ではレンジの切り換えを行う値の近傍
で計測データが変動するとレンジの切り換え動作
が多発し計測が却つて困難となるという問題があ
る。 Many of the measuring instruments that perform measurements by displaying measurement data in analog form on a display such as a meter or cathode ray tube are designed to allow selection of the optimal range depending on the size of the measurement data (for example, (See No. 52-63749). For example 0~
A voltmeter with three ranges of 30V, 0 to 100V, and 0 to 300V has measurement data ranging from 0 to 300V, respectively.
The range is switched between 30V, 30V to 100V, and 100V to 300V. However, such a measuring instrument having a plurality of ranges requires time and effort to switch ranges. Therefore, the measured data is set to a predetermined value (30V in the case of the voltmeter mentioned above).
A measuring device that automatically switches the range when the power reaches 100W has been proposed. However, with such a measuring instrument, there is a problem in that when measurement data fluctuates near the value at which the range is to be switched, range switching operations occur frequently, making measurement even more difficult.
本考案はこのような事情に鑑みてなされたもの
で、アナログ信号の大きさに応じて増幅率を複数
段階に変化させこれによりレンジを切り換える一
方、アナログ信号の変動に対してはレンジの切り
換え動作を安定させることのできる自動倍率器を
提供することを目的とする。 The present invention was developed in view of these circumstances.The amplification factor is changed in multiple stages according to the magnitude of the analog signal, and the range is switched accordingly. The purpose of the present invention is to provide an automatic magnification device that can stabilize the magnification.
本考案では２つのコンパレータを用いてレンジ
切り換え用の信号レベルを２種類設定する。そし
てこれにより倍率を切り換える動作にヒステリシ
スを持たせて前記した目的を達成する。 In the present invention, two comparators are used to set two types of signal levels for range switching. Thereby, hysteresis is provided in the operation of switching the magnification, thereby achieving the above-mentioned purpose.
以下実施例につき本考案を詳細に説明する。 The present invention will be described in detail with reference to Examples below.
第１図は０〜30V、０〜100Vおよび０〜300V
の３段階の切り換レンジをもつた自動倍率器を表
わしたものである。この自動倍率器を抵抗値設定
回路１によりゲインを変化させる可変増幅器２
と、上限値とオペアンプ２の出力端子に現われた
信号とを比較する第１のコンパレータ３と、下限
値とオペアンプ２の出力端子に現われた信号とを
比較する第２のコンパレータ４と、第１および第
２のコンパレータ３，４の出力信号に基づいて加
減算を行うアツプダウンカウンタ５それにアツプ
ダウンカウンタ５から出力されるデイジタル信号
をデコードし抵抗値設定回路１の設定する抵抗値
を制御するデコーダ６を備えている。 Figure 1 shows 0-30V, 0-100V and 0-300V
This figure shows an automatic multiplier with a three-stage switching range. A variable amplifier 2 that changes the gain of this automatic multiplier using a resistance value setting circuit 1
, a first comparator 3 that compares the upper limit value and the signal appearing at the output terminal of the operational amplifier 2, a second comparator 4 that compares the lower limit value and the signal that appeared at the output terminal of the operational amplifier 2, and a first an up-down counter 5 that performs addition and subtraction based on the output signals of the second comparators 3 and 4; and a decoder 6 that decodes the digital signal output from the up-down counter 5 and controls the resistance value set by the resistance value setting circuit 1. It is equipped with
この自動倍率器の入力端子７にアナログ信号と
して例えば第２図に示す電圧情報が供給されるも
のとする。自動倍率器に電源が投入されるとアツ
プダウンカウンタ５がイニシヤライズされ、４本
の出力線８を通じてデコーダ６にリセツト状態に
おける計数値が供給される。デコーダ６はこの計
数値に対して抵抗値設定回路１内の第１のスイツ
チS1を導通させる制御信号を出力する。これによ
り第１のスイツチS1と直列接続された第１の抵抗
R1がオペアンプ２の入力端子と出力端子の間
に接続されることとなる。またデコーダ６はこの
初期状態で第１のレンジが選択されていることを
示すレンジ表示信号を出力する。 It is assumed that, for example, voltage information shown in FIG. 2 is supplied as an analog signal to the input terminal 7 of this automatic multiplier. When the automatic multiplier is powered on, the up-down counter 5 is initialized, and the count value in the reset state is supplied to the decoder 6 through four output lines 8. The decoder 6 outputs a control signal that makes the first switch S1 in the resistance value setting circuit 1 conductive in response to this count value. This causes the first resistor connected in series with the first switch S1 to
R1 will be connected between the input terminal and output terminal of operational amplifier 2. In addition, the decoder 6 outputs a range display signal indicating that the first range is selected in this initial state.
入力端子７とオペアンプ２の入力端子との間
に接続された抵抗R2の抵抗値をr2とし、抵抗R1
の抵抗値をr1とすると、この初期状態では入力端
子７に供給されたアナログ信号は次式に示すゲイ
ンA1で増幅され、出力端子９に現われる。 The resistance value of the resistor R 2 connected between the input terminal 7 and the input terminal of the operational amplifier 2 is defined as r 2 , and the resistance value of the resistor R 1
Assuming that the resistance value of is r 1 , in this initial state, the analog signal supplied to the input terminal 7 is amplified by a gain A 1 expressed by the following equation, and appears at the output terminal 9 .
A1＝r1／r2
オペアンプ２から出力されるアナログ信号は出
力端子９に供給されると共に２つのコンパレータ
３，４の入力端子に供給される。このうち第１
のコンパレータ３は電源Ｖからその入力端子
に供給される基準電圧と入力端子に供給される
アナログ信号とを比較する。そして出力端子９に
接続されるメータがフルスケールを示す電圧に対
しその90％に相当するアナログ信号が供給された
とき、アツプカウント信号をアツプダウンカウン
タ５の入力端子UPに供給する。また第２のコン
パレータ４は電源Ｖからその入力端子に供給
される基準電圧と入力端子に供給されるアナロ
グ信号とを比較する。そして前記したメータがフ
ルスケールを示す電圧の10％に相当するアナログ
信号が供給されたとき、ダウンカウント信号をア
ツプダウンカウンタ５の入力端子DOWNに供給
する。なお第２のコンパレータ４とアツプダウン
カウンタ５の入力端子DOWN間に接続されてい
るインバータI1は、入力端子UPと同様にアツプ
ダウンカウンタ４を信号の立ち上りで動作させる
ための反転回路である。 A 1 =r 1 /r 2 The analog signal output from the operational amplifier 2 is supplied to the output terminal 9 and also to the input terminals of the two comparators 3 and 4. The first of these
The comparator 3 compares the reference voltage supplied to its input terminal from the power supply V with the analog signal supplied to its input terminal. When an analog signal corresponding to 90% of the full scale voltage is supplied to the meter connected to the output terminal 9, an up-count signal is supplied to the input terminal UP of the up-down counter 5. The second comparator 4 also compares the reference voltage supplied from the power supply V to its input terminal with the analog signal supplied to its input terminal. When an analog signal corresponding to 10% of the full scale voltage is supplied to the meter, a down count signal is supplied to the input terminal DOWN of the up/down counter 5. Note that the inverter I1 connected between the second comparator 4 and the input terminal DOWN of the up-down counter 5 is an inverting circuit for operating the up-down counter 4 at the rising edge of the signal, similarly to the input terminal UP.
従つて第２図に示すように入力電圧（アナログ
信号）が時間の経過と共に増加していくと、第１
のレンジにおけるフルスケールに相当する入力電
圧30Vに対しその90％に相当する20Vに入力電圧
が到達した段階で第１のコンパレータ３はカウン
トアツプ信号を出力する。アツプダウンカウンタ
５はこの信号の供給を受けると、カウントアツプ
を行う。この結果出力線８には計数値に応じたデ
イジタル信号が出力され、デコーダ６はこのデイ
ジタル信号をデコードして抵抗値設定回路内のス
イツチS1を遮断すると共にスイツチS2を導通させ
る。またこれと共に第１のレンジに代えて第２の
レンジが選択されたことを示すレンジ表示信号を
出力する。 Therefore, as shown in Figure 2, as the input voltage (analog signal) increases over time, the first
When the input voltage reaches 20V, which corresponds to 90% of the input voltage of 30V, which corresponds to the full scale in the range, the first comparator 3 outputs a count-up signal. When the up-down counter 5 receives this signal, it counts up. As a result, a digital signal corresponding to the count value is outputted to the output line 8, and the decoder 6 decodes this digital signal to cut off the switch S1 in the resistance value setting circuit and make the switch S2 conductive. At the same time, a range display signal indicating that the second range has been selected instead of the first range is output.
スイツチS2が導通すると、このスイツチに直列
接続された抵抗R3がオペアンプ２の入力端子
と出力端子の間に接続されることとなる。抵抗
R3の抵抗値r3は抵抗値r1の30％の値に設定されて
いる。従つてこの段階で入力端子７に供給された
アナログ信号は次式に示すゲインA2で増幅され、
出力端子９に現われる。 When the switch S 2 becomes conductive, the resistor R 3 connected in series with this switch is connected between the input terminal and the output terminal of the operational amplifier 2. resistance
The resistance value r3 of R3 is set to a value of 30% of the resistance value r1 . Therefore, the analog signal supplied to the input terminal 7 at this stage is amplified with a gain A2 shown in the following equation,
appears at output terminal 9.
A2＝r3／r2＝0.3×r1／r2
同様にして入力電圧が増加して、第２のレンジ
のフルスケールに相当する入力電圧100Vに対し
その90％に相当する90Vに入力電圧が到達した段
階で第１のコンパレータ３は再びカウントアツプ
信号を出力する。これによりアツプダウンカウン
タ５の計数値は更にカウントアツプされ、出力線
８を通じて計数値に応じたデイジタル信号がデコ
ーダ６に供給される。デコーダ６はこのデイジタ
ル信号をデコードして抵抗値設定回路内のスイツ
チS2を遮断すると共にスイツチS3を導通させる。
またこれと共に第２のレンジに代えて第３のレン
ジが選択されたことを示すレンジ表示信号を出力
する。 A 2 = r 3 / r 2 = 0.3 x r 1 / r 2 In the same way, the input voltage is increased to 90 V, which is 90% of the input voltage of 100 V, which corresponds to the full scale of the second range. At the stage where the voltage has reached, the first comparator 3 outputs the count-up signal again. As a result, the count value of the up-down counter 5 is further counted up, and a digital signal corresponding to the count value is supplied to the decoder 6 through the output line 8. The decoder 6 decodes this digital signal to cut off the switch S2 in the resistance value setting circuit and make the switch S3 conductive.
At the same time, a range display signal indicating that the third range has been selected instead of the second range is output.
スイツチS3が導通するとこのスイツチに直列接
続された抵抗R4がオペアンプ２の入力端子と
出力端子の間に接続されることとなる。抵抗R4
の抵抗値r4は抵抗r1の10％に設定されている。従
つてこの段階で入力端子７に供給されたアナログ
信号は次式に示すゲインA3で増幅され、出力端
子９に現われる。 When the switch S 3 becomes conductive, the resistor R 4 connected in series with this switch is connected between the input terminal and the output terminal of the operational amplifier 2. Resistance R 4
The resistance value r4 is set to 10% of the resistance r1 . Therefore, at this stage, the analog signal supplied to the input terminal 7 is amplified by a gain A3 expressed by the following equation, and appears at the output terminal 9.
A3＝r4／r2＝0.4×r1／r2
一方、入力端子７に加わる入力電圧が一度90V
以上となり第３レンジに切換わつた後徐々に降下
した場合、入力電圧が300Vの10％に相当する
30Vに低下するまで第３レンジにおける表示が維
持される。入力電圧が30V以下となると今度は第
２のコンパレータ４からアツプダウンカウンタ５
にカウントダウン信号が供給される。これにより
アツプダウンカウンタ５の計数値がカウントダウ
ンされ、出力線８を通じて計数値に応じたデイジ
タル信号がデコーダ６に供給される。デコーダ６
はこのデイジタル信号をデコードして抵抗値設定
回路内のスイツチS3を遮断すると共にスイツチS2
を導通させる。これにより第２のレンジが選択さ
れる。 A 3 = r 4 / r 2 = 0.4 x r 1 / r 2 On the other hand, once the input voltage applied to input terminal 7 is 90V
If the input voltage gradually drops after switching to the third range, the input voltage is equivalent to 10% of 300V.
The display in the third range is maintained until the voltage drops to 30V. When the input voltage becomes 30V or less, the second comparator 4 outputs an up-down counter 5.
is supplied with a countdown signal. As a result, the count value of the up-down counter 5 is counted down, and a digital signal corresponding to the count value is supplied to the decoder 6 through the output line 8. Decoder 6
decodes this digital signal and shuts off switch S 3 in the resistance value setting circuit, and also switches S 2
conduction. This selects the second range.
入力電圧が降下している場合、第２のレンジで
は30〜10Vの電圧表示が行われる。そして入力電
圧が10V以下となつた段階で第１のレンジによる
電圧表示が行われる。 If the input voltage is dropping, the second range will display a voltage of 30-10V. Then, when the input voltage becomes 10V or less, the voltage is displayed in the first range.
第３図は以上説明したアナログ信号（入力電
圧）とレンジとの関係を表わしたものである。例
えば第２のレンジは27〜90Vの電圧表示と30〜
10Vの電圧表示を行い、ヒステリシスを持つた電
圧表示を行つていることがわかる。他のレンジに
ついても同様である。 FIG. 3 shows the relationship between the analog signal (input voltage) and range described above. For example, the second range has a voltage display of 27 to 90V and a voltage display of 30 to 90V.
It can be seen that the voltage is displayed at 10V, and the voltage is displayed with hysteresis. The same applies to other ranges.
このように本考案によればヒステリシスを持た
せ各レンジの表示動作をオーバラツプさせている
ので、レンジの切り換え動作がスムーズに行なわ
れ、測定値の読み取りが容易となる。またメータ
あるいはオシロスコープの中央部分を用いて測定
を行うので測定精度が向上する。 As described above, according to the present invention, hysteresis is provided and the display operation of each range is overlapped, so that the range switching operation is performed smoothly and the measurement value can be easily read. Furthermore, since measurements are made using the central part of the meter or oscilloscope, measurement accuracy is improved.
なお実施例ではレンジを３段階に切り換えた
が、２段階あるいは４段階以上の切り換えを行う
場合でも本考案を同様に適用することができる。
また各レンジのオーバラツプの程度も実施例に限
定されるものでないことは当然である。 In the embodiment, the range is switched in three stages, but the present invention can be applied in the same way even when the range is switched in two stages or four stages or more.
Furthermore, it goes without saying that the degree of overlap between the ranges is not limited to the embodiment.
図面は本考案の一実施例を説明するためのもの
で、第１図はアナログ信号の自動倍率器のブロツ
ク図、第２図は入力電圧の一例を示す波形図、第
３図は入力電圧とレンジの関係を示す説明図であ
る。
１……抵抗値設定回路、２……可変増幅器、
３，４……コンパレータ、５……アツプダウンカ
ウンタ、６……デコーダ。
The drawings are for explaining one embodiment of the present invention. Fig. 1 is a block diagram of an automatic multiplier for analog signals, Fig. 2 is a waveform diagram showing an example of input voltage, and Fig. 3 is a diagram showing an example of input voltage. FIG. 2 is an explanatory diagram showing the relationship between ranges. 1...Resistance value setting circuit, 2...Variable amplifier,
3, 4... Comparator, 5... Up/down counter, 6... Decoder.
Claims (1)
の指定された増幅率でこれを増幅する可変増幅器
と、 可変増幅器の出力信号が所定の上限値を越える
か否かを判定する第１のコンパレータと、 可変増幅器の出力信号が前記所定の上限値と異
なる所定の下限値を下まわるか否かを判定する第
２のコンパレータと、 可変増幅器の出力信号が所定の上限値を越えた
ことを第１のコンパレータが判定したとき計数値
を１段階増幅率の増加する方向に計数し、所定の
下限値を下まわつたことを第２のコンパレータが
判定したとき計数値を１段階増幅率の減少する方
向に計数するカウンタと、 このカウンタの計数値に応じて可変増幅器の増
幅率を指定する増幅率指定手段 とを具備することを特徴とするアナログ信号の自
動倍率器。[Claim for Utility Model Registration] A variable amplifier that receives an analog signal and amplifies it with a specified amplification factor out of a plurality of amplification factors, and whether the output signal of the variable amplifier exceeds a predetermined upper limit value. a first comparator that determines whether the output signal of the variable amplifier falls below a predetermined lower limit value different from the predetermined upper limit value; and a second comparator that determines whether the output signal of the variable amplifier falls below the predetermined upper limit value. When the first comparator determines that the value has been exceeded, the count value is counted in the direction of increasing the amplification factor by one step, and when the second comparator determines that the value has fallen below the predetermined lower limit value, the count value is counted. An automatic multiplier for analog signals, comprising: a counter that counts in a direction in which the amplification factor decreases by one step; and an amplification factor specifying means that specifies the amplification factor of a variable amplifier according to the count value of the counter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980069523U JPH0328325Y2 (en) | 1980-05-22 | 1980-05-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980069523U JPH0328325Y2 (en) | 1980-05-22 | 1980-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56170709U JPS56170709U (en) | 1981-12-17 |
| JPH0328325Y2 true JPH0328325Y2 (en) | 1991-06-18 |
Family
ID=29663409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980069523U Expired JPH0328325Y2 (en) | 1980-05-22 | 1980-05-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0328325Y2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141712U (en) * | 1986-03-03 | 1987-09-07 | ||
| JP2612261B2 (en) * | 1986-09-27 | 1997-05-21 | 株式会社島津製作所 | Material testing machine |
| JP2572586B2 (en) * | 1987-03-02 | 1997-01-16 | ヤマハ発動機株式会社 | Ship speed detector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4895869A (en) * | 1972-03-18 | 1973-12-08 | ||
| JPS5263749A (en) * | 1975-11-20 | 1977-05-26 | Yanagimoto Seisakusho Co Ltd | Method and apparatus for signal processing in automatic air pollution measuring instruments |
-
1980
- 1980-05-22 JP JP1980069523U patent/JPH0328325Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4895869A (en) * | 1972-03-18 | 1973-12-08 | ||
| JPS5263749A (en) * | 1975-11-20 | 1977-05-26 | Yanagimoto Seisakusho Co Ltd | Method and apparatus for signal processing in automatic air pollution measuring instruments |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56170709U (en) | 1981-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2579249B2 (en) | Digital multimeter and automatic function selection method | |
| JPH087241B2 (en) | Signal processing circuit and converter circuit | |
| JPH077016B2 (en) | Voltage divider for voltage measuring instrument | |
| US4068138A (en) | Signal converter | |
| JPH0328325Y2 (en) | ||
| JP3309380B2 (en) | Digital measuring instrument | |
| JPH0719008Y2 (en) | Current measuring device | |
| JPH0545231A (en) | Temperature measuring device | |
| GB2061516A (en) | Apparatus for supervising and/or controlling the output power of induction motors | |
| JPS62168066A (en) | Digital high insulation resistance tester | |
| JPS601428Y2 (en) | Insulation resistance tester | |
| KR0128890Y1 (en) | Micro-temperature measuring circuit of heater | |
| JPS60188856A (en) | Oscilloscope | |
| JPH0743624Y2 (en) | Temperature measuring device | |
| KR890004657Y1 (en) | Display circuit of analog/digital conversion | |
| JPH058789B2 (en) | ||
| JPS6134474A (en) | Testing of hysteresis range | |
| JPH05196667A (en) | Circuit for temperature measuring resistance | |
| JPH0622937U (en) | Resistance value converter for resistance thermometer | |
| JP2764646B2 (en) | RTD circuit | |
| JPS6058557A (en) | Display method of measuring instrument | |
| JPS5831054Y2 (en) | analog indicator | |
| SU1150579A1 (en) | Device for measuring current divider relative error | |
| JP3154311B2 (en) | Input conversion display device | |
| JPS6124722B2 (en) |