JP3154311B2 - Input conversion display device - Google Patents
Input conversion display deviceInfo
- Publication number
- JP3154311B2 JP3154311B2 JP24910093A JP24910093A JP3154311B2 JP 3154311 B2 JP3154311 B2 JP 3154311B2 JP 24910093 A JP24910093 A JP 24910093A JP 24910093 A JP24910093 A JP 24910093A JP 3154311 B2 JP3154311 B2 JP 3154311B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- value
- section
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、各種計測器などの測定
値を非線形な関数に基づいて変換して表示する装置に関
するものであり、例えば、液体を貯蔵するタンクの現在
量を測定する際に、液面までの距離を計測し、それを液
体の量に変換して表示する場合等に用いるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for converting measured values of various measuring instruments and the like based on a non-linear function and displaying the converted values. Then, the distance to the liquid surface is measured, and the measured distance is converted into the amount of liquid and displayed.
【０００２】[0002]
【従来の技術】従来の入力変換表示装置としては、例え
ば、図８に示すようなものがある。同図において、１１
はＡ／Ｄ変換器、１２はＲＯＭ、１３はバッファ回路、
１４はＢＣＤ表示器である。変換されるべき直流レベル
の入力値Ｅｉは、Ａ／Ｄ変換器１１でディジタル値に変
換されてＲＯＭ１２に入力される。ＲＯＭ１２には非線
形な関数、すなわちそれぞれの入力値Ｅｉに対する出力
値Ｅｏが記憶されており、その出力値Ｅｏはバッファ回
路１３を介してＢＣＤ表示器１４で表示される。2. Description of the Related Art As a conventional input conversion display device, for example, there is one as shown in FIG. In FIG.
Is an A / D converter, 12 is a ROM, 13 is a buffer circuit,
Reference numeral 14 denotes a BCD display. The DC level input value Ei to be converted is converted into a digital value by the A / D converter 11 and input to the ROM 12. The ROM 12 stores a nonlinear function, that is, an output value Eo for each input value Ei, and the output value Eo is displayed on the BCD display 14 via the buffer circuit 13.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、入出力
の分解能をある程度高くすると、ＲＯＭ１２に入力する
データ数が膨大となるため、関数を入力するのに手間が
かかり、装置のコストが高くなる。また、データをＲＯ
Ｍ１２に入力するには、ＲＯＭライタなどの機器が必要
となり、装置単体で関数を設定したり、変更したりでき
ないという問題点があった。However, if the input / output resolution is increased to some extent, the number of data to be input to the ROM 12 becomes enormous, so that it takes time and effort to input a function and the cost of the apparatus increases. In addition, RO
A device such as a ROM writer is required to input data to the M12, and there is a problem that functions cannot be set or changed by itself.
【０００４】本発明は、装置単体で関数を設定できると
ともに安価な入力変換表示装置を提供することを目的と
する。[0004] It is an object of the present invention to provide an inexpensive input conversion display device in which functions can be set by the device alone.
【０００５】[0005]
【課題を解決するための手段】本発明は、非線形な関数
を入力値に対してＮ個の区間に分割し、Ｎ本の直線で近
似するとともに、それぞれの区間において入出力値が該
近似直線と一致するように演算増幅器で構成したＮ組の
入力変換器と各直線の境界値と入力値を比較する（Ｎ−
１）個の比較器と、入力値がどの区間に相当するかを判
定することにより、区間に対応した１組の入力変換器の
出力を選択して出力するマルチプレクサと、このマルチ
プレクサの出力を表示する表示器とを備えたものであ
る。According to the present invention, a non-linear function is divided into N sections with respect to an input value, and is approximated by N straight lines. Is compared with the input values of N sets of input converters constituted by operational amplifiers and the boundary value of each straight line (N−
1) comparators, a multiplexer that selects and outputs an output of a pair of input converters corresponding to the section by determining which section the input value corresponds to, and an output of the multiplexer. And a display device that performs the operation.
【０００６】また、入力変換器は、入力をＮ分割した区
間の境界値（ｅｉ0 〜ｅｉN ）を設定する境界値設定回
路、入力値と境界値との差をとる演算回路、前記減算回
路の値を可変増幅する増幅回路、および前記区間の境界
値に対応して設定した出力値（ｅｏ0 〜ｅｏ(N-1) ）と
前記増幅回路の出力との差をとる減算回路とから構成さ
れたものである。The input converter includes a boundary value setting circuit for setting a boundary value (ei 0 to ei N ) of a section obtained by dividing the input into N, an arithmetic circuit for calculating a difference between the input value and the boundary value, and the subtraction circuit. And a subtraction circuit that calculates the difference between an output value (eo 0 to eo (N−1) ) set corresponding to the boundary value of the section and the output of the amplifier circuit. It was done.
【０００７】[0007]
【作用】本発明においては、非線形な関数を折れ線近似
し、それぞれの直線を演算増幅器を用いてアナログ的に
構成しているから、演算増幅器の利得および加算値を設
定することによって、非線形な関数を設定する。その後
は、入力を印加するだけで、非線形な関数に変換されて
表示が行われる。According to the present invention, the nonlinear function is approximated by a polygonal line, and each straight line is formed in an analog manner using an operational amplifier. Therefore, by setting the gain and the added value of the operational amplifier, the nonlinear function is obtained. Set. After that, it is converted to a non-linear function and displayed by simply applying an input.
【０００８】そして、本発明では、非線形な関数の設定
は可変抵抗器のみの調整により装置単体で関数設定を行
う。In the present invention, the setting of the non-linear function is performed by the apparatus alone by adjusting only the variable resistor.
【０００９】[0009]
【実施例】以下図面について、本発明の一実施例を詳述
する。図１は変換されるべき非線形関数の一例（微分係
数が常に負の場合）である。入力値Ｅｉに対して出力値
Ｅｏは同図（一点鎖線）のように変化するものとする。
いま、入力値Ｅｉに対してＮ個の区間に分割し、前記非
線形関数を折れ線で近似する。入力の各区間の境界値を
ｅｉ0 ，ｅｉ1 ，…，ｅｉN とし、それぞれの境界値に
対する出力値をｅｏ0 ，ｅｏ1 ，…，ｅｏN とする。ま
た、各区間での直線をＬ1 ，Ｌ2 ，…，ＬNとする。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 shows an example of a nonlinear function to be transformed (when the derivative is always negative). The output value Eo changes with respect to the input value Ei as shown in FIG.
Now, the input value Ei is divided into N sections, and the nonlinear function is approximated by a broken line. The boundary values of each section of the input ei 0, ei 1, ..., and ei N, eo 0, eo 1 output values for each boundary value, ..., and eo N. Also, let the straight lines in each section be L 1 , L 2 ,..., L N.
【００１０】次に図２は、このように折れ線近似した非
線形関数を実現するために実施された本発明の回路構成
を示す。同図において、１は入力の各区間の境界値ｅｉ
0 〜ｅｉN をそれぞれ設定するために設けられた（Ｎ＋
１）個の境界値設定回路である。２は、２個の減算回路
２ａ，２ｃと１個の増幅回路２ｂで構成されたＮ組の線
形アンプであり、減算回路２ａはそれぞれ入力値Ｅｉと
境界値ｅｉ0 〜ｅｉ(N-1) との差を、また、減算回路２
ｃはそれぞれ出力値ｅｏ0 〜ｅｏ(N-1) と利得がそれぞ
れＧ1 〜ＧN である増幅回路２ｂの出力との差を出力す
る。そして、境界値設定回路１と線形アンプ２でＮ組の
入力変換器を構成する。FIG. 2 shows a circuit configuration of the present invention implemented to realize a nonlinear function approximated by a broken line. In the figure, 1 is a boundary value ei of each section of the input.
0 to ei N (N +
1) Boundary value setting circuits. Reference numeral 2 denotes N sets of linear amplifiers composed of two subtraction circuits 2a and 2c and one amplification circuit 2b. The subtraction circuit 2a has an input value Ei and boundary values ei 0 to ei (N−1), respectively. And the subtraction circuit 2
c is the output value eo 0 ~eo (N-1) and gain respectively outputs the difference between the output of the amplifier circuit 2b is G 1 ~G N respectively. Then, the boundary value setting circuit 1 and the linear amplifier 2 constitute N sets of input converters.
【００１１】入力変換器は、図３（ａ）〜（ｄ）に示す
ように、それぞれ入出力座標（ｅｉ0 ，ｅｏ0 ）と（ｅ
ｉ1 ，ｅｏ1 ）を結ぶ直線Ｌ1 、入出力座標（ｅｉ1 ，
ｅｏ1 ）と（ｅｉ2 ，ｅｏ2 ）を結ぶ直線Ｌ2 、入出力
座標（ｅｉ2 ，ｅｏ2 ）と（ｅｉ3 ，ｅｏ3 ）を結ぶ直
線Ｌ3 ，…および入出力座標（ｅｉ(N-1) ，ｅｏ
(N-1 ) ）と（ｅｉN ，ｅｏN ）を結ぶ直線ＬN のＮ個の
関数を作成する。なお、ｅｉN を設定する境界値設定回
路１の出力は、直線ＬN を設定する際には入力値Ｅｉに
接続されるが、通常の動作時には接続しない。３は入力
値Ｅｉがどの区間に相当するかを判定するために入力値
と、それぞれ境界値ｅｉ1 〜ｅｉ(N-1) との大小を比較
する（Ｎ−１）個の比較器である。４は、比較器３の出
力に基づいて、Ｎ個の入力変換器の出力Ｅｏ1 〜ＥｏN
のうちの一つを選択して出力するマルチプレクサであ
り、アナログスイッチとデコーダから構成される。ま
た、その出力は図３（ｅ）に示すような折れ線の関数と
なる。５は前記マルチプレクサ４の出力Ｅｏを表示する
表示器である。As shown in FIGS. 3 (a) to 3 (d), the input converter has input / output coordinates (ei 0 , eo 0 ) and (e 0 ), respectively.
i 1 , eo 1 ), a straight line L 1 , input / output coordinates (ei 1 , eo 1 )
eo 1) and (ei 2, eo 2) straight lines L 2 connecting the input and output coordinates (ei 2, eo 2) and (ei 3, eo 3) connecting the straight line L 3, ... and output coordinates (ei (N -1) , eo
(N-1)) and (ei N, to create N number of functions of the straight line L N connecting eo N). Note that the output of the boundary value setting circuit 1 that sets ei N is connected to the input value Ei when setting the straight line L N , but is not connected during normal operation. Reference numeral 3 denotes (N-1) comparators which compare the input value with the boundary values ei 1 to ei (N-1) in order to determine which section the input value Ei corresponds to. . 4 are outputs Eo 1 to Eo N of N input converters based on the output of the comparator 3.
Is a multiplexer that selects and outputs one of them, and is composed of an analog switch and a decoder. The output is a function of a polygonal line as shown in FIG. Reference numeral 5 denotes a display for displaying the output Eo of the multiplexer 4.
【００１２】次に、入力値Ｅｉがどの区間に相当するか
の判定方法およびマルチプレクサ４の構成について説明
する。図４に示すように、入力値Ｅｉの区間は、ｅｉo
≦Ｅｉ≦ｅｉ1 ，ｅｉ1 ＜Ｅｉ≦ｅｉ2 ，…，ｅｉ
(N-1) ＜Ｅｉ≦ｅｉN にＮ分割されており、それぞれの
区間に対して選択されるべき直線は、Ｌ1 ，Ｌ2 ，…，
ＬN である。比較器３-1は、Ｅｉとｅｉ1 、比較器３-2
は、Ｅｉとｅｉ2 ，…，比較器３-(N-1)は、Ｅｉとｅｉ
(N-1) との大小を比較し、Ｅｉの方が大きい場合は論理
レベルの１、小さい場合は論理レベルの０となるので、
各比較器の出力は図４のようになる。区間１では、比較
器３-1の出力が０という条件で、また、区間２では、比
較器３-1の出力が１、比較器３-2の出力が０という条件
で他の区間との判別ができる。同様に、区間（Ｎ−１）
では、比較器３-(N-2)の出力が１、比較器３-(N-1)の出
力が０という条件で、区間Ｎでは、比較器３-(N-1)が１
という条件で他の区間との判別ができる。Next, a method of determining which section the input value Ei corresponds to and the configuration of the multiplexer 4 will be described. As shown in FIG. 4, the section of the input value Ei is ei o
≦ Ei ≦ ei 1 , ei 1 <Ei ≦ ei 2 ,.
(N-1) <Ei ≦ ei N The N is divided into N , and the straight line to be selected for each section is L 1 , L 2 ,.
L N. Comparator 3 -1 includes Ei and ei 1 , and comparator 3 -2
Is Ei and ei 2 ,..., Comparator 3- (N−1) is Ei and ei
(N-1) is compared. If Ei is larger, the logical level is 1, and if Ei is smaller, the logical level is 0.
The output of each comparator is as shown in FIG. In section 1, on condition that the output is 0 of the comparator 3-1, also in the section 2, the output of the comparator 3 -1 1, with other intervals on the condition that the output is 0 the comparator 3 -2 Can be determined. Similarly, section (N-1)
In the section N, the output of the comparator 3- (N-1) is 1 under the condition that the output of the comparator 3- (N-2) is 1 and the output of the comparator 3- (N-1) is 0.
Can be distinguished from other sections under the condition.
【００１３】以上の性質を利用して、マルチプレクサ４
を構成した一例を図５に示す。同図で６はアナログスイ
ッチであり、コントロール入力が１のときにＯＮとな
る。７はインバータ、８はＡＮＤ回路であり、両者で、
アナログスイッチ６をＯＮ，ＯＦＦするデコーダを形成
する。比較器３-1の出力が０の時のみ、アナログスイッ
チ６-1のコントロール入力が１となってＯＮとなり、区
間１の出力であるＥｏ1が出力される。また、比較器３
-1の出力が１、比較器３-2の出力が０の時、アナログス
イッチ６-2のコントロール入力が１となってＯＮとな
り、区間２の出力であるＥｏ2 が出力される。同様にし
て、比較器３-(N-2)の出力が１、比較器３-(N-1)の出力
が０の時、区間（Ｎ−１）の出力であるＥｏ(N-1) が、
また、比較器３-(N-1)の出力が１の時、区間Ｎの出力で
あるＥｏN が出力される。以上のような動作により、Ｅ
ｉの区間が判別され、それに対応した入力変換器の出力
が選択される。Using the above properties, the multiplexer 4
FIG. 5 shows an example of the configuration. In the figure, reference numeral 6 denotes an analog switch which is turned on when the control input is "1". 7 is an inverter, and 8 is an AND circuit.
A decoder for turning on and off the analog switch 6 is formed. When the output of comparator 3-1 is 0 only, ON next to the control input of the analog switch 6-1 is a 1, the Eo 1 is output in the segment 1 is output. Also, the comparator 3
When the output of -1 is 1 and the output of the comparator 3-2 is 0, the control input of the analog switch 6-2 becomes 1 and turns on, and Eo2 which is the output of the section 2 is output. Similarly, when the output of the comparator 3- (N-2) is 1 and the output of the comparator 3- (N-1) is 0, Eo (N-1) which is the output of the section (N-1). But,
When the output of the comparator 3- (N−1) is 1, Eo N that is the output of the section N is output. By the above operation, E
The section of i is determined, and the output of the input converter corresponding to the section is selected.
【００１４】次に、図６は、請求項２に係わる本発明の
具体的な一実施例（Ｎ＝４の場合）を示す。１は５個の
境界値設定回路であり、演算増幅器Ａ1 ，Ｂ1 ，Ｃ1 ，
Ｄ1，Ｅ1 のボルテージホロワで構成され、これらの出
力ｅｏ（Ａ1 ），ｅｏ（Ｂ1），ｅｏ（Ｃ1 ），ｅｏ
（Ｄ1 ），ｅｏ（Ｅ1 ）は、可変抵抗器ＶＲ1 〜5 を調
整して、それぞれｅｉ0 ，ｅｉ1 ，ｅｉ2 ，ｅｉ3 ，ｅ
ｉ4 に設定される。２は４組の線形アンプであり、演算
増幅器Ａ2 〜Ａ4 ，Ｂ2 〜Ｂ4 ，Ｃ2 〜Ｃ4 ，Ｄ2 〜Ｄ
4 で構成される。Ａ2 ，Ｂ2 ，Ｃ2 ，Ｄ2 は、入力値と
境界値との差をとる減算回路、Ａ3 ，Ｂ3 ，Ｃ3 ，Ｄ3
は前記減算回路の値を可変増幅する増幅回路、およびＡ
4 ，Ｂ4 ，Ｃ4 ，Ｄ4 は入力の境界値に対応してそれぞ
れ設定した出力値ｅｏ0 ，ｅｏ1 ，ｅｏ2 ，ｅｏ3 と前
記増幅回路の出力との差をとる減算回路である。３は３
個の比較器、４はマルチプレクサ、５は表示器、９は３
接点Ｐ0 ，Ｐ1 ，Ｐ2 をもつ４個の切り替えスイッチで
あり、各スイッチは連動して同時に切り替わる。１０
は、１０接点Ｐ1 〜Ｐ10を持つ切り替えスイッチであ
る。また、Ｒ，Ｒ1 ，Ｒ2 は抵抗、ＶＲ6 〜ＶＲ13は可
変抵抗である。FIG. 6 shows a specific embodiment of the present invention according to claim 2 (when N = 4). Reference numeral 1 denotes five boundary value setting circuits, each of which includes operational amplifiers A 1 , B 1 , C 1 ,
Consists of a voltage follower of D 1, E 1, these outputs eo (A 1), eo ( B 1), eo (C 1), eo
(D 1 ) and eo (E 1 ) adjust the variable resistors VR 1 to VR 5 to obtain ei 0 , ei 1 , ei 2 , ei 3 and e, respectively.
It is set to i 4. Reference numeral 2 denotes four sets of linear amplifiers, and operational amplifiers A 2 to A 4 , B 2 to B 4 , C 2 to C 4 , and D 2 to D
Consists of four . A 2 , B 2 , C 2 , D 2 are subtraction circuits for taking the difference between the input value and the boundary value, and A 3 , B 3 , C 3 , D 3
Is an amplification circuit for variably amplifying the value of the subtraction circuit, and A
4 , B 4 , C 4 , and D 4 are subtraction circuits that take the difference between the output values eo 0 , eo 1 , eo 2 , and eo 3 set corresponding to the input boundary values and the output of the amplifier circuit. . 3 is 3
Comparators, 4 is a multiplexer, 5 is a display, 9 is 3
There are four changeover switches having contacts P 0 , P 1 , and P 2 , and the switches are simultaneously switched in conjunction with each other. 10
Is a changeover switch with 10 contacts P 1 to P 10. R, R 1 and R 2 are resistors, and VR 6 to VR 13 are variable resistors.
【００１５】以下、入力変換器の動作、および非線形関
数の設定手順を説明する。演算増幅器Ａ1 〜Ａ4 では、
Ａ4 の出力ｅｏ（Ａ4 ）がＥｉ＝ｅｉ0 〜ｅｉ1 で、ｅ
ｏ（Ａ4 ）＝ｅｏ0 〜ｅｏ1 にリニアに変化するよう
に、すなわち、入出力座標（ｅｉ0 ，ｅｏ0 ）と（ｅｉ
1 ，ｅｏ1 ）を結ぶ直線Ｌ1 に設定する。Hereinafter, the operation of the input converter and the procedure for setting the nonlinear function will be described. In the operational amplifiers A 1 to A 4 ,
In A 4 output eo (A 4) is Ei = ei 0 ~ei 1, e
o (A 4 ) = linearly changes from eo 0 to eo 1 , that is, the input / output coordinates (ei 0 , eo 0 ) and (ei
1, eo 1) is set to the straight line L 1 connecting the.
【００１６】図７（ａ）に示すように、演算増幅器Ａ1
の出力ｅｏ（Ａ1 ）はｅｉ0 に設定する。演算増幅器Ａ
2 の出力ｅｏ（Ａ2 ）は、入力値Ｅｉとｅｏ（Ａ1 ）と
の差をとるように構成されているから、図７（ｂ）に示
すようにＥｉ＝ｅｉ0 のときに０となる傾き１の直線に
なる。演算増幅器Ａ3 の出力ｅｏ（Ａ3 ）は、ｅｏ（Ａ
2 ）を増幅したものであるから、図７（ｃ）に示すよう
に座標（ｅｉ0 ，０）を支点として、利得によって傾き
が変わる。この利得Ｇは、抵抗Ｒ1 とＲ2 の比で決ま
り、その最大値ＧMAX は（１＋Ｒ2 ／Ｒ1 ）であるが、
可変抵抗ＶＲ6 で調整することにより、Ｇ＝０〜ＧMAX
に設定できる。次に、演算増幅器Ａ4 の出力ｅｏ（Ａ
4 ）は、可変抵抗ＶＲ10で設定される電圧ｅｏ0 と演算
増幅器Ａ3 の出力ｅｏ（Ａ3 ）との差であるから、図７
（ｄ）に示すように入出力座標（ｅｉ0 ，ｅｏ0 ）を支
点として、負の傾きをもつ直線となる。従って、Ｅｉ＝
ｅｉ0に設定したときに、すなわち、切り替えスイッチ
９を接点Ｐ1 に接続したときにｅｏ（Ａ4 ）＝ｅｏ0 と
なるように可変抵抗ＶＲ10を調整した後、Ｅｉ＝ｅｉ1
に設定したときに、すなわち、切り替えスイッチ９を接
点Ｐ2 に接続したときにｅｏ（Ａ4 ）＝ｅｏ1 となるよ
うに可変抵抗ＶＲ６を調整して利得を変えると所望の直
線が得られる。同様の操作を行い、演算増幅器Ｂ1 〜Ｂ
4 では、可変抵抗ＶＲ7 とＶＲ11を調整して演算増幅器
Ｂ4 の出力ｅｏ（Ｂ4 ）が、入出力座標（ｅｉ1 ，ｅｏ
1 ）と（ｅｉ2 ，ｅｏ2 ）を結ぶ直線Ｌ2 となるよう
に、演算増幅器Ｃ1 〜Ｃ4 では、可変抵抗ＶＲ8 とＶＲ
12を調節して演算増幅器Ｃ4 の出力ｅｏ（Ｃ4 ）が、入
出力座標（ｅｉ2 ，ｅｏ2 ）と（ｅｉ3 ，ｅｏ3 ）を結
ぶ直線Ｌ3 となるように、演算増幅器Ｄ1 〜Ｄ4 では、
可変抵抗ＶＲ9 とＶＲ13を調整して演算増幅器Ｄ4 の出
力ｅｏ（Ｄ4 ）が、入出力座標（ｅｉ3 ，ｅｏ3 ）と
（ｅｉ4 ，ｅｏ4 ）を結ぶ直線Ｌ4 となるようにそれぞ
れ設定する。なお、演算増幅器Ｅ1 は直線Ｌ4 を設定す
る際に必要であるが、通常の動作状態では不要である。
本実施例では、各直線の傾きは負であるが、傾きが正の
場合は演算増幅器Ａ3 ，Ｂ3 ，Ｃ3 ，Ｄ3 を反転増幅器
とすればよい。また、ｅｏ（Ａ1 ）〜ｅｏ（Ｅ1 ）、お
よびｅｏ（Ａ4 ）〜ｅｏ（Ｄ4 ）の値は、切り替えスイ
ッチ１０の接点Ｐ1 〜Ｐ9 をそれぞれＯＮにすることに
より、表示器５でモニタできる。設定が完了した後は、
切り替えスイッチ９の接点をＰ0 とし、切り替えスイッ
チ１０の接点をＰ10に接続すると、通常の動作状態とな
る。入力値Ｅｉは、３個の比較器３-1，３-2，３-3に入
力され、それぞれｅｉ1 に設定されているｅｏ（Ｂ
1 ）、ｅｉ2 に設定されているｅｏ（Ｃ1 ）、ｅｉ3 に
設定されているｅｏ（Ｄ1 ）と比較されてマルチプレク
サ４に入力される。マルチプレクサ４では、入力値Ｅｉ
の区間を判別し、ｅｏ（Ａ4 ）〜ｅｏ（Ｄ4 ）のいずれ
かを選択して出力値Ｅｏを出力する。出力値Ｅｏは表示
器５でディジタル表示される。As shown in FIG. 7A, the operational amplifier A 1
Output eo (A 1 ) is set to ei 0 . Operational amplifier A
2 is configured to take the difference between the input value Ei and eo (A 1 ), so that the output eo (A 2 ) is 0 when Ei = ei 0 as shown in FIG. It becomes a straight line having an inclination of 1. The output eo (A 3 ) of the operational amplifier A 3 is eo (A 3
2 ), the slope changes depending on the gain with the coordinates (ei 0 , 0) as a fulcrum as shown in FIG. 7C. The gain G is determined by the ratio between the resistors R 1 and R 2 , and the maximum value G MAX is (1 + R 2 / R 1 ).
By adjusting the variable resistor VR 6, G = 0~G MAX
Can be set to Then, the output of the operational amplifier A 4 eo (A
4), because the difference between the voltages eo 0 set by the variable resistor VR 10 and the operational amplifier A 3 of the output eo (A 3), 7
As shown in (d), the input / output coordinates (ei 0 , eo 0 ) are used as a fulcrum to form a straight line having a negative slope. Therefore, Ei =
When set to ei 0, i.e., after adjusting the variable resistor VR 10 so that eo (A 4) = eo 0 when connecting the changeover switch 9 to the contact P 1, Ei = ei 1
When set to, i.e., the desired straight line is obtained with changing the gain by adjusting the variable resistor VR6 so that eo (A 4) = eo 1 when connecting the changeover switch 9 to the contact P 2. The same operation is performed, and the operational amplifiers B 1 to B 1
In step 4 , the output eo (B 4 ) of the operational amplifier B 4 is adjusted by adjusting the variable resistors VR 7 and VR 11 , and the input / output coordinates (ei 1 , eo)
1) and (ei 2, eo 2) such that the straight line L 2 connecting the, in the operational amplifier C 1 -C 4, a variable resistor VR 8 and VR
As 12 adjust to the operational amplifier C 4 output eo is (C 4), a straight line L 3 connecting input and output coordinates (ei 2, eo 2) and the (ei 3, eo 3), the operational amplifier D 1 In ~D 4,
The output eo of the variable resistor VR 9 and VR 13 to adjust the by operational amplifier D 4 (D 4) is output coordinates (ei 3, eo 3) and (ei 4, eo 4) so that the straight line L 4 connecting the Set to each. Incidentally, the operational amplifier E 1 is is necessary when setting a straight line L 4, it is not necessary under normal operating conditions.
In the present embodiment, the slope of each straight line is negative, but when the slope is positive, the operational amplifiers A 3 , B 3 , C 3 , and D 3 may be inverting amplifiers. The values of eo (A 1 ) to eo (E 1 ) and eo (A 4 ) to eo (D 4 ) are set by turning on the contacts P 1 to P 9 of the changeover switch 10 respectively. 5 can be monitored. After completing the settings,
The contact of the changeover switch 9 and P 0, the connecting contacts of the selector switch 10 to P 10, the normal operation state. The input value Ei is input to three comparators 3 -1 , 3 -2 , and 3 -3, and eo (B) is set to ei 1.
1 ), eo (C 1 ) set to ei 2, and eo (D 1 ) set to ei 3 are input to the multiplexer 4. In the multiplexer 4, the input value Ei
Is determined, and one of eo (A 4 ) to eo (D 4 ) is selected to output the output value Eo. The output value Eo is digitally displayed on the display 5.
【００１７】[0017]
【発明の効果】以上述べたように、本発明は、非線形な
関数を入力値に対してＮ個の区間に分割し、Ｎ本の直線
で近似するとともに、それぞれの区間において入出力値
が該近似直線と一致するように演算増幅器で構成したＮ
組の入力変換器と、前記各直線の境界値と入力値を比較
する（Ｎ−１）個の比較器と、入力値がどの区間に相当
するかを判定することにより、区間に対応した１組の入
力変換器の出力を選択して出力するマルチプレクサと、
このマルチプレクサの出力を表示する表示器とを備えた
ので、非線形関数を折れ線で近似し、それぞれの直線を
可変抵抗器の調整で設定でき、かつ装置単体で非線形関
数の設定ができる。As described above, according to the present invention, a nonlinear function is divided into N sections with respect to an input value, and is approximated by N straight lines. N configured with an operational amplifier to match the approximate straight line
A set of input converters, (N-1) comparators for comparing the input value with the boundary value of each straight line, and determining the section to which the input value corresponds to 1 A multiplexer for selecting and outputting the outputs of the set of input converters;
Since a display for displaying the output of the multiplexer is provided, the nonlinear function can be approximated by a polygonal line, and each straight line can be set by adjusting a variable resistor, and the nonlinear function can be set by the apparatus alone.
【００１８】また、本発明では、入力変換器を、入力を
Ｎ分割した区間の境界値（ｅｉ0 〜ｅｉN ）を設定する
境界値設定回路、入力値と境界値との差をとる減算回
路、この減算回路の値を可変増幅する増幅回路、および
前記区間の境界値に対応して設定した出力値（ｅｏ0 〜
ｅｏ(N-1) ）と前記増幅回路の出力との差をとる減算回
路とから構成されているので、安価な部品のみで構成で
きるため、製造コストを下げることができる。Further, in the present invention, the input converter is provided with a boundary value setting circuit for setting boundary values (ei 0 to ei N ) of a section obtained by dividing the input into N, and a subtraction circuit for obtaining a difference between the input value and the boundary value. An amplification circuit that variably amplifies the value of the subtraction circuit, and an output value (eo 0 to
eo (N-1) ) and a subtraction circuit that takes the difference between the output of the amplifier circuit and the subtraction circuit, so that it can be made up of only inexpensive components, so that the manufacturing cost can be reduced.
【図１】本発明における変換されるべき非線形関数の一
例を示す図である。FIG. 1 is a diagram showing an example of a non-linear function to be converted in the present invention.
【図２】本発明の一実施例を示す回路構成図である。FIG. 2 is a circuit diagram showing one embodiment of the present invention.
【図３】図２の実施例における入力変換器の各出力を説
明する図である。FIG. 3 is a diagram illustrating each output of an input converter in the embodiment of FIG. 2;
【図４】図２の実施例における入力値の範囲と比較器の
出力の関係を説明する図である。FIG. 4 is a diagram illustrating a relationship between a range of an input value and an output of a comparator in the embodiment of FIG. 2;
【図５】図２の実施例におけるマルチプレクサの一構成
例である。FIG. 5 is a configuration example of a multiplexer in the embodiment of FIG. 2;
【図６】本発明のさらに具体的な実施例を示す回路図で
ある。FIG. 6 is a circuit diagram showing a more specific embodiment of the present invention.
【図７】図６の実施例における入力変換器の動作を説明
する図である。FIG. 7 is a diagram illustrating the operation of the input converter in the embodiment of FIG.
【図８】従来の入力変換表示装置を説明するブロック図
である。FIG. 8 is a block diagram illustrating a conventional input conversion display device.
１ 境界値設定回路 ２ 線形アンプ ３ 比較器 ４ マルチプレクサ ５ 表示器 ９ ３接点の切り替えスイッチ １０ １０接点の切り替えスイッチ DESCRIPTION OF SYMBOLS 1 Boundary value setting circuit 2 Linear amplifier 3 Comparator 4 Multiplexer 5 Display 9 Switch for switching 3 contacts 10 Switch for switching 10 contacts
Claims (2)
に従って変換し、その値を表示する入力変換表示装置に
おいて、前記非線形な関数を入力値に対してＮ個の区間
に分割し、Ｎ本の直線で近似するとともに、それぞれの
区間において入出力値が該近似直線と一致するように演
算増幅器で構成したＮ組の入力変換器と、前記各直線の
境界値と入力値を比較する（Ｎ−１）個の比較器と、入
力値がどの区間に相当するかを判定することにより、区
間に対応した１組の入力変換器の出力を選択して出力す
るマルチプレクサと、このマルチプレクサの出力を表示
する表示器とを備えたことを特徴とする入力変換表示装
置。1. An input conversion display device for converting an input value of a DC level according to a certain non-linear function and displaying the value, dividing the non-linear function into N sections for the input value, and And the input values are compared with N sets of input converters composed of operational amplifiers such that the input / output values in each section coincide with the approximate straight line, and the boundary value of each straight line (N -1) comparators, a multiplexer that selects and outputs an output of a set of input converters corresponding to the section by determining which section the input value corresponds to, and an output of the multiplexer. An input conversion display device comprising: a display for displaying.
境界値（ｅｉ0 〜ｅｉN ）を設定する境界値設定回路、
入力値と境界値との差をとる減算回路、この減算回路の
値を可変増幅する増幅回路、および前記区間の境界値に
対応して設定した出力値（ｅｏ0 〜ｅｏ(N-1) ）と前記
増幅回路の出力との差をとる減算回路とから構成された
ことを特徴とする請求項１記載の入力変換表示装置。2. An input converter, comprising: a boundary value setting circuit for setting boundary values (ei 0 to ei N ) of a section obtained by dividing an input into N;
A subtraction circuit for taking the difference between the input value and the boundary value, an amplification circuit for variably amplifying the value of the subtraction circuit, and an output value (eo 0 to eo (N-1) ) set corresponding to the boundary value of the section. 2. The input conversion display device according to claim 1, further comprising a subtraction circuit for calculating a difference between the output of the amplification circuit and the output of the amplification circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24910093A JP3154311B2 (en) | 1993-10-05 | 1993-10-05 | Input conversion display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24910093A JP3154311B2 (en) | 1993-10-05 | 1993-10-05 | Input conversion display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07103789A JPH07103789A (en) | 1995-04-18 |
| JP3154311B2 true JP3154311B2 (en) | 2001-04-09 |
Family
ID=17187968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24910093A Expired - Lifetime JP3154311B2 (en) | 1993-10-05 | 1993-10-05 | Input conversion display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154311B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013021571A1 (en) * | 2011-08-10 | 2013-02-14 | パナソニック株式会社 | Physical quantity detecting apparatus |
-
1993
- 1993-10-05 JP JP24910093A patent/JP3154311B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07103789A (en) | 1995-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321654A (en) | Analog-to-digital converter | |
| JP3309380B2 (en) | Digital measuring instrument | |
| KR20020058910A (en) | Analoge-to-Digital converter with Gamma Collection function | |
| JP3154311B2 (en) | Input conversion display device | |
| JP2837726B2 (en) | Digital to analog converter | |
| JPH0373822B2 (en) | ||
| JP2722351B2 (en) | Imaging signal processing device | |
| JP2010068572A (en) | Digital potentiometer and protective relay | |
| JP2002261610A (en) | A/d converter | |
| JPH07198305A (en) | Position detector | |
| JP3351167B2 (en) | Battery voltage measurement device | |
| JP4276745B2 (en) | Signal synthesis circuit having two A / D converters | |
| JP2003060504A (en) | A/d conversion apparatus and error correction device for a/d converter | |
| JPS62132430A (en) | Division type digital-analog converter | |
| JPH04192705A (en) | Automatic gain control circuit | |
| JPH0846515A (en) | D/a converter | |
| JP2624920B2 (en) | Vertical amplifier calibration system for multi-phenomenon oscilloscope | |
| JPH0712852A (en) | Waveform measuring equipment having waveform generating function | |
| JPH0552876A (en) | Electronic type apparatus | |
| JPH11220396A (en) | A/d conversion extension circuit | |
| JPH05191289A (en) | Current summing system d/a converter | |
| JPH0546090Y2 (en) | ||
| JPH0636160B2 (en) | Analog signal comparison circuit | |
| JPS62165420A (en) | Attenuator circuit | |
| JPS5854708Y2 (en) | range switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |