JPH03276942A - Repeater - Google Patents

Repeater

Info

Publication number
JPH03276942A
JPH03276942A JP2077383A JP7738390A JPH03276942A JP H03276942 A JPH03276942 A JP H03276942A JP 2077383 A JP2077383 A JP 2077383A JP 7738390 A JP7738390 A JP 7738390A JP H03276942 A JPH03276942 A JP H03276942A
Authority
JP
Japan
Prior art keywords
line
link test
test pulse
pulse
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2077383A
Other languages
Japanese (ja)
Inventor
Arata Ando
新 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2077383A priority Critical patent/JPH03276942A/en
Publication of JPH03276942A publication Critical patent/JPH03276942A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE:To realize a repeater easily recognizing by itself the normal state of both a transmission line and a reception line by informing the state of both the transmission line and the reception line with a prescribed reply signal to a terminal equipment. CONSTITUTION:A terminal equipment 21 generates a link test pulse TP' in the absence of a transmission data and sends the pulse to a repeater 22 via a transmission line L1. When the line is normal, the pulse TP' is sent normally and output signals S1, S2 of a link test pulse detection section 22a and a detection output latch circuit 22b are both active. Then a link test pulse TP is sequentially generated from a link test pulse generating circuit 22d, fed to a reception line L2 and the pulse TP is normally returned to the terminal equipment 21. In this case, the arrival-interval of the pulses TP is within a specified time. On the other hand, when a fault takes place in any of both the lines, no pulse is returned from the repeater 22 to the terminal equipment 21 and a counter 21b of the device 21 generates a fault detection signal S4. Thus, the equipment 21 recognizes the occurrence of a fault of any of the lines.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は中継装置に関し、特に送信回線および受信回
線を介して端末装置に双方向接続された中継装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a relay device, and particularly to a relay device bidirectionally connected to a terminal device via a transmission line and a reception line.

(従来の技術) 一般に、4線式のローカルエリアネットワークシステム
においては、第2図に示されているように、各端末装置
11と中継装置間12が送信回線Llと受信回線L2を
介して双方向接続されている。
(Prior Art) Generally, in a four-wire local area network system, as shown in FIG. Connected in the opposite direction.

このようなローカルエリアネットワークシステムでは、
回線の正常性をチエツクするために、端末装置11と中
継装置12それぞれからリンクテストパルスが一定間隔
で発生される。各端末装置11では、一定間隔で送信さ
れてくる中継装置12からのリンクテストパルスを監視
することによって、中継装置12から端末装置fllへ
の回線つまり受信回線L2が正常であるか否かを判別す
ることができる。
In such a local area network system,
In order to check the normality of the line, link test pulses are generated from each of the terminal device 11 and the relay device 12 at regular intervals. Each terminal device 11 determines whether the line from the relay device 12 to the terminal device fll, that is, the receiving line L2, is normal by monitoring link test pulses sent from the relay device 12 at regular intervals. can do.

一方、中継装置12においては、一定間隔で送信されて
くる端末装置11からのリンクテストパルスを監視する
ことによって、端末装置11から中継装置12への回線
つまり送信回線L1が正常であるか否かを判別すること
ができる。
On the other hand, the relay device 12 monitors link test pulses from the terminal device 11 that are transmitted at regular intervals to determine whether the line from the terminal device 11 to the relay device 12, that is, the transmission line L1, is normal. can be determined.

この様に、従来では、中継装置12と各端末装置11が
それぞれリンクテストパルスの到来を監視することによ
ってそのリンクテストパルスを受信した回線の正常性を
チエツクする構成である。このため、端末装置11側で
は、受信回線L2が正常か否かしか認識することができ
ず、送信回線L1が正常か否かを認識することができな
い欠点があった。
In this manner, the conventional configuration is such that the relay device 12 and each terminal device 11 check the normality of the line that received the link test pulse by monitoring the arrival of the link test pulse. Therefore, on the terminal device 11 side, there was a drawback that it could only recognize whether the reception line L2 was normal or not, and could not recognize whether the transmission line L1 was normal or not.

(発明が解決しようとする課題) 従来では、中継装置と各端末装置がそれぞれリンクテス
トパルスの到来を監視することによってそのリンクテス
トパルスを受信した回線の正常性をチエツクする構成で
あるので、端末装置側では対応する送信回線と受信回線
双方が正常か否かを認識することができない欠点があっ
た。
(Problem to be Solved by the Invention) Conventionally, the relay device and each terminal device each monitor the arrival of a link test pulse to check the normality of the line that received the link test pulse. There was a drawback that the device could not recognize whether or not both the corresponding transmission line and reception line were normal.

この発明はこの様な点に鑑みてなされたもので、対応す
る送信回線と受信回線双方の正常性を端末装置に通知で
きるようにして、端末装置自体で送信回線と受信回線双
方の正常性を認識することができる中継装置を提供する
事を目的とする。
This invention has been made in view of these points, and is capable of notifying the terminal device of the normality of both the corresponding transmitting line and receiving line, so that the terminal device itself can check the normality of both the transmitting line and the receiving line. The purpose is to provide a relay device that can be recognized.

[発明の構成コ (課題を解決するための手段) この発明による中継装置は、送信回線および受信回線を
介して端末装置に双方向接続されており、前記送信回線
を介して前記端末装置から送信されるテスト信号を受信
する受信手段と、この受信手段によってテスト信号を受
信した時に応答信号を前記受信回線を介して前記端末装
置に返送する返送手段とを具備し、前記送信回線および
受信回線双方の状態を前記応答信号によって端末装置に
通知することを特徴とする。
[Configuration of the Invention (Means for Solving the Problems) A relay device according to the present invention is bidirectionally connected to a terminal device via a transmission line and a reception line, and transmits data from the terminal device via the transmission line. and a return means that sends a response signal back to the terminal device via the reception line when the test signal is received by the reception means, the transmission line and the reception line both being connected to each other. The present invention is characterized in that the terminal device is notified of the state by the response signal.

(作 用) この中継装置においては、端末装置からテスト信号が正
常に送信された時に応答信号が返送されるので、端末装
置は、その応答信号が返送されるか否かによって送信回
線と受信回線双方の正常性を容品に認識することができ
る。
(Function) In this relay device, a response signal is returned when the test signal is normally transmitted from the terminal device, so the terminal device can switch between the transmitting line and the receiving line depending on whether the response signal is returned or not. The normality of both can be clearly recognized.

(実施例) 以下、図面を参照して、この発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図はこの発明の一実施例に係わる中継装置22を備
えたローカルエリアネットワークシステムを示しており
、ここでは1個の端末装置21に対応する構成だけが代
表して示されている。
FIG. 1 shows a local area network system equipped with a relay device 22 according to an embodiment of the present invention, and here only the configuration corresponding to one terminal device 21 is shown as a representative.

中継装[22は、送信回線L1と受信回線L2を介して
端末装置21に双方向接続されており、リンクテストパ
ルス検出部22a1検出出力保持回路22b%ORゲー
ト22c1リンクテストパルス発生回路22d1および
送信データ制御回路22eを備えている。
The relay device [22 is bidirectionally connected to the terminal device 21 via the transmission line L1 and the reception line L2, and includes a link test pulse detection section 22a1 detection output holding circuit 22b%OR gate 22c1 link test pulse generation circuit 22d1 and transmission It includes a data control circuit 22e.

リンクテストパルス検出部22aは、送信回線Llを介
して端末装f121から送信されたリンクテストパルス
や送信データを受信するためのものであり、送信データ
を受信した場合にはそれを受信データRDとして図示し
ない内部処理回路に転送する。また、リンクテストパル
スを受信した場合には、リンクテストパルスの到来を示
すパルス検出信号Slを発生する。
The link test pulse detection unit 22a is for receiving link test pulses and transmission data transmitted from the terminal equipment f121 via the transmission line Ll, and when receiving transmission data, it is used as reception data RD. The data is transferred to an internal processing circuit (not shown). Further, when a link test pulse is received, a pulse detection signal Sl indicating the arrival of the link test pulse is generated.

検出出力保持回路22bは、リンクテストパルス検出部
22aから発生されるパルス検出信号Slを保持し、そ
れをリンクテストパルスが検出されたことを示す信号S
2としてリンクテストパルス発生回路22dに供給する
。この検出出力保持回路22bは、保持状態をリセット
するための信号S3がリンクテストパルス発生回路22
dから発生されるまで、パルス検出信号Slを保持し続
ける。
The detection output holding circuit 22b holds the pulse detection signal Sl generated from the link test pulse detection section 22a, and converts it into a signal S indicating that a link test pulse has been detected.
2 is supplied to the link test pulse generation circuit 22d. This detection output holding circuit 22b receives a signal S3 for resetting the holding state from the link test pulse generation circuit 22b.
The pulse detection signal Sl continues to be held until it is generated from d.

リンクテストパルス発生回路22dは、この中継装置2
2から送信すべきデータが存在しない場合で、しかも検
出出力保持回路22bから信号S2が供給されている時
にリンクテストパルスTPを一定周期で順次発生する。
The link test pulse generation circuit 22d is connected to this relay device 2.
When there is no data to be transmitted from the detection output holding circuit 22b and the signal S2 is being supplied from the detection output holding circuit 22b, the link test pulses TP are sequentially generated at a constant cycle.

ま−た、リンクテストパルス発生回路22dは、リンク
テストパルスTPの発生後、検出出力保持回路22bを
リセットするために信号S3を発生する。
Furthermore, after the link test pulse TP is generated, the link test pulse generating circuit 22d generates a signal S3 in order to reset the detection output holding circuit 22b.

送信データ制御回路22eは、図示しない内部回路で生
成されたデータまたは受信データRDを送信データTD
として端末装置21へ送信するためのものである。OR
ゲート22cは、リンクテストパルス発生回路22dか
らのリンクテストパルスTPが供給される第1の入力端
子と、送信データ制御回路22eからの送信データTD
が供給される第2の入力端子とを有しており、その出力
端子は受信回線L2に接続されている。
The transmission data control circuit 22e converts data generated by an internal circuit (not shown) or reception data RD into transmission data TD.
This is for transmitting to the terminal device 21 as a. OR
The gate 22c has a first input terminal to which a link test pulse TP from a link test pulse generation circuit 22d is supplied, and a first input terminal to which a link test pulse TP is supplied from a transmission data control circuit 22e.
and a second input terminal to which is supplied, and its output terminal is connected to the reception line L2.

端末装置21は、リンクテストパルス検出部21a1タ
イマ21b、ORゲート21c s リンクテストパル
ス発生回路21d 、送信データ制御回路21eを備え
ている。
The terminal device 21 includes a link test pulse detection section 21a1, a timer 21b, an OR gate 21cs, a link test pulse generation circuit 21d, and a transmission data control circuit 21e.

リンクテストパルス検出部21aは、受信回線L2を介
して中継装置22から送信されたリンクテストパルスT
Pや送信データTDを受信するためのものであり、送信
データTDを受信した場合にはそれを受信データRD’
 として図示しない内部処理回路に転送する。また、リ
ンクテストパルスTPを受信した場合には、リンクテス
トパルスTPの到来を示すパルス検出信号St’を発生
する。
The link test pulse detection unit 21a detects the link test pulse T transmitted from the relay device 22 via the reception line L2.
This is for receiving the transmission data TD and the transmission data TD, and when the transmission data TD is received, it is used as the reception data RD'.
The data is then transferred to an internal processing circuit (not shown). Further, when the link test pulse TP is received, a pulse detection signal St' indicating the arrival of the link test pulse TP is generated.

タイマ21bは、パルス検出信号81′が発生されてか
ら次のパルス検出信号SL’が発生されるまでの経過時
間、つまりリンクテストパルスTPの到着間隔をカウン
トするものであり、予め定められた所定の規定時間T以
内に次のリンクテストパルスTPが到着せずにパルス検
出信号81′が発生されなかたった場合には、異常検知
信4S4を発生する。この異常検知信号S4は、図示し
ない内部回路において、回線LL、L2に障害が生じた
ことを示す信号として処理される。
The timer 21b counts the elapsed time from when the pulse detection signal 81' is generated until the next pulse detection signal SL' is generated, that is, the arrival interval of the link test pulse TP, and counts the arrival interval of the link test pulse TP. If the next link test pulse TP does not arrive within the specified time T and the pulse detection signal 81' is not generated, an abnormality detection signal 4S4 is generated. This abnormality detection signal S4 is processed in an internal circuit (not shown) as a signal indicating that a failure has occurred in the lines LL and L2.

リンクテストパルス発生回路21dは、この端末装置2
1から送信すべきデータが存在しない場合にリンクテス
トパルスTP’を一定周期で順次発生する。
The link test pulse generation circuit 21d is connected to this terminal device 2.
If there is no data to be transmitted from 1, link test pulses TP' are sequentially generated at regular intervals.

送信データ制御回路21eは、図示しない内部回路で生
成されたデータを送信データTD’ として中継装置2
2へ送信するためのものである。ORゲート21eは、
リンクテストパルス発生回路21dからのリンクテスト
パルスTP’が供給される第1の入力端子と、送信デー
タ制御回路21eからの送信データTD’が供給される
第2の入力端子とを有しており、その出力端子は送信回
線L1に接続されている。
The transmission data control circuit 21e transmits data generated by an internal circuit (not shown) to the relay device 2 as transmission data TD'.
This is for sending to 2. The OR gate 21e is
It has a first input terminal to which the link test pulse TP' from the link test pulse generation circuit 21d is supplied, and a second input terminal to which the transmission data TD' from the transmission data control circuit 21e is supplied. , its output terminal is connected to the transmission line L1.

次に、端末装置21がリンクテストパルスTP’を発生
してから、中継装置22から返送されるリンクテストパ
ルスTPによって送信回線L1と受信回線L2が正常か
否かを端末装置21が認識するまでの動作を説明する。
Next, after the terminal device 21 generates the link test pulse TP', until the terminal device 21 recognizes whether the transmitting line L1 and the receiving line L2 are normal based on the link test pulse TP returned from the relay device 22. Explain the operation.

端末装置21は、送信すべきデータがない場合にリンク
テストパルスTP’を発生して、それを送信回線LLを
介して中継装置22へ送信する。送信回線L1に障害が
発生してない場合には、リンクテストパルスTP’が中
継装置22に正常に送信され、これによってリンクテス
トパルス検出部22aおよび検出出力保持回路22bの
出力信号S1およ71\ びS2が共にアクティ李状態になる。そして、リンクテ
ストパルス発生回路22dからリンクテストパルスTP
が順次発生され、それが受信回線L2に供給される。受
信回線L2に障害が発生してない場合には、リンクテス
トパルスTPは端末装置21に正常に返送される。この
場合、タイマ21でカウントされるリンクテストパルス
TPの到着間隔は、規定時間以内となり、これによって
送信回線L1と受信回線L2が共に正常であることが端
末装置21によって認識される。
When there is no data to be transmitted, the terminal device 21 generates a link test pulse TP' and transmits it to the relay device 22 via the transmission line LL. If no fault has occurred in the transmission line L1, the link test pulse TP' is normally transmitted to the relay device 22, and the output signals S1 and 71 of the link test pulse detector 22a and the detection output holding circuit 22b are thereby \ and S2 both enter the active state. Then, a link test pulse TP is generated from the link test pulse generation circuit 22d.
are generated sequentially and supplied to the receiving line L2. If no fault has occurred in the receiving line L2, the link test pulse TP is normally returned to the terminal device 21. In this case, the arrival interval of the link test pulses TP counted by the timer 21 is within the specified time, and the terminal device 21 thereby recognizes that both the transmission line L1 and the reception line L2 are normal.

一方、送信回線L1と受信回線L2のいずれか一方に障
害が発生した場合には、中継装置22から端末装置21
にリンクテストパルスが返送されなくなるため、これに
よって端末装置21のカウンタ21bから異常検知信号
S4が発生される。この結果、端末装置21は、送信回
線L1と受信回線L2のいずれか一方に障害が発生した
ことを認識することができる。
On the other hand, if a failure occurs in either the transmission line L1 or the reception line L2, the relay device 22
Since the link test pulse is no longer returned, the counter 21b of the terminal device 21 generates an abnormality detection signal S4. As a result, the terminal device 21 can recognize that a failure has occurred in either the transmission line L1 or the reception line L2.

以上のように、この実施例においては、端末装置21か
らリンクテストパルスTP’が正常に送信された時に中
継装置22からリンクテストパルスTPがその応答信号
として返送されるので、端末装置21は、そのリンクテ
ストパルスTPが返送されるか否かによって送信回線L
1と受信回線L2の双方の正常性を容易に認識すること
ができる。
As described above, in this embodiment, when the link test pulse TP' is normally transmitted from the terminal device 21, the link test pulse TP is returned as a response signal from the relay device 22, so that the terminal device 21 can The transmission line L depends on whether the link test pulse TP is returned or not.
The normality of both the receiving line L2 and the receiving line L2 can be easily recognized.

[発明の効果コ 以上のように、この発明によれば、対応する送信回線と
受信回線双方の正常性を端末装置に通知できるようにな
り、端末装置自体で送信回線と受信回線双方の正常性を
認識することができる中継装置が提供される。
[Effects of the Invention] As described above, according to the present invention, it becomes possible to notify the terminal device of the normality of both the corresponding transmission line and reception line, and the terminal device itself can notify the normality of both the transmission line and the reception line. A relay device is provided that can recognize.

を用いたネットワークシステムの構成を示すブロック図
、第2図は従来のローカルエリアネットワークシステム
を示すブロック図である。
FIG. 2 is a block diagram showing a conventional local area network system.

21・・・端末装置、22・・・中継装置、22a・・
・リンクテストパルス検出部、22b・・・検出出力保
持回路22b122d・・・リンクテストパルス発生回
路、22e・・・送信データ制御回路、Ll・・・送信
回線、L2・・・受信回線。
21...Terminal device, 22...Relay device, 22a...
- Link test pulse detection unit, 22b...Detection output holding circuit 22b122d...Link test pulse generation circuit, 22e...Transmission data control circuit, Ll...Transmission line, L2...Reception line.

Claims (1)

【特許請求の範囲】 送信回線および受信回線を介して端末装置に双方向接続
された中継装置において、 前記送信回線を介して前記端末装置から送信されるテス
ト信号を受信する受信手段と、 この受信手段によってテスト信号を受信した時に応答信
号を前記受信回線を介して前記端末装置に返送する返送
手段とを具備し、 前記送信回線および受信回線双方の状態を前記応答信号
によって端末装置に通知することを特徴とする中継装置
[Scope of Claims] In a relay device bidirectionally connected to a terminal device via a transmission line and a reception line, a receiving means for receiving a test signal transmitted from the terminal device via the transmission line; and a return means for returning a response signal to the terminal device via the receiving line when the test signal is received by the means, and notifying the terminal device of the status of both the transmitting line and the receiving line by the response signal. A relay device characterized by:
JP2077383A 1990-03-27 1990-03-27 Repeater Pending JPH03276942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2077383A JPH03276942A (en) 1990-03-27 1990-03-27 Repeater

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2077383A JPH03276942A (en) 1990-03-27 1990-03-27 Repeater

Publications (1)

Publication Number Publication Date
JPH03276942A true JPH03276942A (en) 1991-12-09

Family

ID=13632370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2077383A Pending JPH03276942A (en) 1990-03-27 1990-03-27 Repeater

Country Status (1)

Country Link
JP (1) JPH03276942A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148288A (en) * 2004-11-17 2006-06-08 Fujitsu Ltd Transmission system
JP2013187864A (en) * 2012-03-09 2013-09-19 Canon Inc Information processing device, serial communication system, communication initialization method therefor, and serial communication device
JP2013187865A (en) * 2012-03-09 2013-09-19 Canon Inc Information processing device, serial communication system, communication initialization method therefor, and serial communication device
WO2015099733A1 (en) * 2013-12-26 2015-07-02 Intel Corporation Interconnect retimer enhancements

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148288A (en) * 2004-11-17 2006-06-08 Fujitsu Ltd Transmission system
JP4585287B2 (en) * 2004-11-17 2010-11-24 富士通株式会社 Transmission equipment
JP2013187864A (en) * 2012-03-09 2013-09-19 Canon Inc Information processing device, serial communication system, communication initialization method therefor, and serial communication device
JP2013187865A (en) * 2012-03-09 2013-09-19 Canon Inc Information processing device, serial communication system, communication initialization method therefor, and serial communication device
WO2015099733A1 (en) * 2013-12-26 2015-07-02 Intel Corporation Interconnect retimer enhancements
US10534034B2 (en) 2013-12-26 2020-01-14 Intel Corporation Interconnect retimer enhancements
US11675003B2 (en) 2013-12-26 2023-06-13 Intel Corporation Interconnect retimer enhancements

Similar Documents

Publication Publication Date Title
EP0580938A2 (en) Duplex communication control device
JPH03276942A (en) Repeater
CN100367262C (en) Method and device for testing a monitoring function of a bus system and a corresponding bus system
JPH06175944A (en) Network monitoring method
JPH0231298A (en) Automatic announcing equipment
JP3263932B2 (en) Data transmission equipment
JP2618890B2 (en) Abnormal transmission detection method
JPS5819120B2 (en) Loop data transmission device
JPS6122494B2 (en)
JPH04351194A (en) Remote supervisory system
JPH0748736B2 (en) Signal transmission device
JP3721153B2 (en) Data communication device system test apparatus and method
JPS62175836A (en) Health check system in data processing system
JPH0248736A (en) Information processing system
JP3372136B2 (en) Communication error detection system in disaster prevention system using multiplex transmission
JPS6376539A (en) Repeater calling epuipment
JPH03136541A (en) Procedure monitor circuit
JPS61195494A (en) Decentralized processing type self-fire alarm system
JPH04179687A (en) Remote control device for elevator
JPS62186118A (en) Remote control type combustion control device
JPH04311125A (en) Transmission line failure detecting circuit
JPH06178014A (en) Building equipment remote monitoring device
JPH0122907B2 (en)
JPH04144456A (en) Fault information informing system
JPS63197197A (en) Load control system