JPH03276906A - Oscillator circuit for pulse width transmission - Google Patents

Oscillator circuit for pulse width transmission

Info

Publication number
JPH03276906A
JPH03276906A JP7780690A JP7780690A JPH03276906A JP H03276906 A JPH03276906 A JP H03276906A JP 7780690 A JP7780690 A JP 7780690A JP 7780690 A JP7780690 A JP 7780690A JP H03276906 A JPH03276906 A JP H03276906A
Authority
JP
Japan
Prior art keywords
circuit
pulse width
data
clock
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7780690A
Other languages
Japanese (ja)
Other versions
JP3132819B2 (en
Inventor
Osamu Iijima
治 飯島
Motoharu Terada
寺田 元治
Masanobu Ogawa
正信 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP02077806A priority Critical patent/JP3132819B2/en
Publication of JPH03276906A publication Critical patent/JPH03276906A/en
Application granted granted Critical
Publication of JP3132819B2 publication Critical patent/JP3132819B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To oscillate a clock with high accuracy and less frequency dispersion by adjusting a resistance for setting a time constant of a CR oscillator circuit with an analog switch and a nonvolatile memory. CONSTITUTION:A multiplex transmission circuit 3 is operated by a clock oscillated by a CR oscillator circuit 1 and applies time division multiplex transmission with a master set connecting to a transmission line Q. A resistance for setting time constant of the circuit 1 is varied freely by an analog switch SWi. The switch SWi is controlled to be ON or OFF state based on a data of an E<2>PROM2. Since data is written in the E<2>PROM2 in this way, the oscillating frequency of the circuit 1 is adjusted with high accuracy.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、パルス幅伝送用の発振回路に関するものであ
り、例えば時分割多重伝送システムの端末用ICに利用
されるものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an oscillation circuit for pulse width transmission, and is used, for example, in a terminal IC of a time division multiplex transmission system.

[従来の技術] 従来、共通の伝送線に1台の親機と複数台の端末器を接
続し、親機から時分割多重伝送信号を送信し、各端末器
を個別にアクセスして、制御データを与えたり、監視デ
ータを返信させる時分割多重伝送システムが広く用いら
れている。このようなシステムにおいては、長パルスを
1”に、短パルスをO”に対応させるパルス幅伝送が利
用されることが多い。端末器では、CR発振回路により
クロックを発生させて、受信パルス幅に応じてクロック
をカウントし、そのカウント値に応じて長パルスと短パ
ルスを区別している。このような端末器は、多数使用さ
れるものであるがら、1チツプIC化することが好まし
い。
[Conventional technology] Conventionally, one base unit and multiple terminals are connected to a common transmission line, the base unit transmits time division multiplexed transmission signals, and each terminal is individually accessed and controlled. Time division multiplex transmission systems that provide data and return monitoring data are widely used. In such systems, pulse width transmission is often used in which long pulses correspond to 1'' and short pulses correspond to O''. In the terminal device, a clock is generated by a CR oscillation circuit, the clock is counted according to the received pulse width, and long pulses and short pulses are distinguished according to the count value. Although a large number of such terminals are used, it is preferable to use a single-chip IC.

[発明が解決しようとする課題] しかしながら、CR発振回路を1チツプICに内蔵しよ
うとすると、IC化によるコンデンサと抵抗の値のばら
つきにより、30%以上の発振周波数のばらつきが生じ
る。このため、発振回路内蔵のICは実用化レベルには
至っていない。したがって、従来は端末用ICにクロッ
ク発振回路あるいはその時定数回路を外付けする必要が
あった。
[Problems to be Solved by the Invention] However, when a CR oscillation circuit is incorporated into a single chip IC, the oscillation frequency varies by 30% or more due to variations in the values of capacitors and resistors due to integration into the IC. For this reason, ICs with built-in oscillation circuits have not reached the level of practical use. Therefore, conventionally, it has been necessary to externally attach a clock oscillation circuit or its time constant circuit to the terminal IC.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、パルス幅伝送用の発振回路にお
いて、発振周波数のばらつきを抑えることにあり、他の
目的とするところは、受信パルス幅に応じて発振周波数
を自動的に調整可能とすることにある。
The present invention has been made in view of these points, and its purpose is to suppress variations in oscillation frequency in an oscillation circuit for pulse width transmission. The purpose is to automatically adjust the oscillation frequency according to the received pulse width.

[課題を解決するための手段] 請求項1記載の発明にあっては、上記の課題を解決する
ために、第1図に示すように、パルス幅伝送の受信パル
ス幅判定用のクロックを発生する発振回路において、コ
ンデンサと抵抗の時定数により発振周波数が決定される
CR発振回路1と、前記抵抗の値を調整するためのアナ
ログスイッチSWiと、アナログスイッチSWiによる
抵抗の値の調整結果を記憶する不揮発性メモリー2と、
不揮発性メモリー2にデータを書き込む手段とを備える
ことを特徴とするものである。
[Means for Solving the Problems] In order to solve the above problems, in the invention as claimed in claim 1, as shown in FIG. 1, a clock for determining the received pulse width of pulse width transmission is generated. A CR oscillation circuit 1 whose oscillation frequency is determined by the time constant of a capacitor and a resistor, an analog switch SWi for adjusting the value of the resistor, and a memory of the result of adjusting the value of the resistor by the analog switch SWi. non-volatile memory 2,
The device is characterized by comprising means for writing data into the nonvolatile memory 2.

また、請求項2記載の発明にあっては、第3図に示すよ
うに、受信パルス幅に応じてクロックをカウントするカ
ウンタ11と、カウンタ11のカウント値が所定値とな
るように不揮発性メモリーにデータを設定するデータ設
定回路12とを更に備えている。
In addition, in the invention as claimed in claim 2, as shown in FIG. The data setting circuit 12 further includes a data setting circuit 12 for setting data.

[作用] 請求項1記載の発明にあっては、CR発振回路1の時定
数設定用の抵抗の値をアナログスイッチSWiと不揮発
性メモリー2により調整可能としたので、回路定数や電
源電圧にばらつきがあっても、CR発振回路1からは、
周波数のばらつきの少ない高精度のクロックを発振させ
ることができるものである。
[Function] In the invention described in claim 1, since the value of the resistor for setting the time constant of the CR oscillation circuit 1 can be adjusted by the analog switch SWi and the nonvolatile memory 2, variations in circuit constants and power supply voltage can be avoided. Even if there is, from CR oscillation circuit 1,
It is possible to oscillate a highly accurate clock with little frequency variation.

請求項2記載の発明にあっては、受信パルス幅に応じて
カウンタ11によりクロックをカウントし、そのカウン
ト値が所定値となるようにデータ設定回路12により不
揮発性メモリー2のデータを設定するようにしたから、
受信パルス幅の判定に適した周波数のクロックを自動的
に発振させることができるものである。
In the invention according to claim 2, the counter 11 counts the clock according to the received pulse width, and the data setting circuit 12 sets the data in the nonvolatile memory 2 so that the counted value becomes a predetermined value. Because I made it to
It is possible to automatically oscillate a clock with a frequency suitable for determining the received pulse width.

[実施例] 第1図は本発明の一実施例のブロック回路図である。こ
の回路は、時分割多重伝送用の端末用ICの内部構成を
示しており、時分割多重伝送のための制御を行う多重伝
送回路3と、これに動作クロックを与えるためのCR発
振回路1と、その発振周波数を調整するためのアナログ
スイッチS W i及びE2PROM2から構成されて
いる。
[Embodiment] FIG. 1 is a block circuit diagram of an embodiment of the present invention. This circuit shows the internal configuration of a terminal IC for time division multiplex transmission, and includes a multiplex transmission circuit 3 that performs control for time division multiplex transmission, and a CR oscillation circuit 1 that provides an operating clock to this circuit. , an analog switch S W i for adjusting its oscillation frequency, and an E2PROM2.

多重伝送回路3は、CR発振回路1により発振されたク
ロックにより動作し、伝送線Qに接続された親機との間
で時分割多重伝送を行い、入出力ポートPからの入力デ
ータを親機に伝送したり、親機からの制御により入出力
ボートPから制御信号を出力するものである。CR発振
回路1の時定数設定用の抵抗の値は、アナログスイッチ
S W iにより自由に変えることができる。このアナ
ログスイッチSWiは、E2PROM2のデータに基づ
いてオン状態又はオフ状態に制御される。
The multiplex transmission circuit 3 is operated by the clock oscillated by the CR oscillation circuit 1, performs time-division multiplex transmission with the base unit connected to the transmission line Q, and transmits input data from the input/output port P to the base unit. The input/output boat P outputs a control signal under control from the base unit. The value of the resistor for setting the time constant of the CR oscillation circuit 1 can be freely changed using the analog switch S Wi . This analog switch SWi is controlled to be on or off based on data in the E2PROM2.

CR発振回路1における時定数設定用の抵抗の値を調整
するための具体的な回路構成を第2図に示す。E2FR
OM2には、ライト信号WRによりバス上のデータD1
〜D、が書き込まれる。このE2FROM2に記憶され
たデータD1〜D5の各ビットに対応してアナログスイ
ッチS W +〜S W sがオン状態又はオフ状態に
制御される。いずれかのアナログスイッチ5Wi(i=
1〜5)がオン状態になっていると、このスイッチSW
iに対応した抵抗Riは短絡されるため、短絡された抵
抗分だけ端子A、B間の抵抗値が小さくなる。例えば、
E2FROM2に記憶されたデータD、、D2.DI。
A specific circuit configuration for adjusting the value of the time constant setting resistor in the CR oscillation circuit 1 is shown in FIG. E2FR
Data D1 on the bus is sent to OM2 by write signal WR.
~D, is written. Analog switches SW+ to SWs are controlled to be on or off in correspondence to each bit of data D1 to D5 stored in the E2FROM2. Any analog switch 5Wi (i=
1 to 5) are in the on state, this switch SW
Since the resistor Ri corresponding to i is short-circuited, the resistance value between terminals A and B decreases by the short-circuited resistance. for example,
Data D, , D2 . stored in E2FROM2. D.I.

D = 、 D sが0.0.1,1..1であれば、
スイッチSW+、SW2はオフ状態となり、スイッチS
W、、SW4.SWsはオン状態となる。これにより、
端子A、B間の抵抗はRo +R+ + R2どなる。
D = , D s is 0.0.1, 1. .. If it is 1,
Switches SW+ and SW2 are turned off, and switch S
W,, SW4. The SWs are turned on. This results in
The resistance between terminals A and B is Ro + R+ + R2.

以上の方式により、E2PROM2/\のデータ書き込
みにより、端子A、B間の抵抗をR8−R5の組み合わ
せで自由に変更できる。すなわち、CR発振回路1の発
振周波数を調整することができる。
With the above method, the resistance between terminals A and B can be freely changed by the combination of R8 and R5 by writing data to E2PROM2/\. That is, the oscillation frequency of the CR oscillation circuit 1 can be adjusted.

ところで、第1図に示すように、端末用ICにCR発振
回路1を内蔵した場合には、回路定数のばらつきにより
発振周波数には30%以上のばらつきが生じる。そこで
、IC製造後、発振周波数を調整するために、クロック
出力端子φからクロックを取り出して、クロックの周波
数を測定し、その測定結果を見なからE2PROM2の
データ設定端子Diにデータを設定し、定格通りの発振
周波数に調整するものである。
By the way, as shown in FIG. 1, when the CR oscillation circuit 1 is built into a terminal IC, the oscillation frequency varies by 30% or more due to variations in circuit constants. Therefore, after manufacturing the IC, in order to adjust the oscillation frequency, take out the clock from the clock output terminal φ, measure the clock frequency, and set data to the data setting terminal Di of the E2PROM2 without checking the measurement result. This is to adjust the oscillation frequency to the rated value.

第2図は本発明の他の実施例のブロック回路図である。FIG. 2 is a block circuit diagram of another embodiment of the invention.

本実施例にあっては、受信パルス幅に応じてクロックの
発振周波数を自動調整するものである。そのために、本
実施例では、短パルス判定カウンタ11と、データ設定
回路12と、短パルス検出回路13を備えている。
In this embodiment, the oscillation frequency of the clock is automatically adjusted according to the received pulse width. To this end, this embodiment includes a short pulse determination counter 11, a data setting circuit 12, and a short pulse detection circuit 13.

一般的な時分割多重伝送システムでは、伝送信号のパ1
”、°゛0”をパルスの長さで判定している。
In a typical time division multiplex transmission system, the transmission signal
“,°゛0” is determined by the length of the pulse.

例えば、短パルスは“0″を意味するものとし、そのパ
ルス長が12571secであるとする。ここで、クロ
ックの発振周波数が100kHzの場合、受信パルスの
サンプリング間隔は10μSeeとなるので、パルス長
がサンプリング12回分であれば、短パルスであると判
定する。したがって、端末側では、親機から送られた伝
送信号の短パルスを検出し、そのパルス長がサンプリン
グ数12となるように5クロツクの発振周波数を調整す
れば、信頼性の高い伝送が行える。
For example, assume that a short pulse means "0" and that the pulse length is 12571 seconds. Here, when the oscillation frequency of the clock is 100 kHz, the sampling interval of the received pulse is 10 μSee, so if the pulse length is 12 samplings, it is determined that the pulse is short. Therefore, on the terminal side, highly reliable transmission can be achieved by detecting the short pulse of the transmission signal sent from the base unit and adjusting the 5-clock oscillation frequency so that the pulse length has a sampling count of 12.

以上のことを実現するために、本実施例では、短パルス
検出回路13で親機からの多重伝送信号の短パルスを検
出し、そのパルス変化点を検出する。この短パルス変化
点を元に、CR発振回路1からのタロツクをカウンタ1
1によりカウントする。データ設定回路12では、短パ
ルスの受信時にカウンタ11によりカウントされたカウ
ント数か12カウントであるか否かを判定する。そして
、カウント数が12カウントであれば、E2PROM2
のデータはそのままとし、カウント数が12カウントで
ない場合には、カウント数が12カウントとなるように
、E2PROM2のデータを設定する。
In order to realize the above, in this embodiment, the short pulse detection circuit 13 detects the short pulse of the multiplex transmission signal from the base unit, and detects the pulse change point. Based on this short pulse change point, the tarok from the CR oscillation circuit 1 is calculated by the counter 1.
Count by 1. The data setting circuit 12 determines whether the count counted by the counter 11 at the time of receiving the short pulse is 12 counts. And if the count number is 12 counts, E2PROM2
The data in E2PROM2 is left as is, and if the count number is not 12 counts, the data in the E2PROM2 is set so that the count number is 12 counts.

例えば、第4図(a)、(b)に示すように、短パルス
の変化点間のクロックのカウント数が15カウントであ
ったとすると、データ設定口v@12では、発振周波数
を低くするなめに、抵抗調整用のE2PROM2にデー
タを設定して、アナログスイッチS W iの一部をオ
フ状態とする。これにより、CR発振回路1の時定数設
定用の抵抗の値を大きくすることができる。その結果、
第4図(c)に示すように、短パルスのカウント数が1
2カウントとなるような発振周波数のクロックが得られ
るものである。
For example, as shown in FIGS. 4(a) and 4(b), if the number of clock counts between the changing points of the short pulse is 15, the data setting port v@12 is used to lower the oscillation frequency. Then, data is set in the E2PROM 2 for resistance adjustment, and a part of the analog switch S Wi is turned off. Thereby, the value of the resistance for setting the time constant of the CR oscillation circuit 1 can be increased. the result,
As shown in Figure 4(c), the short pulse count is 1.
A clock with an oscillation frequency that provides two counts can be obtained.

本実施例の回路を使用すれば、伝送路の特性等により親
機からの伝送信号波形に歪みを生じて、信号全体のパル
ス幅が長くなった場合にも、端末側では、その長くなっ
たパルス幅の検出に適するような周波数のクロックを自
動的に発振するので、正常に信号伝送を行うことができ
る。さらに、親機の仕様変更により短パルス、長パルス
共に通常のパルス幅よりも長く設定された場合にも、端
末側で自動的にクロックの発振周波数を変更するので、
端末を置き換える必要は無い。
If the circuit of this example is used, even if the transmission signal waveform from the base unit is distorted due to the characteristics of the transmission path and the pulse width of the entire signal becomes longer, the terminal side will be able to detect the longer pulse width. Since a clock with a frequency suitable for pulse width detection is automatically generated, signal transmission can be performed normally. Furthermore, even if both the short pulse and long pulse width are set longer than the normal pulse width due to a change in the specifications of the base unit, the clock oscillation frequency will be automatically changed on the terminal side.
There is no need to replace the device.

なお、時分割多重伝送用の端末用ICでは、自局のアド
レス設定用のE2PROMを内蔵していることが多いの
で、このE2PROMの記憶領域の一部を抵抗値調整用
データの記憶領域として流用しても良い。
Note that terminal ICs for time-division multiplex transmission often have a built-in E2PROM for setting the address of the own station, so a part of the storage area of this E2PROM can be used as a storage area for resistance value adjustment data. You may do so.

[発明の効果] 請求項1記載の発明にあっては、上述のように、CR発
振回路における時定数設定用の抵抗の値をアナログスイ
ッチと不揮発性メモリーにより調整可能としたので、不
揮発性メモリーにデータを書き込むだけで、CR発振回
路の発振周波数を精度良く調整することができ、電源電
圧や回路定数にばらつきがあっても、発振周波数のばら
つきは少なくすることができるという効果がある。した
がって、全体を1チツプのICで構成することも可能に
なるという利点がある。
[Effects of the Invention] In the invention described in claim 1, as described above, since the value of the resistor for setting the time constant in the CR oscillation circuit can be adjusted by the analog switch and the nonvolatile memory, the nonvolatile memory The oscillation frequency of the CR oscillation circuit can be adjusted with high precision simply by writing data to the oscillation circuit, and even if there are variations in the power supply voltage and circuit constants, the variation in the oscillation frequency can be reduced. Therefore, there is an advantage that the entire device can be configured with one chip of IC.

請求項2記載の発明にあっては、上述のように、受信パ
ルス幅に応じてカウンタによりクロックをカウントし、
そのカウント値が所定値となるようにデータ設定回路に
より不揮発性メモリーにデータを書き込むようにしたか
ら、送信元の仕様変更や電源変動あるいは伝送系の特性
により受信パルス幅が変動しても、そのパルス幅を受信
するのに適した周波数のクロックが自動的に発振される
ので、パルス幅伝送の信顆性を高くすることができると
いう効果がある。
In the invention according to claim 2, as described above, the clock is counted by a counter according to the received pulse width,
Since the data setting circuit writes data to non-volatile memory so that the count value becomes a predetermined value, even if the received pulse width changes due to changes in the specifications of the sender, fluctuations in the power supply, or characteristics of the transmission system, the Since a clock having a frequency suitable for receiving pulse widths is automatically oscillated, the reliability of pulse width transmission can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック回路図、第2図は
同上の要部回路図、第3図は本発明の他の実施例のブロ
ック回路図、第4図は同上の動作説明図である。 lはCR発振回路、2は不揮発性メモリー、3は多重伝
送回路、SWiはアナログスイッチ、11は短パルス判
定カウンタ、12はデータ設定回路である。
Fig. 1 is a block circuit diagram of one embodiment of the present invention, Fig. 2 is a circuit diagram of the main parts of the same as above, Fig. 3 is a block circuit diagram of another embodiment of the present invention, and Fig. 4 is an explanation of the operation of the same as above. It is a diagram. 1 is a CR oscillation circuit, 2 is a nonvolatile memory, 3 is a multiplex transmission circuit, SWi is an analog switch, 11 is a short pulse determination counter, and 12 is a data setting circuit.

Claims (2)

【特許請求の範囲】[Claims] (1)パルス幅伝送の受信パルス幅判定用のクロックを
発生する発振回路において、コンデンサと抵抗の時定数
により発振周波数が決定されるCR発振回路と、前記抵
抗の値を調整するためのアナログスイッチと、アナログ
スイッチによる抵抗の値の調整結果を記憶する不揮発性
メモリーと、不揮発性メモリーにデータを書き込む手段
とを備えることを特徴とするパルス幅伝送用の発振回路
(1) In an oscillation circuit that generates a clock for determining the received pulse width of pulse width transmission, there is a CR oscillation circuit whose oscillation frequency is determined by the time constant of a capacitor and a resistor, and an analog switch for adjusting the value of the resistor. An oscillation circuit for pulse width transmission, comprising: a nonvolatile memory that stores the result of adjusting a resistance value by an analog switch; and means for writing data into the nonvolatile memory.
(2)受信パルス幅に応じてクロックをカウントするカ
ウンタと、カウンタのカウント値が所定値となるように
不揮発性メモリーにデータを設定するデータ設定回路と
を更に備えることを特徴とする請求項1記載のパルス幅
伝送用の発振回路。
(2) The device further comprises a counter that counts clocks according to the width of the received pulse, and a data setting circuit that sets data in the nonvolatile memory so that the count value of the counter becomes a predetermined value. Oscillation circuit for pulse width transmission described.
JP02077806A 1990-03-27 1990-03-27 Oscillation circuit for pulse width transmission Expired - Fee Related JP3132819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02077806A JP3132819B2 (en) 1990-03-27 1990-03-27 Oscillation circuit for pulse width transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02077806A JP3132819B2 (en) 1990-03-27 1990-03-27 Oscillation circuit for pulse width transmission

Publications (2)

Publication Number Publication Date
JPH03276906A true JPH03276906A (en) 1991-12-09
JP3132819B2 JP3132819B2 (en) 2001-02-05

Family

ID=13644261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02077806A Expired - Fee Related JP3132819B2 (en) 1990-03-27 1990-03-27 Oscillation circuit for pulse width transmission

Country Status (1)

Country Link
JP (1) JP3132819B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531852B2 (en) 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP2017510107A (en) * 2013-12-24 2017-04-06 ノルディック セミコンダクタ アーエスアーNordic Semiconductor ASA Improved low power oscillator
CN112526443A (en) * 2020-12-02 2021-03-19 云南电网有限责任公司电力科学研究院 Testing device with error self-detection function for electric energy meter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531852B2 (en) 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP2017510107A (en) * 2013-12-24 2017-04-06 ノルディック セミコンダクタ アーエスアーNordic Semiconductor ASA Improved low power oscillator
CN112526443A (en) * 2020-12-02 2021-03-19 云南电网有限责任公司电力科学研究院 Testing device with error self-detection function for electric energy meter

Also Published As

Publication number Publication date
JP3132819B2 (en) 2001-02-05

Similar Documents

Publication Publication Date Title
JPH06242159A (en) Electrostatic capacity measuring device
US4626621A (en) Circuit for generating a position in digital form
JPH03276906A (en) Oscillator circuit for pulse width transmission
US4600881A (en) Watthour test circuitry
US4881072A (en) Device for remote metering
JPH0434457Y2 (en)
JPH11148878A (en) Drift reduction circuit of pressure sensor and reset system
US5119347A (en) Method and timing device for measuring time intervals
CN111278686B (en) Vehicle-mounted system
JPH0319996B2 (en)
EP1070965A2 (en) Method for measuring an electric voltage and arrangement for implementing the method
US4370891A (en) Dual element-single oscillator-ratio type digital transducer
JPS62228173A (en) Battery voltage detection circuit
JPS61231472A (en) Circuit for detecting voltage of battery
JPH01191064A (en) Voltage detecting circuit
JPH07234979A (en) Heat sensor
US5483648A (en) Circuit for determining the arrival times of control signals supplied to microprocessors
JPH01259220A (en) Sensor signal processor
US6415657B1 (en) Switch monitoring system
JP2002517744A (en) Electronic circuit
KR200326694Y1 (en) Internal voltage generation circuit
JPH0733464Y2 (en) Integrated value backup device
US5187441A (en) Portable information apparatus for sensing battery voltage drop
JPH04270969A (en) Input impedance measuring circuit of ic circuit
JPH05326845A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees