JP3132819B2 - Oscillation circuit for pulse width transmission - Google Patents
Oscillation circuit for pulse width transmissionInfo
- Publication number
- JP3132819B2 JP3132819B2 JP02077806A JP7780690A JP3132819B2 JP 3132819 B2 JP3132819 B2 JP 3132819B2 JP 02077806 A JP02077806 A JP 02077806A JP 7780690 A JP7780690 A JP 7780690A JP 3132819 B2 JP3132819 B2 JP 3132819B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- clock
- oscillation circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パルス幅伝送用の発振回路に関するもので
あり、例えば時分割多重伝送システムの端末用ICに利用
されるものである。The present invention relates to an oscillation circuit for pulse width transmission, and is used, for example, for a terminal IC of a time division multiplex transmission system.
［従来の技術］ 従来、共通の伝送線に１台の親機と複数台の端末器を
接続し、親機から時分割多重伝送信号を送信し、各端末
器を個別にアクセスして、制御データを与えたり、監視
データを返信させる時分割多重伝送システムが広く用い
られている。このようなシステムにおいては、長パルス
を“1"に、短パルスを“0"に対応させるパルス幅伝送が
利用されることが多い。端末器では、CR発振回路により
クロックを発生させて、受信パルス幅に応じてクロック
をカウントし、そのカウント値に応じて長パルスと短パ
ルスを区別している。このような端末器は、多数使用さ
れるものであるから、１チップIC化することが好まし
い。[Prior Art] Conventionally, one master unit and a plurality of terminal units are connected to a common transmission line, a time division multiplex transmission signal is transmitted from the master unit, and each terminal unit is individually accessed and controlled. Time division multiplex transmission systems that provide data or return monitoring data are widely used. In such a system, pulse width transmission is often used in which a long pulse corresponds to "1" and a short pulse corresponds to "0". In a terminal device, a clock is generated by a CR oscillation circuit, the clock is counted according to a received pulse width, and a long pulse and a short pulse are distinguished according to the count value. Since a large number of such terminals are used, it is preferable to use a one-chip IC.
［発明が解決しようとする課題］ しかしながら、CR発振回路を１チップICに内蔵しよう
とすると、IC化によるコンデンサと抵抗の値のばらつき
により、30％以上の発振周波数のばらつきが生じる。こ
の場合、良好な使用条件では長パルスと短パルスを区別
できても、電源変動等の様々な悪条件が重なると、長パ
ルスと短パルスを区別できない場合も有り得るから、実
用に供するには信頼性が乏しい。このため、発振回路内
蔵のICは実用化レベルには至っていない。したがって、
従来は端末用ICにクロック発振回路あるいはその時定数
回路を外付けする必要があった。[Problems to be Solved by the Invention] However, when a CR oscillation circuit is to be incorporated in a one-chip IC, the variation in the oscillation frequency of 30% or more occurs due to the variation in the value of the capacitor and the resistance due to the IC. In this case, even if the long pulse and the short pulse can be distinguished under good use conditions, the long pulse and the short pulse may not be distinguished under various bad conditions such as power supply fluctuation. Poor sex. For this reason, ICs with built-in oscillation circuits have not reached the level of practical use. Therefore,
In the past, it was necessary to externally attach a clock oscillation circuit or its time constant circuit to the terminal IC.
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、パルス幅伝送用の発振回路に
おいて、発振周波数のばらつきを抑え、受信パルス幅に
応じて発振周波数を自動的に調整可能とすることにあ
る。The present invention has been made in view of such a point,
An object of the present invention is to suppress variation in oscillation frequency in an oscillation circuit for pulse width transmission, and to automatically adjust the oscillation frequency according to a reception pulse width.
［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第
１図に示すように、パルス幅伝送の受信パルス幅判定用
のクロックを発生する発振回路において、コンデンサと
抵抗の時定数により発振周波数が決定されるCR発振回路
１と、前記抵抗の値を調整するためのアナログスイッチ
SWiと、アナログスイッチSWiによる抵抗の値の調整結果
を記憶する不揮発性メモリー２と、受信パルス幅に応じ
て前記CR発振回路１が発生するクロックをカウントする
カウンタ11と、カウンタ11のカウント値が所定値となる
ように不揮発性メモリー２にデータを設定するデータ設
定回路12とを備えることを特徴とするものである。[Means for Solving the Problems] In the present invention, in order to solve the above-mentioned problems, as shown in FIG. 1, an oscillation circuit for generating a clock for judging a reception pulse width in pulse width transmission is used. A CR oscillation circuit 1 whose oscillation frequency is determined by a time constant of a capacitor and a resistor, and an analog switch for adjusting the value of the resistor.
SWi, a nonvolatile memory 2 for storing the adjustment result of the resistance value by the analog switch SWi, a counter 11 for counting the clock generated by the CR oscillation circuit 1 according to the reception pulse width, and a count value of the counter 11 A data setting circuit 12 for setting data in the nonvolatile memory 2 so as to have a predetermined value is provided.
［作用］ 本発明にあっては、CR発振回路１の時定数設定用の抵
抗の値をアナログスイッチSWiと不揮発性メモリー２に
より調整可能としたので、回路定数や電源電圧にばらつ
きがあっても、CR発振回路１からは、周波数のばらつき
の少ない高精度のクロックを発振させることができる。
また、受信パルス幅に応じてカウンタ11によりクロック
をカウントし、そのカウント値が所定値となるようにデ
ータ設定回路12により不揮発性メモリー２のデータを設
定するようにしたから、受信パルス幅の判定に適した周
波数のクロックを自動的に発振させることができるもの
である。[Operation] In the present invention, since the value of the resistor for setting the time constant of the CR oscillation circuit 1 can be adjusted by the analog switch SWi and the nonvolatile memory 2, even if the circuit constant and the power supply voltage vary. The CR oscillation circuit 1 can oscillate a high-accuracy clock with little frequency variation.
Further, the clock is counted by the counter 11 according to the reception pulse width, and the data in the nonvolatile memory 2 is set by the data setting circuit 12 so that the count value becomes a predetermined value. It is possible to automatically oscillate a clock having a frequency suitable for the above.
［実施例］ 第１図は本発明の一実施例のブロック回路図である。
この回路は、時分割多重伝送用の端末用ICの内部構成を
示しており、時分割多重伝送のための制御を行う多重伝
送回路３と、これに動作クロックを与えるためのCR発振
回路１と、その発振周波数を調整するためのアナログス
イッチSWi及びE2PROM2とを有している。また、この回路
では、受信パルス幅に応じてクロックの発振周波数を自
動調整するものであり、そのために、短パルス判定カウ
ンタ11と、データ設定回路12と、短パルス検出回路13を
備えている。Embodiment FIG. 1 is a block circuit diagram of one embodiment of the present invention.
This circuit shows the internal configuration of a terminal IC for time division multiplex transmission, and includes a multiplex transmission circuit 3 for controlling for time division multiplex transmission and a CR oscillation circuit 1 for supplying an operation clock thereto. , And an analog switch SWi and an E 2 PROM 2 for adjusting the oscillation frequency. Further, this circuit automatically adjusts the oscillation frequency of the clock according to the received pulse width. For this purpose, the circuit includes a short pulse determination counter 11, a data setting circuit 12, and a short pulse detection circuit 13.
多重伝送回路３は、CR発振回路１により発振されたク
ロックにより動作し、伝送線Ｑに接続された親機との間
で時分割多重伝送を行い、入出力ポートＰからの入力デ
ータを親機に伝送したり、親機からの制御により入出力
ポートＰから制御信号を出力するものである。CR発振回
路１の時定数設定用の抵抗の値は、アナログスイッチSW
iにより自由に変えることができる。このアナログスイ
ッチSWiは、E2PROM2のデータに基づいてオン状態又はオ
フ状態に制御される。The multiplex transmission circuit 3 operates by the clock oscillated by the CR oscillation circuit 1, performs time-division multiplex transmission with the master unit connected to the transmission line Q, and transmits input data from the input / output port P to the master unit. And a control signal is output from the input / output port P under the control of the master unit. The value of the resistor for setting the time constant of the CR oscillation circuit 1 is determined by the analog switch SW.
i can be changed freely. The analog switch SWi is controlled to an on state or an off state based on the data in the E 2 PROM2.
CR発振回路１における時定数設定用の抵抗の値を調整
するための具体的な回路構成を第２図に示す。E2PROM2
には、ライト信号WRによりバス上のデータD1〜D5が書き
込まれる。このE2PROM2に記憶されたデータD1〜D5の各
ビットに対応してアナログスイッチSW1〜SW5がオン状態
又はオフ状態に制御される。いずれかのアナログスイッ
チSWi（ｉ＝１〜５）がオン状態になっていると、この
スイッチSWiに対応した抵抗Riは短絡されるため、短絡
された抵抗分だけ端子A,B間の抵抗値が小さくなる。例
えば、E2PROM2に記憶されたデータD1,D2,D3,D4,D5が0,
0,1,1,1であれば、スイッチSW1,SW2はオフ状態となり、
スイッチSW3,SW4,SW5はオン状態となる。これにより、
端子A,B間の抵抗はR0＋R1＋R2となる。以上の方式によ
り、E2PROM2へのデータ書き込みにより、端子A,B間の抵
抗をR0〜R5の組み合わせで自由に変更できる。すなわ
ち、CR発振回路１の発振周波数を調整することができ
る。FIG. 2 shows a specific circuit configuration for adjusting the value of the time constant setting resistor in the CR oscillation circuit 1. E 2 PROM2
The data D 1 to D 5 on the bus is written by the write signal WR. The analog switch SW 1 to SW 5 corresponding to each bit of the E 2 PROM 2 stored in the data D 1 to D 5 are controlled to be on or off state. When any one of the analog switches SWi (i = 1 to 5) is in the ON state, the resistor Ri corresponding to the switch SWi is short-circuited, and the resistance between the terminals A and B is reduced by the short-circuited resistance. Becomes smaller. For example, if the data D 1 , D 2 , D 3 , D 4 , D 5 stored in the E 2 PROM 2 are 0,
If 0, 1 , 1 , 1 , the switches SW 1 and SW 2 are turned off,
Switches SW 3 , SW 4 , and SW 5 are turned on. This allows
The resistance between the terminals A and B is R 0 + R 1 + R 2 . By the above method, the data writing to the E 2 PROM 2, terminal A, the resistance between the B can be freely changed by the combination of R 0 to R 5. That is, the oscillation frequency of the CR oscillation circuit 1 can be adjusted.
ところで、第１図に示すように、端末用ICにCR発振回
路１を内蔵した場合には、回路定数のばらつきにより発
振周波数には30％以上のばらつきが生じる。そこで、IC
製造後、発振周波数を調整するために、受信パルス幅に
応じてクロックの発振周波数を自動調整するものであ
る。By the way, as shown in FIG. 1, when the CR oscillation circuit 1 is incorporated in the terminal IC, the oscillation frequency varies by 30% or more due to the variation of the circuit constant. So, IC
After manufacturing, in order to adjust the oscillation frequency, the oscillation frequency of the clock is automatically adjusted according to the reception pulse width.
一般的な時分割多重伝送システムでは、伝送信号の
“1",“0"をパルスの長さで判定している。例えば、短
パルスは“0"を意味するものとし、そのパルス長が125
μsecであるとする。ここで、クロックの発振周波数が1
00kHzの場合、受信パルスのサンプリング間隔は10μsec
となるので、パルス長がサンプリング12回分であれば、
短パルスであると判定する。したがって、端末側では、
親機から送られた伝送信号の短パルスを検出し、そのパ
ルス長がサンプリング数12となるように、クロックの発
振周波数を調整すれば、信頼性の高い伝送が行える。In a general time division multiplex transmission system, "1" and "0" of a transmission signal are determined based on the pulse length. For example, a short pulse means “0” and its pulse length is 125
Let it be μsec. Here, the clock oscillation frequency is 1
In case of 00kHz, sampling interval of received pulse is 10μsec
So, if the pulse length is 12 samplings,
It is determined that the pulse is short. Therefore, on the terminal side,
If a short pulse of the transmission signal sent from the master unit is detected and the oscillation frequency of the clock is adjusted so that the pulse length becomes 12 samples, highly reliable transmission can be performed.
以上のことを実現するために、本実施例では、短パル
ス検出回路13で親機からの多重伝送信号の短パルスを検
出し、そのパルス変化点を検出する。この短パルス変化
点を元に、CR発振回路１からのクロックをカウンタ11に
よりカウントする。データ設定回路12では、短パルスの
受信時にカウンタ11によりカウントされたカウント数が
12カウントであるか否かを判定する。そして、カウント
数が12カウントであれば、E2PROM2のデータはそのまま
とし、カウント数が12カウントでない場合には、カウン
ト数が12カウントとなるように、E2PROM2のデータを設
定する。In order to realize the above, in this embodiment, the short pulse detection circuit 13 detects a short pulse of the multiplex transmission signal from the master unit, and detects a pulse change point thereof. The clock from the CR oscillation circuit 1 is counted by the counter 11 based on the short pulse change point. In the data setting circuit 12, the count number counted by the counter 11 when a short pulse is received is
It is determined whether the count is 12 or not. Then, if the count is 12 counts, E 2 data PROM2 is kept unchanged, when the count number is not 12 counts, so that the count number becomes 12 counts and sets data of the E 2 PROM2.
例えば、第３図（ａ），（ｂ）に示すように、短パル
スの変化点間のクロックのカウント数が15カウントであ
ったとすると、データ設定回路12では、発振周波数を低
くするために、抵抗調整用のE2PROM2にデータを設定し
て、アナログスイッチSWiの一部をオフ状態とする。こ
れにより、CR発振回路１の時定数設定用の抵抗の値を大
きくすることができる。その結果、第３図（ｃ）に示す
ように、短パルスのカウント数が12カウントとなるよう
な発振周波数のクロックが得られるものである。For example, as shown in FIGS. 3A and 3B, assuming that the count number of the clock between the transition points of the short pulse is 15, the data setting circuit 12 sets the oscillation frequency to be low. The data is set in the resistance adjustment E 2 PROM2, and a part of the analog switch SWi is turned off. Thus, the value of the time constant setting resistor of the CR oscillation circuit 1 can be increased. As a result, as shown in FIG. 3 (c), a clock having an oscillation frequency such that the count of short pulses is 12 can be obtained.
本実施例の回路を使用すれば、伝送路の特性等により
親機からの伝送信号波形に歪みを生じて、信号全体のパ
ルス幅が長くなった場合にも、端末側では、その長くな
ったパルス幅の検出に適するような周波数のクロックを
自動的に発振するので、正常に信号伝送を行うことがで
きる。If the circuit of the present embodiment is used, the waveform of the transmission signal from the master unit is distorted due to the characteristics of the transmission path and the like, and even when the pulse width of the entire signal becomes longer, the terminal side becomes longer. Since a clock having a frequency suitable for detecting the pulse width is automatically oscillated, signal transmission can be performed normally.
なお、時分割多重伝送用の端末用ICでは、自局のアド
レス設定用のE2PROMを内蔵していることが多いので、こ
のE2PROMの記憶領域の一部を抵抗値調整用データの記憶
領域として流用しても良い。Note that terminal ICs for time-division multiplexing often include an E 2 PROM for setting the address of the own station, and a part of the storage area of the E 2 PROM is used for storing the resistance value adjustment data. It may be diverted as a storage area.
［発明の効果］ 本発明にあっては、上述のように、CR発振回路におけ
る時定数設定用の抵抗の値をアナログスイッチと不揮発
性メモリーにより調整可能としたので、不揮発性メモリ
ーにデータを書き込むだけで、CR発振回路の発振周波数
を精度良く調整することができ、電源電圧や回路定数に
ばらつきがあっても、発振周波数のばらつきが少なくす
ることができるという効果がある。したがって、全体を
１チップのICで構成することも可能になるという利点が
ある。また、受信パルス幅に応じてカウンタによりクロ
ックをカウントし、そのカウント値が所定値となるよう
にデータ設定回路により不揮発性メモリーにデータを書
き込むようにしたから、電源変動あるいは伝送系の特性
により受信パルス幅が変動しても、そのパルス幅を受信
するのに適した周波数のクロックが自動的に発振される
ので、パルス幅伝送の信頼性を高くすることができると
いう効果がある。[Effects of the Invention] In the present invention, as described above, the value of the time constant setting resistor in the CR oscillation circuit can be adjusted by the analog switch and the nonvolatile memory, so that data is written to the nonvolatile memory. Only by this, the oscillation frequency of the CR oscillation circuit can be adjusted with high accuracy, and even if the power supply voltage or the circuit constant varies, the variation of the oscillation frequency can be reduced. Therefore, there is an advantage that it is possible to constitute the whole by one chip IC. In addition, the clock is counted by a counter according to the reception pulse width, and the data is written to the nonvolatile memory by the data setting circuit so that the count value becomes a predetermined value. Even if the pulse width fluctuates, a clock having a frequency suitable for receiving the pulse width is automatically oscillated, so that there is an effect that the reliability of pulse width transmission can be improved.
第１図は本発明の一実施例のブロック回路図、第２図は
同上の要部回路図、第３図は同上の動作説明図である。 １はCR発振回路、２は不揮発性メモリー、３は多重伝送
回路、SWiはアナログスイッチ、11は短パルス判定カウ
ンタ、12はデータ設定回路である。FIG. 1 is a block circuit diagram of one embodiment of the present invention, FIG. 2 is a circuit diagram of a main part of the embodiment, and FIG. 3 is an operation explanatory diagram of the embodiment. 1 is a CR oscillation circuit, 2 is a nonvolatile memory, 3 is a multiplex transmission circuit, SWi is an analog switch, 11 is a short pulse determination counter, and 12 is a data setting circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 正信 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 昭57−171892（ＪＰ，Ａ) 特開 昭62−131622（ＪＰ，Ａ) 特開 昭62−179239（ＪＰ，Ａ) 特開 昭63−114304（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Masanobu Ogawa 1048 Oaza Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works, Ltd. (56) References JP-A-57-171892 (JP, A) JP-A-62-131622 (JP, A) JP-A-62-179239 (JP, A) JP-A-63-114304 (JP, A)
Claims (1)
ックを発生する発振回路において、コンデンサと抵抗の
時定数により発振周波数が決定されるCR発振回路と、前
記抵抗の値を調整するためのアナログスイッチと、アナ
ログスイッチによる抵抗の値の調整結果を記憶する不揮
発性メモリーと、受信パルス幅に応じて前記CR発振回路
が発生するクロックをカウントするカウンタと、カウン
タのカウント値が所定値となるように不揮発性メモリー
にデータを設定するデータ設定回路とを備えることを特
徴とするパルス幅伝送用の発振回路。An oscillator circuit for generating a clock for judging a received pulse width in pulse width transmission, comprising: a CR oscillator circuit whose oscillation frequency is determined by a time constant of a capacitor and a resistor; and an oscillator circuit for adjusting a value of the resistor. An analog switch, a non-volatile memory for storing a result of adjustment of a resistance value by the analog switch, a counter for counting a clock generated by the CR oscillation circuit according to a reception pulse width, and a count value of the counter being a predetermined value. And a data setting circuit for setting data in the nonvolatile memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02077806A JP3132819B2 (en) | 1990-03-27 | 1990-03-27 | Oscillation circuit for pulse width transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02077806A JP3132819B2 (en) | 1990-03-27 | 1990-03-27 | Oscillation circuit for pulse width transmission |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03276906A JPH03276906A (en) | 1991-12-09 |
| JP3132819B2 true JP3132819B2 (en) | 2001-02-05 |
Family
ID=13644261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02077806A Expired - Fee Related JP3132819B2 (en) | 1990-03-27 | 1990-03-27 | Oscillation circuit for pulse width transmission |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132819B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1610384A3 (en) | 2004-06-14 | 2008-11-19 | Denso Corporation | Electronic unit with a substrate where an electronic circuit is fabricated |
| GB2521635A (en) * | 2013-12-24 | 2015-07-01 | Nordic Semiconductor Asa | Improved low-power oscillator |
| CN112526443A (en) * | 2020-12-02 | 2021-03-19 | 云南电网有限责任公司电力科学研究院 | Testing device with error self-detection function for electric energy meter |
-
1990
- 1990-03-27 JP JP02077806A patent/JP3132819B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03276906A (en) | 1991-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100256384B1 (en) | Bi-directional signal transmission system | |
| US4061979A (en) | Phase locked loop with pre-set and squelch | |
| KR890001286A (en) | Switching amplifier controller | |
| EP1324347B1 (en) | A circuit for controlling a reference node in a sense amplifier | |
| US4580248A (en) | Electronic apparatus with memory backup system | |
| JP3132819B2 (en) | Oscillation circuit for pulse width transmission | |
| US4547740A (en) | Monitoring device for integrated drive amplifiers | |
| CN114327267A (en) | Flash memory controller, delay adjustment method and storage device | |
| US20020094098A1 (en) | Two-wired hearing aid system utilizing two-way communication for programming | |
| US4947382A (en) | Direct digital locked loop | |
| EP1439545A2 (en) | Nonvolatile semiconductor memory device capable of accurately and quickly adjusting step-up voltage | |
| US5694067A (en) | Microcontroller having a minimal number of external components | |
| EP0105757A2 (en) | Asynchronous semiconductor memory device | |
| GB1508753A (en) | Line state detection circuit arrangements | |
| US5347841A (en) | Self-testing transducer curcuit | |
| US6882593B2 (en) | Adjustable clock driver circuit | |
| JPH0319996B2 (en) | ||
| US4774418A (en) | Method for setting a timer circuit and device in such a timer circuit | |
| JPH0443425B2 (en) | ||
| KR100603046B1 (en) | the detection device and method of stop-point with actuator at power out | |
| JP2002517744A (en) | Electronic circuit | |
| US4881242A (en) | Circuit arrangement for the transmission of data signals | |
| JPS59226996A (en) | Measurement of physical quantity | |
| KR890001959Y1 (en) | Data protecting circuit of computer | |
| JPS61231472A (en) | Circuit for detecting voltage of battery |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |