JPH05326845A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH05326845A JPH05326845A JP15277392A JP15277392A JPH05326845A JP H05326845 A JPH05326845 A JP H05326845A JP 15277392 A JP15277392 A JP 15277392A JP 15277392 A JP15277392 A JP 15277392A JP H05326845 A JPH05326845 A JP H05326845A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- circuit
- integrated circuit
- semiconductor integrated
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device.
【0002】[0002]
【従来の技術】従来の測定器は、図5に示すように同期
情報のSYN検出回路18とETB検出回路20に、パ
ルス発生回路26とカウンタ3を付加することにより、
データ伝送による回線の実使用時間を測定できるもので
あった(例えば、特公昭59−34026号)。また、
19はセット回路、21はリセット回路、22はNAN
D回路、23は受信レジスタ、24は制御チャネル検出
回路、25はキャラクタバッファである。2. Description of the Related Art A conventional measuring instrument, by adding a pulse generating circuit 26 and a counter 3 to a SYN detecting circuit 18 and an ETB detecting circuit 20 for synchronizing information as shown in FIG.
It was possible to measure the actual usage time of the line by data transmission (for example, Japanese Examined Patent Publication No. 59-34026). Also,
19 is a set circuit, 21 is a reset circuit, 22 is a NAN
D circuit, 23 is a reception register, 24 is a control channel detection circuit, and 25 is a character buffer.
【0003】動作について説明する。STY検出回路1
8によりデータ伝送の開始を判別し、SET回路19に
報告する。これにより、パルス発生器26からの信号を
カウンタ3で計数し累積を求める。データ伝送の終了を
ETB検出回路20で判別し、リセット回路21の信号
によりカウンタ3は計数をやめる。The operation will be described. STY detection circuit 1
8, the start of data transmission is determined, and the result is reported to the SET circuit 19. As a result, the signal from the pulse generator 26 is counted by the counter 3 to obtain the accumulation. The end of data transmission is determined by the ETB detection circuit 20, and the counter 3 stops counting by the signal of the reset circuit 21.
【0004】[0004]
【発明が解決しようとする課題】市場における半導体装
置の故障モードが使用条件,環境条件などの違いによ
り、どのように変化するかを推定し、その原因系にフィ
ードバックすることは重要である。しかし、市場でのデ
ータを収集・解析し、その原因の追求をするには、半導
体装置の稼働時間を正確に求めるという困難な点があっ
た。It is important to estimate how the failure mode of a semiconductor device in the market will change due to differences in use conditions, environmental conditions, etc., and feed it back to the causal system. However, in order to collect / analyze data in the market and pursue the cause, it is difficult to accurately determine the operating time of the semiconductor device.
【0005】従来、半導体装置の寿命は主に信頼性試験
の結果により推定されてきた。高温動作,温度サイク
ル,静電気放電耐量などの試験により、環境試験や、電
気的な試験が行われ、市場出荷後における半導体装置の
信頼度予測や故障モードの推定を行っている。また、フ
ィールドにおける故障率を算出しているが、正確なデー
タを得るためには、実際の市場での故障率を求めること
が重要である。Conventionally, the life of semiconductor devices has been estimated mainly based on the results of reliability tests. Environmental tests and electrical tests are performed by tests such as high temperature operation, temperature cycle, and electrostatic discharge withstand capability, and reliability prediction and failure mode estimation of semiconductor devices after market shipment are performed. Moreover, although the failure rate in the field is calculated, it is important to obtain the actual failure rate in order to obtain accurate data.
【0006】従来技術による実使用時間を積算できる装
置は、次に示すような欠点があった。すなわち、 既存の装置の外に、積算機能をもつ装置を必要とし
た。 メモリ機能をもたないため、積算機能をもつ装置の電
源を切ることができない。等の欠点があった。The conventional device for accumulating the actual use time has the following drawbacks. That is, in addition to the existing device, a device having an integrating function was required. Since it does not have a memory function, it is not possible to turn off the power of a device that has an integrating function. There were drawbacks such as.
【0007】本発明の目的は、実使用時間を積算できる
半導体集積回路装置を提供することにある。An object of the present invention is to provide a semiconductor integrated circuit device capable of integrating actual use time.
【0008】[0008]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路装置は、所定回路素子
が組み込まれた半導体素子に、電源投入時間を計数する
手段と、計数値に基づいて半導体集積回路の実時間使用
を積算する手段とを有するものである。In order to achieve the above-mentioned object, a semiconductor integrated circuit device according to the present invention comprises means for counting a power-on time in a semiconductor element in which a predetermined circuit element is incorporated, and based on the count value. And a means for accumulating the real-time use of the semiconductor integrated circuit.
【0009】[0009]
【作用】所定回路素子が組み込まれた半導体素子に、電
源投入時間を計時するため機能と、半導体集積回路の実
使用時間を積算する機能とを内蔵し、実使用時間を正確
に求める。In the semiconductor device in which the predetermined circuit device is incorporated, a function for counting the power-on time and a function for accumulating the actual use time of the semiconductor integrated circuit are built in, and the actual use time is accurately obtained.
【0010】[0010]
【実施例】本発明について図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described with reference to the drawings.
【0011】(実施例1)図1は、本発明の実施例1に
係る計時機能部を示すブロック図である。図において、
本発明の計時機能部1は、周波数調整部2と、カウンタ
3と、メモリ4とを有している。(Embodiment 1) FIG. 1 is a block diagram showing a clock function unit according to Embodiment 1 of the present invention. In the figure,
The clock function unit 1 of the present invention includes a frequency adjustment unit 2, a counter 3, and a memory 4.
【0012】入力端子からの信号を周波数調整部2で一
定の周波数のクロックに調整し、この周波数調整部2の
出力を基にカウンタ3で計数する。カウンタ3の計数結
果を不揮発性メモリ4に格納し、必要に応じて計数値を
出力する。The signal from the input terminal is adjusted by the frequency adjusting unit 2 to a clock having a constant frequency, and the counter 3 counts based on the output of the frequency adjusting unit 2. The count result of the counter 3 is stored in the non-volatile memory 4, and the count value is output if necessary.
【0013】図2に、本実施例の詳細なブロック図を示
し、動作を説明する。電源投入と同時に、立ち上がり検
出回路5は電源の立ち上がりを検出し、その出力信号で
制御機能6を開き、前回の計数値を書き込み/読み出し
可不揮発性メモリ(例えば、EEPROMなど)4から
カウンタ3に読みだす。FIG. 2 shows a detailed block diagram of this embodiment to explain the operation. At the same time when the power is turned on, the rise detection circuit 5 detects the rise of the power, opens the control function 6 with the output signal, and writes / reads the previous count value from the nonvolatile memory (eg, EEPROM) 4 to the counter 3. Read out.
【0014】立ち上がりエッジ検出回路5は、立ち上が
りエッジを検出して1パルスを出力する回路であるの
で、書き込み/読み出し可不揮発性メモリ4からカウン
タ3に値を書き込むとすぐに、制御機能6が閉じて書き
込み/読み出し可不揮発性メモリ4から値が入らないよ
うにする。Since the rising edge detection circuit 5 is a circuit which detects a rising edge and outputs one pulse, as soon as a value is written from the writable / readable nonvolatile memory 4 to the counter 3, the control function 6 is closed. Write / read is possible so that no value is entered from the nonvolatile memory 4.
【0015】一方、カウンタ3は周波数調整部2の信号
を基に前回の計数値に加算していく。また、周波数調整
部2が、入力端子から1時間分のクロックを受け取った
ら、書き込み/読み出し可不揮発性メモリ4の、書き込
み制御機能9を開く信号をおくる。そして、カウンタ3
の計数値が書き込み/読み出し可不揮発性メモリ4にメ
モリバス7を介して書き込まれる。On the other hand, the counter 3 adds to the previous count value based on the signal of the frequency adjusting section 2. When the frequency adjusting unit 2 receives a clock for one hour from the input terminal, it sends a signal for opening the write control function 9 of the writable / readable nonvolatile memory 4. And counter 3
Is written in the writable / readable nonvolatile memory 4 via the memory bus 7.
【0016】これによりカウンタ3が16bitで、お
よそ7〜8年間使用することができる。また、必要に応
じて制御機能8を開いてその時点までの計数結果を読み
出すことができる。以上の繰り返しにより積算計の機能
を実現できる。As a result, the counter 3 has 16 bits and can be used for about 7 to 8 years. Further, the control function 8 can be opened as necessary to read the counting result up to that point. The function of the totalizer can be realized by repeating the above.
【0017】図3に、図2における動作のタイムチャー
トを示す。立ち上がり検出回路5が立ち上がると同時
に、制御機能6が開いてすぐに閉じる。書き込み/読み
出し可不揮発性メモリ4からカウンタ3に値が読み込ま
れ、計数を始める。このとき書き込み制御機能9の信号
は閉じており、書き込み/読み出し可不揮発性メモリ4
に値は書き込まれない。FIG. 3 shows a time chart of the operation in FIG. At the same time as the rise detection circuit 5 starts up, the control function 6 opens and closes immediately. A value is read from the writable / readable non-volatile memory 4 to the counter 3 and counting is started. At this time, the signal of the write control function 9 is closed, and the writable / readable nonvolatile memory 4
No value is written to.
【0018】一時間後、周波数調整部2から信号が出
て、書き込み制御機能9が開き、書き込み/読み出し可
不揮発性メモリ4にその時点での計数値が書き込まれ
る。以下同様に繰り返される。After one hour, a signal is output from the frequency adjusting unit 2, the write control function 9 is opened, and the count value at that time is written in the writable / readable nonvolatile memory 4. The same is repeated thereafter.
【0019】(実施例2)実施例1で使用した図2を用
いる。商用電源を用いた場合の例であるが、動作は実施
例1と同様である。(Embodiment 2) FIG. 2 used in Embodiment 1 is used. This is an example of using a commercial power source, but the operation is the same as that of the first embodiment.
【0020】電源投入と同時に、立ち上がり検出回路5
は電源の立ち上がりを検出し、その出力信号で制御機能
6を開き、前回の計数値を書き込み/読み出し可不揮発
性メモリ4からカウンタ3に読みだす。At the same time when the power is turned on, the rise detection circuit 5
Detects the rise of the power supply, opens the control function 6 with the output signal, and reads the previous count value from the writable / readable nonvolatile memory 4 to the counter 3.
【0021】図4にゼロクロス検出回路10の詳細な回
路図を示す。交流電源11は電圧変換回路12.コンデ
ンサ13を通って、半導体集積回路装置の入力電圧の規
格範囲内にして、入力端子からゼロクロス検出回路10
に入る。FIG. 4 shows a detailed circuit diagram of the zero-cross detection circuit 10. The AC power supply 11 is a voltage conversion circuit 12. Through the capacitor 13, the input voltage of the semiconductor integrated circuit device falls within the standard range, and the zero-cross detection circuit 10 is connected from the input terminal.
to go into.
【0022】入力端子は自己の出力を入力に接続したイ
ンバータ14及び抵抗素子15により、約1/2VDDに
バイアスされる。よって、信号は1/2VDDを中心に変
化し、インバータ16により波形整形される。The input terminal is biased to about 1/2 V DD by the inverter 14 and the resistance element 15 whose output is connected to the input. Therefore, the signal changes around 1/2 V DD, and the waveform is shaped by the inverter 16.
【0023】このように、ゼロクロス検出回路10を通
して、交流から商用周波数に対応したクロックに変換さ
れた信号を周波数調整部2に送り、その信号を基にカウ
ンタ3が前回の計数値に加算していく。以下、実施例1
と同様に動作する。As described above, the signal converted from the alternating current into the clock corresponding to the commercial frequency is sent to the frequency adjusting section 2 through the zero-cross detection circuit 10, and the counter 3 adds it to the previous count value based on the signal. Go Hereinafter, Example 1
Works the same as.
【0024】回路のブロック構成は、実施例1と同様で
あるが、商用電源を用いた場合、以下のような利点があ
る。 交流から直流に直す必要性がなくなり、パソコン,家
電用など幅広く利用できる。 周波数が安定しているため、より正確な時間を計数で
きる。The circuit block configuration is the same as that of the first embodiment, but when a commercial power source is used, there are the following advantages. There is no need to change from AC to DC, and it can be widely used for personal computers and home appliances. Since the frequency is stable, more accurate time can be counted.
【0025】[0025]
【発明の効果】以上説明したように、本発明は計時手段
とメモリ機能を内蔵することにより、半導体集積回路の
実使用時間を積算できる機能がある。メモリを用いるこ
とにより、 積算できる機能装置を従来は付加するものであった
が、本発明では内蔵でき、かつ既存回路とは独立に扱う
ことができる。 メモリに計数値を書き込んで行くため、カウンタの桁
数を小さくできる。という効果を有する。As described above, the present invention has the function of accumulating the actual use time of the semiconductor integrated circuit by incorporating the clocking means and the memory function. In the past, a functional device capable of integrating by using a memory was added, but in the present invention, it can be incorporated and can be handled independently of an existing circuit. Since the count value is written in the memory, the number of digits of the counter can be reduced. Has the effect.
【0026】ところで、半導体集積回路の実使用時間の
記録は、市場における信頼性の基礎データとして重要で
ある。一般に、市場での稼働時間を正確に求めることは
困難な場合が多いが、本発明では積算計を内蔵すること
により容易に可能になる。よって、故障率(故障率の定
義は:故障率=故障数/稼働時間により定義される。)
も正確に求まる。By the way, the record of the actual use time of the semiconductor integrated circuit is important as basic data of reliability in the market. In general, it is often difficult to accurately determine the operating time in the market, but in the present invention, it is easily possible by incorporating an integrating meter. Therefore, failure rate (definition of failure rate is defined by: failure rate = number of failures / operating time)
Can be accurately determined.
【0027】本発明の半導体装置は高信頼度を要求され
る分野に広く利用でき、本半導体装置を使用することに
よりフィールドデータの蓄積が得られ、半導体装置の使
用環境の改善や半導体装置そのものの改善に大いに利用
できる。The semiconductor device of the present invention can be widely used in fields requiring high reliability. By using this semiconductor device, field data can be accumulated, which improves the operating environment of the semiconductor device and the semiconductor device itself. Greatly available for improvement.
【図1】本発明の実施例1に係る計時機能部を示すブロ
ック図である。FIG. 1 is a block diagram showing a clock function unit according to a first embodiment of the present invention.
【図2】図1に示した計時機能部の詳細図を示す図であ
る。FIG. 2 is a diagram showing a detailed view of a timing function unit shown in FIG.
【図3】図2における動作のタイムチャートである。FIG. 3 is a time chart of the operation in FIG.
【図4】本発明の実施例2に係るゼロクロス検出回路の
詳細を示す回路図である。FIG. 4 is a circuit diagram showing details of a zero-cross detection circuit according to a second embodiment of the present invention.
【図5】従来例のブロック図である。FIG. 5 is a block diagram of a conventional example.
1 計時機能部 2 周波数調整部 3 カウンタ 4 書き込み/読み出し可不揮発性メモリ 5 立ち上がり検出回路 6 制御機能 7 メモリバス 8 制御機能 9 書き込み制御信号 10 ゼロクロス検出回路 11 交流電源 12 電圧変換回路 13 コンデンサ 14 インバータ 15 抵抗素子 16 インバータ 1 Clock Function Section 2 Frequency Adjustment Section 3 Counter 4 Writable / Readable Nonvolatile Memory 5 Rise Detection Circuit 6 Control Function 7 Memory Bus 8 Control Function 9 Write Control Signal 10 Zero Cross Detection Circuit 11 AC Power Supply 12 Voltage Conversion Circuit 13 Capacitor 14 Inverter 15 Resistance element 16 Inverter
Claims (1)
に、電源投入時間を計数する手段と、計数値に基づいて
半導体集積回路の実時間使用を積算する手段とを有する
ことを特徴とする半導体集積回路装置。1. A semiconductor device having a predetermined circuit device incorporated therein, comprising means for counting power-on time and means for accumulating real-time use of the semiconductor integrated circuit based on the counted value. Integrated circuit device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15277392A JPH05326845A (en) | 1992-05-20 | 1992-05-20 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15277392A JPH05326845A (en) | 1992-05-20 | 1992-05-20 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05326845A true JPH05326845A (en) | 1993-12-10 |
Family
ID=15547837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15277392A Pending JPH05326845A (en) | 1992-05-20 | 1992-05-20 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05326845A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307439B2 (en) | 2003-08-27 | 2007-12-11 | Nec Corporation | Semiconductor integrated circuit apparatus, measurement result management system, and management server |
JP2016208535A (en) * | 2016-07-25 | 2016-12-08 | ラピスセミコンダクタ株式会社 | Semiconductor device and measuring equipment |
US9787250B2 (en) | 2012-04-27 | 2017-10-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
-
1992
- 1992-05-20 JP JP15277392A patent/JPH05326845A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307439B2 (en) | 2003-08-27 | 2007-12-11 | Nec Corporation | Semiconductor integrated circuit apparatus, measurement result management system, and management server |
US7786746B2 (en) | 2003-08-27 | 2010-08-31 | Nec Corporation | Semiconductor integrated circuit apparatus, measurement result management system, and management server |
US7911220B2 (en) | 2003-08-27 | 2011-03-22 | Nec Corporation | Semiconductor integrated circuit apparatus, measurement result management system, and management server |
US9787250B2 (en) | 2012-04-27 | 2017-10-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
US10243515B2 (en) | 2012-04-27 | 2019-03-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
US10622944B2 (en) | 2012-04-27 | 2020-04-14 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
JP2016208535A (en) * | 2016-07-25 | 2016-12-08 | ラピスセミコンダクタ株式会社 | Semiconductor device and measuring equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6695475B2 (en) | Temperature sensing circuit and method | |
KR100679458B1 (en) | Dual loop sensing scheme for resistive memory elements | |
US4661768A (en) | Capacitance transducing method and apparatus | |
US7844837B2 (en) | Electronic device and timer therefor with tamper event time stamp features and related methods | |
US4558274A (en) | Apparatus and method determining the value of a capacitance | |
KR20040068971A (en) | High accuracy method for determining the frequency of a pulse input signal over a wide frequency range | |
KR100845773B1 (en) | Circuit for Measuring Power-up Signal Trip Point of Semiconductor Memory Apparatus And Method of measuring Power-up Signal Trip Point Level Using The Same | |
JP2010134942A (en) | Real-time clock and data recording method of real-time clock | |
JPH05326845A (en) | Semiconductor integrated circuit device | |
JP3813994B2 (en) | Difference capture timer | |
JPH05342085A (en) | Memory access control circuit | |
US11397197B2 (en) | Voltage detection system and method | |
US20100286935A1 (en) | Methods for Extrapolating an Energy Measurement | |
JPH0633427Y2 (en) | Jitter measuring device | |
CN111371453A (en) | Signal period measuring circuit and method | |
JPH0733464Y2 (en) | Integrated value backup device | |
JP3047699B2 (en) | Flowmeter | |
US7183869B2 (en) | Circuit and method for temperature compensation | |
US7228475B2 (en) | Program, test apparatus and testing method | |
JP2645197B2 (en) | Flow measurement device | |
SU1661668A1 (en) | Phase shift meter | |
JP4756412B2 (en) | Package judgment method | |
RU2018173C1 (en) | Frequency meter | |
JPH06102298A (en) | Electronic watthour meter | |
JPH03276906A (en) | Oscillator circuit for pulse width transmission |