JPH03271837A - Test system for mt system test program - Google Patents
Test system for mt system test programInfo
- Publication number
- JPH03271837A JPH03271837A JP2071603A JP7160390A JPH03271837A JP H03271837 A JPH03271837 A JP H03271837A JP 2071603 A JP2071603 A JP 2071603A JP 7160390 A JP7160390 A JP 7160390A JP H03271837 A JPH03271837 A JP H03271837A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test program
- data
- actual
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 238000004891 communication Methods 0.000 claims abstract description 8
- 238000012546 transfer Methods 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims description 6
- 238000010998 test method Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 abstract description 5
- 230000001419 dependent effect Effects 0.000 abstract 1
- 101710112672 Probable tape measure protein Proteins 0.000 description 7
- 101710204224 Tape measure protein Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- VLCQZHSMCYCDJL-UHFFFAOYSA-N tribenuron methyl Chemical compound COC(=O)C1=CC=CC=C1S(=O)(=O)NC(=O)N(C)C1=NC(C)=NC(OC)=N1 VLCQZHSMCYCDJL-UHFFFAOYSA-N 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
ＭＴ系装置のテストプログラム自身の試験を実機によら
ずに行うためのＭＴ系テストプログラム・テスト方式に
関し。[Detailed Description of the Invention] [Summary] This invention relates to an MT system test program and test method for testing the test program itself of an MT system device without using an actual machine.
ＭＴ系テストプログラム自身の評価に当って５テストの
対象となるべき実機、すなわちテストの対象となるべき
実際のＭＴ系装置の完成を待たずに当ｉＭＴ系テストプ
ログラムを試験できるようにすることを目的とし。In evaluating the MT test program itself, we aim to be able to test the iMT test program without waiting for the completion of the actual device that should be tested, that is, the actual MT device that should be the subject of the test. With a purpose.
ＭＴ系装置を試験する機能を持ったＭＴ系テストプログ
ラム自身を試験するに当って、ＭＴ系を擬似するＭＴ系
擬憤ファームウェアを有するコミュニケーソヨンコント
ロールプロセッサヲｉｌｌ １／Ｏとして用い、ホスト
からの入出力命令に対する応答を擬僚せしめ、ＭＴ系テ
ストプログラム自身の試験をＭＴ系装置の実機によらず
に行うよう構成する。When testing the MT system test program itself, which has the function of testing MT systems, a communication control processor with MT system simulator firmware that simulates the MT system is used as illumination 1/O, and input from the host is The configuration is such that the response to the output command is simulated and the test of the MT system test program itself is performed without depending on the actual MT system device.
本発明は、ＭＴ系装置のテストプログラム自身の試験を
実機によらずに行うためのＭＴ系テストプログラム・テ
スト方式に関する。The present invention relates to an MT-based test program and test method for testing the test program itself of an MT-based device without using an actual device.
他のプログラムの誤りを追跡したり、コンピュータシス
テムを構成するハードウェアが正常に動作しているか否
かを試験し、ハードウェアの故障箇所を捜し出したりす
る等のために書かれたプログラムであるテストプログラ
ム（＃断プログラムともいう）は１通常汎用のプログラ
ムとしてコンピュータシステムの利用者にそのハードウ
ェアと共にソフトウェアの一部として提供される。A test is a program written to trace errors in other programs, test whether the hardware that makes up a computer system is working properly, and find faulty parts of the hardware. A program (also referred to as a disconnection program) is usually a general-purpose program that is provided to the user of a computer system as part of the software together with its hardware.
特に、コンピュータシステムヲｔｌｌ成ｔルバードウエ
アが正常に動作しているか否かを試験するためのテスト
プログラムは、実際に試験を施すノ＼−ドウエアを動作
させて実行する。In particular, a test program for testing whether or not hardware configured in a computer system is operating normally is executed by actually operating the software to be tested.
また、このようなテストプログラム自身の試験も実機を
使用し７て行われるのがｔｉである７テストプログラム
自身の試験、すなわちデバッグは１通常の実行と同し形
式でテスト用のデータを与える方法と、入力条件を擬似
する形で与えることにより行われる。In addition, such testing of the test program itself is also performed using the actual machine.7 Testing of the test program itself, that is, debugging, is a method of providing test data in the same format as normal execution. This is done by giving the input conditions in a form that simulates them.
コンピュータシステムの製作時、セットアツプ時、およ
び定常の作動時において、該コンピュータシステムを構
成する主装置および周辺機器が正しく動作するか、ある
いは正常に動作しているか否かをチエツクすることが必
要である。At the time of manufacturing, setting up, and regular operation of a computer system, it is necessary to check whether the main devices and peripheral devices that make up the computer system are working properly or not. be.
このようなチエツクのためのソフトウェアがテストプロ
グラムである７
テストプログラムには、特定のＭＴ系装置の動作状態を
試験するためのものから、システム全体の動作状況を監
視し、試験するためのものまで。Software for such checks is a test program.7 Test programs range from those for testing the operating status of specific MT equipment to those for monitoring and testing the operating status of the entire system. .
階層的に用意されているのが普通である。They are usually arranged in a hierarchical manner.
コンピュータシステムの製作は、ハードウェアそれぞれ
の製作とソフトウェアの開発とに分けられるが、ソフト
ウェア開発の方が先行するのが一般的である。The production of a computer system can be divided into the production of each piece of hardware and the development of software, but software development generally takes precedence.
したがって、書き上げたナスｌプログラム自身の検証（
テスト）を行いたい時点において、当該へ−ト′ウエマ
の製作が完成されていないという事態は頻繁に起こりう
ることである。Therefore, verification of the Nasu l program itself (
It often happens that the fabrication of the heat material is not completed at the time when testing is desired.
［発明が解決しようとする課題〕
上記従来の技術においては、ＭＴ系テストプログラム自
携のテストをするためＣ該ＭＴ系装置が実際に動作可能
となる状況、１なわちＭＴ系装置であるハードウェア自
体の製作が完了することが必要であった。そし、′７１
． ＭＴ系テストプログラムを用いて１完成したＭＴ系
装置（実ｍ）を実際に動作セし、めで、当ｉｉＭＴ系テ
ストプログラム自身を試験するという方法をとらなけれ
ばならず、ソフトウェア開発の観点から見ると、効率的
でないという問題があった
また。この場合、接続されるＭＴ系装置（実機）自体も
完全な子フトが完了したものではなく（ＭＴ系テストプ
ログラムによってテストが行われていない）、上記実機
を用いたテストに当ってエラーが生じた際に、ＭＴ系テ
ストプログラム自身にバグがあるのか、実機の側に障害
があるのかを確認することに多くの時間を要することと
なり兼ねない。[Problems to be Solved by the Invention] In the above-mentioned conventional technology, in order to test the MT-based test program, the MT-based device is actually operable under conditions 1, that is, the hardware that is the MT-based device. It was necessary to complete the production of the garment itself. Then, '71
．． It is necessary to use the MT system test program to actually operate the completed MT system equipment (actual m), and then test the MT system test program itself, from a software development perspective. There was also the problem that it was not efficient. In this case, the connected MT system device (actual device) itself is not a complete child (test has not been performed by the MT system test program), and an error occurs when testing using the above actual device. In this case, it may take a lot of time to confirm whether there is a bug in the MT test program itself or whether there is a problem with the actual machine.
本発明は、ＭＴ系テストプログラム自身の評価に当って
、テストの対象となるべき実機、すなわちテストの対象
、・−なＺ・べき実際のＭ Ｔ系装置の完成を待たずに
当ｆｌ Ｍ Ｔ系テストプロゲラ１、を試験できるよう
にすることを目的とし７ている。The present invention enables evaluation of the MT system test program itself without waiting for the completion of the actual machine to be tested, that is, the actual MT system device to be tested. The purpose is to be able to test the system test Progera 1.
〔！１８を解決するための手段）
第１図は本発明の原理構成図を示す。回申１はホストＣ
ＰＵ、２はチ十ネル、３は擬＋ｒｌ Ｉ ／Ｏとして機
能スるコミコユケ・−う・ジン・コントロール・プロセ
ッサ（Ｃ〔”Ｐ）である。そして、ＭＴ系テストプログ
ラムはホストＣＰＵＩ内にもうけられている。[! Means for Solving Problem 18) FIG. 1 shows a diagram of the principle configuration of the present invention. Circular 1 is host C
PU, 2 is a channel, and 3 is a comic control processor (C["P) which functions as a pseudo +rl I/O.The MT test program is stored in the host CPUI. It is being
本発明において試験対象となっているＭＴ系テストプロ
グラムによって実機のＭＴ系装置を実際に動作せしめる
替わりに、ＭＴ系装置（実機）を擬似する機能を持った
ＭＴ系擬位ファームウェアを有するコミュニケーション
・コントロール・プロセッサ（ＣＣＰ）をテスト対象装
置（ＭＴ系擬似Ｉ１０装置〕３として用い、当該ＭＴ系
擬似Ｉ１０装置３を動作せしめア、ホストＣＰ Ｕ ｉ
内に存在するＭＴ系丁ストプログラム自身を試験するよ
うにする。Instead of actually operating an actual MT system device using the MT system test program that is the subject of the test in the present invention, the communication control has MT system mimic firmware that has the function of simulating an MT system device (actual device).・Using the processor (CCP) as the test target device (MT type pseudo I10 device) 3, operate the MT type pseudo I10 device 3.
The MT-based storage program itself that exists within the system is tested.
ＭＴ系擬似■１０装置３（コミュニケーション・コント
ロール・プロセッサ（ＣＣＰ））が動作を擬似する機能
は、チャネルコマンドによるデータとステータスの転送
動作を保証することでありこの動作によりチャネル２に
対するアクセスができる。The function of the MT system pseudo 10 device 3 (communication control processor (CCP)) to simulate operations is to guarantee data and status transfer operations based on channel commands, and this operation allows access to channel 2.
したがって、実機の開発工程に左右されることなく、ま
た、事前にテストプログラムを検証しておくことが可能
となるため、実機を用いてテストする時点での当該テス
トプログラムはノー−ドウエアの製作が完了した時点で
のノー−ドウエアの検証ツールとして使用できる。Therefore, it is not affected by the development process of the actual device, and it is possible to verify the test program in advance. It can be used as a verification tool for the nodeware once it is completed.
〔実施例］
以下３本発明によるＭＴ系テストプログラム・テスト方
式の実施例を図面を参照して説明する７第２図は本発明
の一実施例構成を示し、１はホストＣＰＵ、１１はＭＴ
駆動装置用テストプログラム（ＴＭＰ白））、１２はＭ
Ｔ駆動装置用テストプログラム（ＴＭＰ （Ｎ） ）、
２はチャネルである。なお、当該ＭＴ駆動装置用テスト
プログラム（ＴＭＰ）が本発明にいうＭＴ系テストプロ
グラムであって、簡単のためにＭＴ系テストプログラム
と呼ぶことにする。[Embodiment] Three embodiments of the MT test program and test method according to the present invention will be described below with reference to the drawings.7 Figure 2 shows the configuration of an embodiment of the present invention, 1 is a host CPU, 11 is an MT system.
Test program for drive unit (TMP white)), 12 is M
Test program for T drive device (TMP (N)),
2 is a channel. Note that the MT drive device test program (TMP) is an MT-based test program according to the present invention, and will be referred to as an MT-based test program for the sake of simplicity.
また、３はＭＴ装置用擬似Ｉ１０テスト装置３１は割り
込みハンドラ（１）、３２は割り込みハンドラ（Ｎ）、
３３はコマンド処理部、３４はデータ記録部（メモリ（
ｉ））、３５はデータ記録部（メモリ（Ｎ））、３４１
はデータ記録部（１）の制御記憶部５３５１はデータ記
録部（Ｎ）の制御記憶部である。この制御記憶部３４１
３５１を以降では制御ブロフクとも称する。Further, 3 is the pseudo I10 test device for MT device 31 is an interrupt handler (1), 32 is an interrupt handler (N),
33 is a command processing unit, and 34 is a data recording unit (memory).
i)), 35 is a data recording unit (memory (N)), 341
The control storage section 5351 of the data recording section (1) is the control storage section of the data recording section (N). This control storage section 341
351 will also be referred to as a control block hereinafter.
ＭＴ装置に蓄積されたファイルには、その先頭にテープ
マークと呼ばれているファイルを区別するヘッダラベル
が含まれている。Files stored in the MT device include at the beginning a header label called a tape mark that distinguishes the file.
このヘッダラベルのデータブロックの先頭レコードに置
かれて次に続くデータ集合のアイデンティファイヤを含
むヘッダには制御データが含まれている場合もある。The header, which is placed in the first record of the data block of this header label and contains the identifier of the next data set, may also contain control data.
このヘッダの替わりにＭＴ装置用擬僚１１０テスト装置
３としてのコミユニケージ９ン・コントロール・プロセ
ッサ（ＣＣＰ）のデータ記録部３４．３５に記録されて
いるデータの位置を示すポインタをデータ記録部３４．
３５の制御記憶部３４１．３５１に持たせる。Instead of this header, a pointer indicating the position of the data recorded in the data recording unit 34, 35 of the communication control processor (CCP) as the test device 3 for the MT equipment 110 is inserted into the data recording unit 34. ．．
35 control storage units 341 and 351.
これらの制御η′ロックはホス１１例のＭＴ系テストプ
ログラム（ＭＴ駆動用ＴＭＰ）に対して各１つずつ用意
されている。One of these control η' locks is prepared for each of the 11 MT system test programs (MT driving TMPs) of the host.
ＭＴ装置用擬似Ｉ１０テスト装置３の割り込みハンドラ
（１）３１・・・・割り込みノーンドラ（Ｎ）３２は、
ホスト１からチャネル２を介してコマンド処理部３３に
与えられる各種の割り込みの制御およびその逆方向の割
り込み制御を行う機能を存し、コマンド処理部３３はコ
マンドを認識し 各々のコマンド処理を行うと共に、デ
ータ記録部（１）３４・・・・データ記録部（Ｎ）３５
にホスト１側のＭＴ装置用ＴＭＰ （Ａ）１１・・・・
ＭＴ装置用ＴＭＰ （Ｎ）１２からのデータの格納（ラ
イト）および読出しくリード）を行う機能を持つ。The interrupt handler (1) 31 of the pseudo I10 test device 3 for MT equipment...The interrupt handler (N) 32 is as follows:
It has the function of controlling various interrupts given to the command processing unit 33 from the host 1 via the channel 2, and the interrupt control in the opposite direction.The command processing unit 33 recognizes commands and processes each command. , data recording section (1) 34...data recording section (N) 35
TMP for MT device on host 1 side (A)11...
It has the function of storing (writing) and reading data from the TMP (N) 12 for MT devices.
また、データ記録部（１）３４・・・・データ記録部（
Ｎ）３５はデータの記録を行う領域である。In addition, data recording section (1) 34...data recording section (
N) 35 is an area where data is recorded.
第３図はＭＴ系テストプログラムから発行されるコマン
ドのフォーマットの説明図であって、このコマンドにも
とづいてそれぞれのデータ記録部３４・・・データ記録
部３５の制御記憶部３４１・・・制御記憶部３５１に制
御情報が記憶される。FIG. 3 is an explanatory diagram of the format of a command issued from the MT test program, and based on this command, each data recording section 34... control storage section 341 of the data recording section 35... Control information is stored in section 351.
そして９例えばリード（ＲＥＡＤ）系のコマンドがホス
ト１側から発行された場合、当該コマンドに記述されて
いるハイド・カウント（ＢＹＴＥＣＯＵＮＴＥ）分のデ
ータをホスト１に転送する。For example, when a read (READ) command is issued from the host 1 side, data corresponding to the hide count (BYTECOUNTE) described in the command is transferred to the host 1.
第３図において、バイト０には
ｒｏｏｏｏｏｏｏｏ−−−−Ｘ’ ００’ Ｊまたは
ｒｏｏｏｏｏｏｏｌ−−−−Ｘ’ ０１°」または
ｒｏｏｏｏｏｏｌ（１−−−−Ｘ’ ０２°」が格納さ
れ
ｒｘ’ｏｏ°」が記述されている場合には何も記録して
いない（ＴＡＰＥ ＶＯＩＤ）意味を示し「Ｘ″ ０
１“」の場合にはファイルのブロックにＷＲＩＴＥ
コマンドであってハイド・カウントを以降の３バイトに
格納させることが指示され。In FIG. 3, byte 0 stores ``roooooooo---X'00' J or rooooooool----X'01°'' or rooooool(1----X'02°'', ” indicates that nothing is recorded (TAPE VOID) and “X″ 0
1 “” means WRITE to the block of the file.
The command instructs to store the hide count in the next 3 bytes.
ｒＸ’ ０２’ 」（Ｄ場合にはＷＲＩＴＥ ＴＡ
ＰＥＭＡＲＫ コマンド（テープマークを記録する）
であることが指示される。rX'02' (WRITE TA in case of D
PEMARK command (record tape mark)
is specified.
また、バイト１〜バイト３には、バイト・カウントが記
述される。Furthermore, a byte count is written in bytes 1 to 3.
第４図はＲＥＡＤ ＣｏハＭＡＮＤ（リード・コマン
ド）によりホスト側にリードされるデータのメモリ（デ
ータ記録部）上での展開図である。FIG. 4 is a development diagram of data read to the host side by the READ Co-MAND (read command) on the memory (data recording unit).
同図において、４０は展開されたデータ、４１はデータ
ブロック、４２．４３はデータブロックに関する情報、
４４はＤＣＢ（ＤＥＶＩＣＥ Ｃ０ＮＴＲ０Ｌ Ｂ
ＬＯＣＫ）で１つのテストプログラムに対して１個もつ
制御ブロックを示し。In the figure, 40 is expanded data, 41 is a data block, 42.43 is information regarding the data block,
44 is DCB (DEVICE C0NTR0L B
LOCK) indicates one control block for one test program.
４５のｒ＃ＲＤＴＴＰＰ」はＲＥＣＯＲＤ ＤＡＴＡ
ＴＯＰ ＰＯＩＮＴＥＲであり２ ｌテストプロ
グラムに割当てられたＩＯＫバイトの領域の先頭アドレ
スを指すポインタである。45 r#RDTTPP” is RECORD DATA
TOP POINTER is a pointer pointing to the start address of the IOK byte area allocated to the 2l test program.
また、４６のｒ＃ＲＤＴＣＴＰＪはＲＥＣＯＲＤ
ＤＡＴＡ ＣＵＲＲＥＮＴ ＰＯＩＮＴＥＲで
あり、１テストプログラムに割当てられた１０にバイト
の領域の内１例えば転送処理中のデータブロックを示し
ているポインタである。Also, 46 r#RDTCTPJ is RECORD
DATA CURRENT POINTER is a pointer indicating one of the 10 byte areas allocated to one test program, for example, a data block being transferred.
たとえば、ｒｏｌ ２００ＪのブロックはＭＴ駆動用
ＴＭＰ（＃１）のためのデータブロックでありかつ当該
データブロックが２００バイト分の大きさをもつことを
示している。For example, the block rol 200J is a data block for the MT driving TMP (#1), and indicates that the data block has a size of 200 bytes.
同図は、１０にバイトあるデータブロックの先頭をポイ
ンタｒ＃ＲＤＴＴＰＰＪ ４５が示し、現在リード中の
位置をポインタｒ＃ＲＤＴＣＴＰＪ４６で指し示してい
る。In the figure, a pointer r#RDTTPPJ 45 indicates the beginning of a data block having bytes 10, and a pointer r#RDTCTPJ 46 indicates the position currently being read.
以上のようにして、ホスト１に対して、ＭＴ装置用擬似
ファームウェアを有する擬似１１０３を接続し、それ以
降はホスト１内のＭＴ系テストプログラムが発行するコ
マンドに応してデータ送受することにより、実機を用い
た場合と同様に前記ＭＴ系テストプログラム自身の試験
を行うことができる。As described above, the pseudo 1103 having pseudo firmware for MT devices is connected to the host 1, and from then on, data is sent and received in response to commands issued by the MT test program in the host 1. The MT system test program itself can be tested in the same way as when using an actual machine.
以上説明した如（１本発明によれば、ＭＴ系装置などハ
ードウェアの実機開発の進捗に左右されずに、そのＭＴ
系テストプログラム自身のテストを行うことができる。As explained above (1) According to the present invention, the MT system can be
You can test the system test program itself.
また、擬似するのはＩ１０側だけであるため、ホスト側
のＭＴ系テストプログラムがオペレーションシステム（
Ｏ３）に与える影響を事前に検証できるので品質のよい
ＭＴ系テストプログラムを提供することができる。Also, since only the I10 side is simulated, the MT test program on the host side is
Since the influence on O3) can be verified in advance, it is possible to provide a high quality MT system test program.
さらに、ＯＳクローズの環境下で擬４ｕＩ１０を使用で
きるため、テストプログラム開発の効率を向上させるこ
ともできる。Furthermore, since the pseudo 4uI10 can be used in an environment where the OS is closed, it is also possible to improve the efficiency of test program development.
第１図は本発明の詳細な説明するＭＴ系擬似Ｉ１０テス
ト装置の構成図、第２図は本発明の一実施例を説明する
ＭＴ装置用擬イ以Ｉ１０テスト装置の構成図、第３図は
ホストから発行されるライトコマンドデータのフォーマ
ントの説明図、第４図はリードコマンドによりホスト側
にリードされるデータのメモリ上での展開図である。
図中、１はホス）ＣＰＵ、１１はＭＴ駆動装置用テスト
プログラム、１２はＭＴ駆動装置用テストプログラム、
２はチャネル、３はＭＴ装置用擬似Ｉ／○テスト装置、
３１は割り込みハンドラ。
３２は割り込みハンドラ、３３はコマンド処理部。
３４はデータ記録部、３５はデータ記録部。
３４１はデータ記録部の制御記憶部、３５１はデータ記
録部の制御記憶部を表す。FIG. 1 is a block diagram of a pseudo-I10 test device for MT system to explain the present invention in detail, FIG. 2 is a block diagram of a pseudo-I10 test device for MT device to explain an embodiment of the present invention, and FIG. 4 is an explanatory diagram of the formant of write command data issued from the host, and FIG. 4 is a development diagram on the memory of data read to the host side by a read command. In the figure, 1 is a host CPU, 11 is a test program for the MT drive device, 12 is a test program for the MT drive device,
2 is a channel, 3 is a pseudo I/○ test device for MT equipment,
31 is an interrupt handler. 32 is an interrupt handler, and 33 is a command processing unit. 34 is a data recording section, and 35 is a data recording section. 341 represents a control storage section of the data recording section, and 351 represents a control storage section of the data recording section.
Claims (1)
ラム（１１，１２）をホスト・プロセッサ（１）にロー
ディングして当該ＭＴ系試験プログラム自身を試験する
ＭＴ系テストプログラム・テスト方式において、 割り込みハンドラ（３１，３２）と、 コマンド処理部（３３）と、 制御記憶部（３４１，３５１）をもつデータ記録部（３
４，３５）とをそなえると共に、 前記ＭＴ系装置を擬似するＭＴ系擬似ファームウェアを
有するコミュニケーションコントロールプロセッサを擬
似Ｉ／Ｏとして用い、 ＭＴ系装置と前記ＭＴ系テストプログラムとの間で実行
されるデータ転送機能とステータス転送機能とを含む処
理の試験を上記コミュニケーションコントロールプロセ
ッサを用いて実行することにより、 ＭＴ系テストプログラム自身の試験を行うことを特徴と
するＭＴ系テストプログラム・テスト方式。[Claims] An MT-based test program that loads an MT-based test program (11, 12) having a function of testing an MT-based device into a host processor (1) and tests the MT-based test program itself. In the test method, a data recording section (3) having an interrupt handler (31, 32), a command processing section (33), and a control storage section (341, 351) is used.
4, 35), and a communication control processor having MT-based pseudo firmware that simulates the MT-based device is used as a pseudo I/O, and data executed between the MT-based device and the MT-based test program. An MT system test program/test method, characterized in that the MT system test program itself is tested by executing a test of processing including a transfer function and a status transfer function using the communication control processor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071603A JPH03271837A (en) | 1990-03-20 | 1990-03-20 | Test system for mt system test program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071603A JPH03271837A (en) | 1990-03-20 | 1990-03-20 | Test system for mt system test program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03271837A true JPH03271837A (en) | 1991-12-03 |
Family
ID=13465398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2071603A Pending JPH03271837A (en) | 1990-03-20 | 1990-03-20 | Test system for mt system test program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03271837A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652072A (en) * | 1992-08-04 | 1994-02-25 | Pfu Ltd | Scsi i/f test device |
-
1990
- 1990-03-20 JP JP2071603A patent/JPH03271837A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652072A (en) * | 1992-08-04 | 1994-02-25 | Pfu Ltd | Scsi i/f test device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282501B1 (en) | Disk drive testing | |
| CN110637521B (en) | Data real-time storage method and system based on model simulation | |
| US7577557B2 (en) | Simulator and simulation method for behaviors of processors | |
| US8250545B2 (en) | Associated apparatus and method for supporting development of semiconductor device | |
| US20020129336A1 (en) | Automatic symbol table selection in a multi-cell environment | |
| TW200415461A (en) | Program debugging method | |
| CN116225893A (en) | System and method for automatically mapping source code to machine code | |
| JPH03271837A (en) | Test system for mt system test program | |
| US7159142B2 (en) | Pseudo I/O system and method | |
| US10922023B2 (en) | Method for accessing code SRAM and electronic device | |
| JP2002268918A (en) | Testing system, testing method, test program and computer readable recording medium recorded with test program | |
| JP2001236247A (en) | Software simulator and simulation processing method | |
| JP2005332110A (en) | Simulation system | |
| JP2677043B2 (en) | Program development support device | |
| JP3529402B2 (en) | Self-diagnosis method for information recording medium incorporating CPU | |
| JPH0367340A (en) | Simulator | |
| JPS6113615B2 (en) | ||
| CN116048999A (en) | Embedded software data access method, device, terminal and storage medium | |
| JPH09218829A (en) | Write testing method for external storage and information processing system adopting the same | |
| JP3535337B2 (en) | Microcomputer emulator program loading device | |
| JPH02252043A (en) | External transfer circuit inspecting system | |
| JPS63228237A (en) | Program debugging system | |
| JPH0397040A (en) | Inspecting system for test program | |
| JPS62192824A (en) | Access system for processor | |
| JPH1027153A (en) | Bus transfer device |