JPH03266084A - Back search processing method for wiring processing - Google Patents

Back search processing method for wiring processing

Info

Publication number
JPH03266084A
JPH03266084A JP2066147A JP6614790A JPH03266084A JP H03266084 A JPH03266084 A JP H03266084A JP 2066147 A JP2066147 A JP 2066147A JP 6614790 A JP6614790 A JP 6614790A JP H03266084 A JPH03266084 A JP H03266084A
Authority
JP
Japan
Prior art keywords
search
wiring
processing
backward search
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2066147A
Other languages
Japanese (ja)
Inventor
Yoshie Ooki
大木 由江
Kaoru Kawamura
薫 河村
Tatsuya Shindo
達也 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2066147A priority Critical patent/JPH03266084A/en
Publication of JPH03266084A publication Critical patent/JPH03266084A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accelerate a processing by executing back search while limiting a back search direction to a certain fixed direction by utilizing a fact that a route is generally a little bent in wiring. CONSTITUTION:Respective grids 15 to be the units of a wiring area 14 are allocated to respective processors PE and under the control of a controller 10, the advancing direction of the back search is set in a processing process 11 by investigating 4 directions when the starting the back search and changing the advancing direction of the back search. In a processing process 12, the back search is executed while limiting the advancing direction of the back search to the fixed direction, while is currently set, until the advancing direction is changed. Namely, since the search is executed concerning the 4 directions only when wiring is bent, and the search is executed in a linear part concerning the same direction as the former search direction, processing time can be shortened.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔概要〕 プリント基板やLSIの配線パターンの探索を。 多数のプロセッサで構成されるSIMD型の並列計算機
を用いて高速に実行する配線処理の後方探索処理方法に
関し 迷路法における後方探索の処理を高速化することを目的
とし。 配線領域の単位となる各グリッドをプロセッサアレイ中
の各プロセッサに割り付けて、前方探索によって決定さ
れたターゲットからソースまでの逆方向の経路を探索す
るにあたって、後方探索の開始時および後方探索の進行
方向が変わったときに、4方向を調べて後方探索の進行
方向を設定し。 進行方向が変わるまで、後方探索の進行方向を現在設定
されている一定方向に限定して後方探索を続けるように
構成する。 〔産業上の利用分野〕 本発明は、プリント基板やLSIの配線パターンの探索
を、多数のプロセッサで構成されるSIMD型の並列計
算機を用いて高速に実行する配線処理の後方探索処理方
法に関する。 配線対象の高密度化に伴って、扱うデータ規模は増大し
たため、配線処理の高速化が要求されている。これに対
し、並列処理により、高速化を図る試みがなされている
。 配線処理の基本的アルゴリズムの1つである迷路法を並
列化する試みとしては、配線領域の単位となるグリッド
を、格子状に接続したプロセッサアレイ中の1プロセツ
サ(以下、PEという)に割り付けて、前方探索におけ
るウェーブフロント上のPEを並列動作させる方法が考
案されている。 しかしながら、迷路法の後方探索に関しては。 いぜんとして逐次的に処理する方法が用いられているた
め、後方探索部分の高速化は、配線システム全体として
の高速化のために重要な課題となっている。 〔従来の技術〕 第4図は迷路法における後方探索を説明するための図、
第5図は後方探索の動作説明図、第6図は従来技術の処
理フローを示す。 迷路法を実行する際に、その後方探索部分では前方探索
時のターゲットを担当するPEから、前方探索時に付け
られた矢印の向きを手掛かりに。 ソースを担当するPRに到達するまで経路をシーケンシ
ャルにたどってい(。 第4図に従って、後方探索の例を具体的に説明する。第
4図(イ)は、前方探索時終了後の各グリッドにおける
ラベルを示しており、Sがソース。 Tがターゲットのグリッドである。斜線部分は配線禁止
エリア上のグリッドである。 後方探索は、 (8−チ)の位置にあるターゲットTか
ら開始する。まず、ターゲットTにウェーブが伝わって
きた方向が右向きであるので、1つ右の(9−チ)が次
にトレースされるグリッドとなる。 次に(9−チ)に付けられた格子を参照すると。 矢印は右向きだと分かるので5さらに右のグリッドをト
レースする。このようにソースSにたどりつくまで 1
つ1つグリッドを逐次的にたどることにより、第4図(
ロ)に示すような経路(パス)を得ることができる。 以上のような後方探索は1次のように行う。 配線領域の状態は、第5図(イ)に示すような状態にな
っていたとする。1つの枠が並列計算機におけるプロセ
ッサアレイのIPEに相当し、このIPEに対して、1
グリツドが割り当てられる。 TはターゲットのPE、SはソースのPEを表し、すべ
てのPEは、第5図(ロ)に示すように。 ソースフラグ(a)と、矢印フラグ(b)と、探索フラ
グ(C)とを持つ。 ここで、ソースフラグは、ソースを担当するPEに対し
て“1″、それ以外の各PEに対して“0”が設定され
る。矢印フラグは、上下左右方向の4ピントのフラグか
らなり、矢印の指している方向が“1″、残りの3方向
が0゛°である。 探索フラグは、ターゲットからソースに後方探索する際
に、経路上にあったことを示すフラグであり、初期値は
ターゲットを示すPEのみ°“1”でそれ以外のPEは
すべて°0゛°である。最終的には、経路上のPHの探
索フラグは、すべて1゛′となる。 第5図(ハ)に示すように、PEIの探索フラグが“1
”で、その矢印フラグが左方向を向いているとき、1回
の後方探索を実行すると、第5図(ニ)に示すように、
その左側のPE2の探索フラグが“0”から°゛1”に
なる。 この処理は、従来、第6図に示すように行われている。 S IMD型の並列計算機で実行するので全PEは、第
6図に示す処理を同時に並列に実行する。 まず、前述のように、各PEのフラグを初期化する。そ
して、ターゲットから後方探索を開始するため、ターゲ
ットのPEの探索フラグを”1”に設定する。 次に処理■により、探索フラグと上矢印フラグの論理積
をとり、それを上側のPEのテンポラルなフラグとする
。そして、上側のPEのテンポラルなフラグと、上側P
Eの探索フラグとの論理和をとり、それを上側のPEの
新しい探索フラグとする。下側、左側、右側についても
同様に、フラグの設定処理を行う。 この後、ソースPHの探索フラグが“1”になったかど
うかを判定し、“1″になったならば。 後方探索を終了する。“O”であれば、処理のに戻り1
次の後方探索を続ける。 〔発明が解決しようとする課題〕 従来技術では、1回後方探索をするごとに、後方探索可
能な上下左右の4方向に対して進むべき方向を決定しな
ければならないので、この決定にかかる時間が無駄にな
ってしまうという問題が生じていた。 例えば、第6図に示す処理■で8回の演算、処理■で1
回の演算を行うため、1グリツド後方探索するのに要す
る時間は、9演算時間であり、したがって、nグリッド
後方探索するのに、9n演算時間がかかることになる。 本発明は上記問題点の解決を図り、並列計算機を用いた
迷路法における後方探索の処理を高速化することを目的
としている。 (課題を解決するための手段〕 第1図は本発明の原理説明図である。 第1図において、10は並列計算機のコントローラ、1
1および12は本発明に係る処理過程。 13はプロセンサアレイ、14はプリント基板やLSI
などの配線領域、15は配線領域の単位となるグリッド
を表す。 本発明は、複数のプロセッサPEを格子上に接続したプ
ロセッサアレイ13とこれを制御するコントローラ10
とを備えたSIMD型の並列計算機を用いて実行される
。 プロセッサアレイ13中の各プロセッサPEには、配線
領域14の単位となる各グリッド15が割り付けられ1
 コントローラ10の制御のもとに前方探索によって決
定されたターゲットからソースまでの逆方向の経路を探
索する。この後方探索では1次のように処理する。 処理過程11では、後方探索の開始時および後方探索の
進行方向が変わったときに、4方向を調べて後方探索の
進行方向を設定する。 処理過程12では、進行方向が変わるまで、後方探索の
進行方向を現在設定されている一定方向に限定して後方
探索を行う。後方探索の進行方向が変わらなければ、処
理過程12を繰り返す、進行方向が変わったならば、処
理過程11により。 再度、新しい進行方向の設定を行う。 以上の処理を行い、ソースまでの経路を探索したならば
、処理を終了する。 〔作用〕 本発明は、後方探索する方向は一度決定すれば変わりに
くい、すなわち、配線においては一般に経路の折れ曲が
りが少ないことを利用し、後方探索方向をある一定方向
に圧定して後方探索することにより、高速化を図ったも
のである。 従来技術では、lグリッド後方探索するごとに4方向に
ついての探索を行っていたのに対し1本発明では、進行
方向が変わったときだけ すなわち、配線が折れ曲がっ
たときだけ、4方向についての探索を行い、配線の直線
部分では前の探索方向と同じ方向についての探索を行う
ので、処理時間を大幅に短縮することが可能になる。 (実施例〕 第2図は本発明の一実施例で用いるハードウェア構成例
、第3図は本発明の一実施例処理フローを示す。 本発明は1例えば第2図に示すようなSIMD型の並列
計算機システムで実施される。 第2図において、プロセッサ(PE)アレイ13は、複
数のプロセッサ(PE)の通信ボートを格子上に接続し
たものであり、コントローラ1゜からのPEIIJII
I信号により制御される。各PEは。 内部に配線処理に必要なデータを保持するメモリと、そ
のデータに対して演算を実行する演算器を持ち、pEm
m信号によって与えられた同じ命令を並列に実行する。 収集演算回路20は、PEアレイ13上の全PEの出力
値に対して、AND、OR,ADD、MIN、MAXな
どの論理演算を行う回路であって例えば特願昭63−2
34545号に示されているような回路である。収集演
算回路20により、全PEの出力値に対する演算結果を
得ることにより、全PEの同期や総意を必要とする演算
を実行できるようになっている。 グローバルメモリ21は、収集演算回路20の結果の値
や全PEにブロードキャストすべき値を保持するメモリ
である。 本実施例の実施にあたっては、従来技術と同様に、第2
図に示すPEアレイ13のIPEに対して、配線領域の
単位である1グリツドを担当させる。そして、コントロ
ーラ10がプログラムに従って発生するPE制御信号に
より、前方探索で得られた結果に基づいて、後方探索を
実施する。 後方探索では、ターゲットから矢印の伝わってきた方向
を逆にたどり、ソースにたどりつくまで探索していく、
後方探索を実行するときのPEは。 値として、従来同様、第5図(ロ)で示したソースフラ
グ(a)、矢印フラグ(b)、探索フラグ(C)の3種
類のフラグを持つ。そして、各PEは、コントローラ1
0の制御のもとに、第3図に示すフローチャートに従っ
て後方探索を実施する。 フラグの初期化、ターゲットのPEの探索フラグを“1
°°に設定する処理は、従来技術と同様である。 ここで、後方探索を開始するにあたって、まず進行方向
を設定する。進行方向が未定の場合には、後方探索する
方向を4方向に対して試みる必要がある。しかし、進行
方向が一度決まれば、その方向に対してのみ、進行方向
が変わるまで、処理■〜処理■を繰り返す。 処理■の判定により、進行方向が変わったことが検出さ
れたならば、処理■により、ソースPHの探索フラグが
“1”になったかどうかを判定する。″l゛″になって
いなければ、処理のに戻り。 4方向に対して後方探索の進行方向を調べる。必ず1つ
の方向が定まるので、その進行方向を設定し、同様に処
理■〜処理■を繰り返す。 処理■の判定により、ソースPHの探索フラグが“1”
になったことがわかったならば、ターゲットからソース
までの経路が確定したことになるので、後方探索を終了
する。 次に、第3図に示す処理による具体的な動作例を説明す
る。各PEの持つ値は、第5図(イ)に示すようになっ
ていたとする。 第3図に示す処理■では、進行方向の設定を行う、これ
は、探索フラグと各矢印フラグ(上下左右の4方向)の
論理積をとり、第2図に示す収集演算回路20で論理和
をとることにより求める。 4方向に対してこの処理を行い、収集演算結果が°“1
”となった方向を、後方探索する方向と決定する。第5
図(イ)の場合、最初の方向は左方向である。 次に、第3図に示す処理■により、探索フラグと左の矢
印フラグとの論理積をとる。この結果左側のテンポラル
フラグを“1゛°とする。 処理■では、進行方向が変わったかどうかを判定する。 これは、左側の探索フラグをインバートした値(値は“
1”)と、進行方向のテンポラルフラグ(値は“1゛)
との論理積をとり、収集演算回路20で論理和をとった
値(値は“′1”)により判定する。この値が1”であ
れば、方向は変わっていないことになり、“0”であれ
ば、方向が変わったことになる。 進行方向が変わっていなければ1処理■に進む。 この処理■で、探索フラグ(値は“1”)と左側のテン
ポラルフラグ(値は“1”)の論理和をとり、新しい探
索フラグの値(値は“1°゛)とする。 以上の処理を、ソースPEの探索フラグが“1”となる
まで繰り返す。 第3図に示す処理■で4回の演算、処理■で1回、処理
■で1回、処理■で1回、処理■で1回の演算を行うた
め21グリツド後方探索するのに要する時間は1本実施
例の場合、処理■も含めたとして8演算時間となる。n
グリッド後方探索するには、進行方向が変わらなければ
処理■、処理■、処理■を繰り返せばよいことになるの
で、全体で処理■を除いた時間で、(4+3n+1)演
算時間となる。 第6図に示したような従来技術による演算時間は 9n
であるので、これと比較すると、非常に高速化が可能に
なることがわかる。
[Summary] Search for printed circuit boards and LSI wiring patterns. The present invention relates to a backward search processing method for wiring processing that is executed at high speed using a SIMD type parallel computer composed of a large number of processors, and the purpose is to speed up the backward search processing in the maze method. When searching for a path in the reverse direction from the target to the source determined by the forward search by allocating each grid, which is a unit of the wiring area, to each processor in the processor array, the following information is used: When the direction changes, check the four directions and set the direction of backward search. The configuration is such that the backward search is continued by limiting the traveling direction of the backward search to the currently set constant direction until the traveling direction changes. [Industrial Field of Application] The present invention relates to a backward search processing method for wiring processing that searches for wiring patterns of printed circuit boards or LSIs at high speed using a SIMD type parallel computer composed of a large number of processors. As the density of wiring targets has increased, the scale of data to be handled has increased, so there is a demand for faster wiring processing. On the other hand, attempts have been made to speed up the processing through parallel processing. In an attempt to parallelize the maze method, which is one of the basic algorithms for wiring processing, a grid, which is a unit of the wiring area, is assigned to one processor (hereinafter referred to as PE) in a processor array connected in a grid pattern. , a method has been devised in which PEs on the wavefront in forward search operate in parallel. However, regarding the backward search of the maze method. Since a sequential processing method is still used, increasing the speed of the backward search portion is an important issue for increasing the speed of the wiring system as a whole. [Prior art] Figure 4 is a diagram for explaining backward search in the maze method.
FIG. 5 is an explanatory diagram of the backward search operation, and FIG. 6 shows the processing flow of the prior art. When performing the maze method, during the backward search portion, the direction of the arrow marked during the forward search is used as a clue from the PE in charge of the target during the forward search. The route is sequentially traced until reaching the PR in charge of the source (. An example of backward search will be explained in detail according to Figure 4. The label is shown, and S is the source. T is the target grid. The shaded area is the grid on the wiring prohibited area. The backward search starts from the target T at the position (8-chi). , since the direction in which the wave propagated to the target T is to the right, the next grid to the right (9-chi) will be the grid to be traced next. Next, referring to the grid attached to (9-chi), You can see that the arrow points to the right, so 5 trace the grid further to the right. In this way, until you reach source S 1
By sequentially tracing each grid one by one, as shown in Figure 4 (
A route as shown in b) can be obtained. The backward search as described above is performed in a first-order manner. It is assumed that the state of the wiring area is as shown in FIG. 5(a). One frame corresponds to the IPE of a processor array in a parallel computer, and for this IPE, 1
A grid is assigned. T represents the target PE, S represents the source PE, and all PEs are as shown in FIG. 5(b). It has a source flag (a), an arrow flag (b), and a search flag (C). Here, the source flag is set to "1" for the PE in charge of the source, and "0" for the other PEs. The arrow flag consists of four focus flags in the up, down, left and right directions, with the direction the arrow is pointing at being "1" and the remaining three directions being 0°. The search flag is a flag that indicates that the PE is on the route when searching backwards from the target to the source.The initial value is ``1'' only for the PE that indicates the target, and 0 for all other PEs. be. Eventually, the search flags of all PHs on the route become 1'. As shown in FIG. 5(c), the PEI search flag is “1”.
”, and when the arrow flag points to the left, if one backward search is performed, as shown in Figure 5 (d),
The search flag of PE2 on the left changes from "0" to "1". This process is conventionally performed as shown in Figure 6. Since it is executed on an IMD type parallel computer, all PEs , the processes shown in Figure 6 are executed simultaneously in parallel. First, as described above, the flags of each PE are initialized. Then, in order to start backward search from the target, the search flag of the target PE is set to "1". ". Next, in process 2, the search flag and the up arrow flag are ANDed, and this is set as the temporal flag of the upper PE. Then, the temporal flag of the upper PE and the upper P
It is logically ORed with the search flag of E, and it is set as the new search flag of the upper PE. Flag setting processing is similarly performed for the lower side, left side, and right side. After this, it is determined whether the search flag of the source PH has become "1", and if it has become "1". End backward search. If “O”, return to processing 1
Continue the next backward search. [Problems to be Solved by the Invention] In the conventional technology, each time a backward search is performed, it is necessary to determine the direction to proceed in the four directions (up, down, left, and right) in which the backward search can be performed, so the time required for this determination is reduced. A problem arose in that the materials were wasted. For example, the process (■) shown in Figure 6 requires 8 operations, and the process (■) requires 1 operation.
Since the calculations are performed twice, the time required to search backward by one grid is 9 calculation times. Therefore, it takes 9n calculation times to search backward by n grids. The present invention aims to solve the above-mentioned problems and aims to speed up the processing of backward search in the maze method using a parallel computer. (Means for Solving the Problems) Fig. 1 is an explanatory diagram of the principle of the present invention. In Fig. 1, 10 is a controller of a parallel computer;
1 and 12 are processing steps according to the present invention. 13 is a professional sensor array, 14 is a printed circuit board or LSI
15 represents a grid serving as a unit of the wiring area. The present invention includes a processor array 13 in which a plurality of processors PE are connected in a lattice, and a controller 10 that controls the processor array 13.
It is executed using a SIMD type parallel computer equipped with. Each processor PE in the processor array 13 is allocated with each grid 15 which is a unit of the wiring area 14.
A reverse route from the target determined by the forward search to the source is searched under the control of the controller 10. This backward search is processed in a first-order manner. In process step 11, at the start of the backward search and when the backward search direction changes, four directions are examined to set the backward search direction. In process step 12, the backward search is performed with the traveling direction of the backward search limited to the currently set constant direction until the traveling direction changes. If the direction of backward search does not change, process step 12 is repeated; if the direction of movement has changed, process step 11 is repeated. Set the new direction of travel again. After performing the above processing and searching for a route to the source, the processing ends. [Operation] The present invention takes advantage of the fact that once the backward search direction is determined, it is difficult to change, that is, there are generally few bends in the route in wiring, and the backward search direction is fixed to a certain fixed direction and the backward search is performed. This is intended to increase speed. In the conventional technology, a search is performed in four directions every time the grid is searched backwards, whereas in the present invention, a search in four directions is performed only when the direction of travel changes, that is, only when the wiring is bent. Since the search is performed in the same direction as the previous search direction in the straight line portion of the wiring, the processing time can be significantly reduced. (Embodiment) Fig. 2 shows an example of a hardware configuration used in an embodiment of the present invention, and Fig. 3 shows a processing flow of an embodiment of the present invention. The processor (PE) array 13 in FIG.
Controlled by I signal. Each PE. It has an internal memory that holds the data necessary for wiring processing, and an arithmetic unit that performs calculations on that data.
Executes the same instruction given by the m signal in parallel. The collection operation circuit 20 is a circuit that performs logical operations such as AND, OR, ADD, MIN, and MAX on the output values of all PEs on the PE array 13, and is disclosed in Japanese Patent Application No. 63-2, for example.
This circuit is as shown in No. 34545. The collection calculation circuit 20 obtains calculation results for the output values of all PEs, thereby making it possible to execute calculations that require synchronization and consensus among all PEs. The global memory 21 is a memory that holds values resulting from the collection calculation circuit 20 and values to be broadcast to all PEs. In implementing this embodiment, the second
The IPE of the PE array 13 shown in the figure is assigned to one grid, which is a unit of wiring area. Then, the controller 10 performs a backward search based on the results obtained in the forward search using a PE control signal generated according to a program. In backward search, you follow the direction of the arrow from the target in the opposite direction and search until you reach the source.
PE when performing backward search. As in the conventional case, there are three types of flags: a source flag (a), an arrow flag (b), and a search flag (C) shown in FIG. 5(b). Then, each PE has controller 1
Under the control of 0, backward search is performed according to the flowchart shown in FIG. Initialize the flag, set the target PE search flag to “1”
The process of setting the angle to °° is the same as in the prior art. Here, when starting the backward search, first the traveling direction is set. If the direction of travel is undetermined, it is necessary to try searching backward in four directions. However, once the direction of travel is determined, processes 1 to 2 are repeated only in that direction until the direction of travel changes. If it is detected in the process (2) that the traveling direction has changed, then in the process (2) it is determined whether the search flag of the source PH has become "1". If it is not "l", return to the process. Check the direction of backward search in four directions. Since one direction is always determined, set the direction of travel and repeat the process (1) to (2) in the same way. As a result of the process ■, the search flag of the source PH is set to “1”.
If it is found that the path from the target to the source has been determined, the backward search ends. Next, a specific example of operation by the process shown in FIG. 3 will be explained. It is assumed that the values held by each PE are as shown in FIG. 5(a). In the process (■) shown in FIG. 3, the direction of travel is set. This is done by logically ANDing the search flag and each arrow flag (four directions, up, down, left and right), and then using the logical sum in the collection calculation circuit 20 shown in FIG. It is found by taking . This process is performed for 4 directions, and the collection calculation result is °“1
” is determined as the backward search direction. Fifth
In the case of figure (a), the first direction is to the left. Next, in the process (2) shown in FIG. 3, the search flag and the left arrow flag are ANDed. As a result, the left temporal flag is set to “1°.” In process ①, it is determined whether the direction of travel has changed. This is determined by inverting the left search flag (the value is “
1”) and a temporal flag for the direction of travel (value is “1゛)”
The determination is made based on the logical AND value (the value is "'1") obtained by calculating the logical sum in the collection arithmetic circuit 20. If this value is "1", it means that the direction has not changed, and if it is "0", it means that the direction has changed. If the traveling direction has not changed, proceed to 1 process ■. In this process ■ , the search flag (value is "1") and the left temporal flag (value is "1") are logically summed to obtain a new search flag value (value is "1°"). The above process is repeated until the search flag of the source PE becomes "1". The time required to search backwards by 21 grids to perform four operations in process ■, one operation in process ■, one operation in process ■, one operation in process ■, and one operation in process ■ shown in Figure 3. In the case of this embodiment, it takes 8 computation times, including process (2). n
In order to search backwards from the grid, if the direction of movement does not change, it is sufficient to repeat Process 1, Process 2, and Process 2, so the total time excluding Process 2 is (4+3n+1) calculation time. The calculation time according to the conventional technology as shown in Fig. 6 is 9n.
Therefore, when compared with this, it can be seen that the speed can be significantly increased.

【発明の効果】【Effect of the invention】

以上説明したように9本発明によれば、迷路法の後方探
索において、折れ曲がり配線の少ないことを利用し、−
度決定された矢印方向を何度か繰り返して処理すること
により、4方向の探索方向を調べる回数を大幅に削減す
ることができ、高速化が可能になる。 第1図は本発明の原理説明図。 第2図は本発明の一実施例で用いるハードウェア構成例
。 第3図は本発明の一実施例処理フロー 第4図は迷路法における後方探索を説明するための図。 第5図は後方探索の動作説明図。 第6図は従来技術の処理フローを示す。 図中、10はコントローラ、11および12は処理過程
、13はプロセ・ツサアレイ、14は配線領域、15は
グリッド、PEはプロセッサを表す。
As explained above, according to the present invention, in the backward search of the maze method, the fact that there are few bent wires is utilized, and -
By repeatedly processing the determined arrow direction several times, it is possible to significantly reduce the number of times the four search directions are examined, and speeding up is possible. FIG. 1 is a diagram explaining the principle of the present invention. FIG. 2 shows an example of a hardware configuration used in an embodiment of the present invention. FIG. 3 is a processing flow of an embodiment of the present invention. FIG. 4 is a diagram for explaining backward search in the maze method. FIG. 5 is an explanatory diagram of backward search operation. FIG. 6 shows a processing flow of the prior art. In the figure, 10 is a controller, 11 and 12 are processing steps, 13 is a processor array, 14 is a wiring area, 15 is a grid, and PE is a processor.

Claims (1)

【特許請求の範囲】  複数のプロセッサ(PE)を格子上に接続したプロセ
ッサアレイ(13)とこれを制御するコントローラ(1
0)とを備えたSIMD型の並列計算機を用いて実行す
る迷路法による配線処理の後方探索処理方法において、 配線領域(14)の単位となる各グリッド(15)をプ
ロセッサアレイ(13)中の各プロセッサ(PE)に割
り付けて、前方探索によって決定されたターゲットから
ソースまでの逆方向の経路を探索するにあたって、 後方探索の開始時および後方探索の進行方向が変わった
ときに、4方向を調べて後方探索の進行方向を設定し(
11)、 進行方向が変わるまで、後方探索の進行方向を現在設定
されている一定方向に限定して後方探索を続ける(12
) ことを特徴とする配線処理の後方探索処理方法。
[Claims] A processor array (13) in which a plurality of processors (PEs) are connected in a grid, and a controller (13) that controls the processor array (13).
In the backward search processing method for wiring processing using the maze method, which is executed using a SIMD type parallel computer equipped with It is assigned to each processor (PE), and when searching for a reverse route from the target determined by the forward search to the source, it examines four directions at the start of the backward search and when the direction of backward search changes. to set the direction of backward search (
11), Continue backward search by limiting the direction of travel to the currently set direction until the direction of travel changes (12)
) A backward search processing method for wiring processing.
JP2066147A 1990-03-16 1990-03-16 Back search processing method for wiring processing Pending JPH03266084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2066147A JPH03266084A (en) 1990-03-16 1990-03-16 Back search processing method for wiring processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2066147A JPH03266084A (en) 1990-03-16 1990-03-16 Back search processing method for wiring processing

Publications (1)

Publication Number Publication Date
JPH03266084A true JPH03266084A (en) 1991-11-27

Family

ID=13307464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2066147A Pending JPH03266084A (en) 1990-03-16 1990-03-16 Back search processing method for wiring processing

Country Status (1)

Country Link
JP (1) JPH03266084A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860891B2 (en) * 2000-08-31 2012-01-25 マイクロン テクノロジー, インク. Method and apparatus for connecting a mass parallel processor array to a memory array by bit sequential techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860891B2 (en) * 2000-08-31 2012-01-25 マイクロン テクノロジー, インク. Method and apparatus for connecting a mass parallel processor array to a memory array by bit sequential techniques

Similar Documents

Publication Publication Date Title
US5392429A (en) Method of operating a multiprocessor computer to solve a set of simultaneous equations
Chen et al. Efficient parallel processing of image contours
US5198987A (en) Wiring-pattern-determination system
JPH03266084A (en) Back search processing method for wiring processing
Bernhard Computers: Computing at the speed limit: Computers 1000 times faster than today's supercomputers would benefit vital scientific applications
JPH0650512B2 (en) Data processing device
Kasahara et al. A parallel optimization algorithm for minimum execution‐time multiprocessor scheduling problem
JPH0778823B2 (en) Image processing method
JP2513765B2 (en) Conditional branching control method in pipeline processing
JP2970082B2 (en) Virtual intercluster communication processor
Lone et al. Fine-grain parallel computer architectures in future triggers
JP3006244B2 (en) Automatic wiring method
JPH03214263A (en) Fast backward searching method for wiring processing
Fountain The Development of Array Architectures Embodying Partial Local Autonomy.
JPH04184535A (en) Parallel arithmetic units
JP2555124B2 (en) Image processing device
Mirmehdi Transputer configurations for computer vision
JPH0471063A (en) Neural circuit network type computer device
JPH01271875A (en) Vector arithmetic control system
JPS6373335A (en) Information processor
JPH0863452A (en) Simd processor
JP2727615B2 (en) Logic simulation equipment
JPH0810432B2 (en) Information processing device
Hanninen et al. TAGIPS, an adaptable parallel processor for imaging applications
JPH0398163A (en) Vector data processor