JPH03262695A - Data carrier - Google Patents
Data carrierInfo
- Publication number
- JPH03262695A JPH03262695A JP2061457A JP6145790A JPH03262695A JP H03262695 A JPH03262695 A JP H03262695A JP 2061457 A JP2061457 A JP 2061457A JP 6145790 A JP6145790 A JP 6145790A JP H03262695 A JPH03262695 A JP H03262695A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring pattern
- distance
- exterior member
- data carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 abstract description 22
- 230000003068 static effect Effects 0.000 abstract description 22
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、照合とかデータ記録等の分野に使用され、
静電気に対して保護されたデータ担体に関するものであ
る。[Detailed description of the invention] Industrial application field This invention is used in fields such as collation and data recording,
It concerns a data carrier protected against static electricity.
従来の技術
従来、この種のデータ担体は、第７図に示すような構成
であった。BACKGROUND OF THE INVENTION Conventionally, this type of data carrier has had a structure as shown in FIG.
すなわち、基板１のほぼ中央にＩＣチップ２を接着剤３
で接着し、ＩＣチップ２のバッド４と基板１に形成され
た配線パターン５とをリード線６でワイヤーボンディン
グ接続し、前記配線バターン５のスルーホール７を介し
て基板１の主面上に設けた接続端子８と接続していた。That is, the IC chip 2 is placed approximately in the center of the substrate 1 with adhesive 3.
The pad 4 of the IC chip 2 and the wiring pattern 5 formed on the substrate 1 are connected by wire bonding using the lead wire 6, and the IC chip 2 is attached on the main surface of the substrate 1 through the through hole 7 of the wiring pattern 5. It was connected to connection terminal 8.
そして、絶縁性の封止樹脂９により封止し、モジュール
１０を完成させて、これを外装部材１１の凹部に接着剤
１２で接着固定していた。The module 10 was then sealed with an insulating sealing resin 9 to complete the module 10, which was then adhesively fixed to the recessed portion of the exterior member 11 with an adhesive 12.
これに類する技術として、例えば、実開昭６１１８９３
７９号公報がある。As a similar technology, for example, Utility Model Application No. 611893
There is Publication No. 79.
発明が解決しようとする課題
しかしながら、このような構造のものでは接続端子８が
露出しているため、この露出した接続端子８から静電気
が印加され、この静電気がそのままＩＣチップ２まで導
かれて、ＩＣチップ２を破壊するという問題があった。Problems to be Solved by the Invention However, in such a structure, since the connecting terminal 8 is exposed, static electricity is applied from the exposed connecting terminal 8, and this static electricity is directly led to the IC chip 2. There was a problem in that the IC chip 2 was destroyed.
これは下記の理由によるものである。This is due to the following reasons.
すなわち、帯電したデータ担体の所有者が接続端子８に
触れると、データ担体の所有者に帯電した静電気が接続
端子８から、スルーホール７と、配線パターン５と、リ
ード線６とバッド４とをこの順に伝達してＩＣチップ２
に入力し、大地アースとの間で放電してＩＣチップ２を
破壊させるというものであった。That is, when the owner of a charged data carrier touches the connection terminal 8, the static electricity charged on the data carrier owner is transferred from the connection terminal 8 to the through hole 7, the wiring pattern 5, the lead wire 6, and the pad 4. In this order, the IC chip 2
The idea was that the IC chip 2 would be destroyed by being input to the ground and discharging between it and the earth.
そこでこの発明は、このような問題点を解決するもので
、接続端子８から入った静電気をＩＣチップ２に入る前
に外装部材１１との間で放電して消滅させることにより
、ＩＣチップ２を破壊から救い、データ担体としての静
電耐圧を向上させることを目的としたものである。Therefore, the present invention solves such problems by discharging and extinguishing the static electricity that has entered from the connection terminal 8 between the IC chip 2 and the exterior member 11 before it enters the IC chip 2. The purpose is to save it from destruction and improve its electrostatic withstand voltage as a data carrier.
課題を解決するための手段
そしてこの目的を達成するために、本発明の技術的な手
段は、前記外装部材と一定の微小距離を保つ部分にまで
配線パターンの一部を延長したものである。Means for solving the problem and in order to achieve this object, the technical means of the present invention is to extend a part of the wiring pattern to a part that maintains a certain minute distance from the exterior member.
作用 この技術的手段による作用は次のようになる。action The effect of this technical means is as follows.
すなわち、接続端子から入力した静電気は、金属製の外
装部材と一定の距離を保って敷設した配線パターンの延
長部との間で放電して消滅してしまうため、この配線パ
ターンに接続されるＩＣチップには静電気は入らないこ
とになる。In other words, static electricity input from the connection terminal is discharged and disappears between the metal exterior member and the extension of the wiring pattern laid at a certain distance, so the IC connected to this wiring pattern No static electricity will enter the chip.
この結果、ＩＣチップが静電気で破壊することはないの
で、データ担体の静電耐圧の向上を図るという目的が達
成できる。As a result, the IC chip is not destroyed by static electricity, so the purpose of improving the electrostatic withstand voltage of the data carrier can be achieved.
実施例
以下、本発明の一実施例を添付図面に基づいて説明する
。EXAMPLE Hereinafter, an example of the present invention will be described based on the accompanying drawings.
第２図は、本発明の端子面から見たデータ担体の平面図
である。第２図において、金属製の外装部材１３（導電
性部材の一例として用いた。）の凹部にはモジュール１
４が埋設されており、このモジュール１４の表面には外
部装置と接続するための同心円状をした接続端子１５が
配設されている。そして、この接続端子１５に入力され
た信号はスルーホール１６を介してモジニール１４の内
部へと導かれる。FIG. 2 is a plan view of the data carrier seen from the terminal surface of the present invention. In FIG. 2, a module 1 is placed in a concave portion of a metal exterior member 13 (used as an example of a conductive member).
4 is buried therein, and concentric connection terminals 15 for connection to external devices are provided on the surface of this module 14. The signal input to this connection terminal 15 is guided into the interior of the module 14 via a through hole 16.
第３図は第２図のＡ−Ａ断面図である。第３図において
、１７はエポキシ系あるいはポリイミド系等からなる基
板である。この基板１７の主面上には、第２図で説明し
た外部装置との接続端子１５が配設されており、その他
面側には配線パターン１８が敷設され、この両者は、ス
ルーホール１６で接続されている。FIG. 3 is a sectional view taken along the line AA in FIG. 2. In FIG. 3, 17 is a substrate made of epoxy or polyimide. On the main surface of this board 17, connection terminals 15 for connecting to the external device described in FIG. It is connected.
また、基板１７の配線パターン１８側の面にはＩＣチッ
プ１９が接着剤２０で接着しである。そして、このＩＣ
チップ１９のバッド２１と前記配線パターン１８とはリ
ード線２２でワイヤーボンディング接続しである。Further, an IC chip 19 is bonded to the surface of the substrate 17 on the wiring pattern 18 side using an adhesive 20. And this IC
The pads 21 of the chip 19 and the wiring pattern 18 are connected by wire bonding using lead wires 22.
２３は、絶縁性を持った封止樹脂であり、ＩＣチップ１
９や、リード線２２を封止してこれらを保護すると同時
にモジュール１４を形成している。このモジニール１４
は、接着剤２４で外装部材１３に接着しである。23 is a sealing resin with insulating properties, and the IC chip 1
9 and the lead wires 22 to protect them and form the module 14 at the same time. This Moginir 14
is adhered to the exterior member 13 with an adhesive 24.
第１図は、第３図のＢ−Ｂ断面図である。第１図におい
てＩＣチップ１９の周辺は説明のため見やすいように一
部この図の中に記入している。FIG. 1 is a sectional view taken along line BB in FIG. In FIG. 1, parts of the vicinity of the IC chip 19 are shown in the figure for ease of explanation and ease of viewing.
第１図において、円形状の基板１７にＩＣチップ１９が
接着剤２０で接着されている。そして、このＩＣチップ
１９のバッド２１からリード線２２で配線パターン１８
にワイヤーボンディング接続されており、前記配線パタ
ーン１８はスルーホール１６を介して接続端子１５に接
続されている。In FIG. 1, an IC chip 19 is bonded to a circular substrate 17 with an adhesive 20. As shown in FIG. Then, the wiring pattern 18 is connected to the lead wire 22 from the pad 21 of this IC chip 19.
The wiring pattern 18 is connected to the connection terminal 15 via the through hole 16.
また、全ての接続端子１５の信号はそれぞれスルーホー
ル１６を介して接続された配線ノくターン１８の先端部
１８ａへと導かれ、この先端部１８ａは一定の微小距離
ｄｉｍを隔てて前記外装部材１３に対向している。Further, the signals of all the connection terminals 15 are respectively guided to the tip portion 18a of the wiring nozzle 18 connected via the through hole 16, and this tip portion 18a is separated from the exterior member by a certain minute distance dim. It is facing 13.
なお、図示していないが配線ノくターン１８ａのうち、
ＩＣチップ１９のアース端子に対応する配線パターン１
８の先端部１８ａのみ導電性の接着剤で金属製の外装部
材１３に接続されてＩ、）る。Although not shown, among the wiring turns 18a,
Wiring pattern 1 corresponding to the ground terminal of IC chip 19
Only the tip end 18a of 8 is connected to the metal exterior member 13 with a conductive adhesive.
これは、外装部材１３をアース電位にするためである。This is to bring the exterior member 13 to ground potential.
第４図は、第１図における配線ノ（ターン１８の先端部
１８ａと外装部材１３との対向面の要部断面図である。FIG. 4 is a cross-sectional view of a main part of the wiring shown in FIG.
図において、基板１７に敷設された配線）くターン１８
の先端部１８ａと、金属製の外装部材１３の間の微小の
距離ｄ１はｄｌｍｍに設定しである。In the figure, a turn 18 (wiring laid on a board 17)
The minute distance d1 between the tip 18a and the metal exterior member 13 is set to dlmm.
この距離ｄ１はＩＣチップ１９を実装した基板１７に封
止樹脂２３でトランスファー形成してモジニール１４を
完成する段階で決定される。This distance d1 is determined at the stage of completing the module 14 by transfer-forming the sealing resin 23 onto the substrate 17 on which the IC chip 19 is mounted.
そして、この距離ｄ１は放電ギャップ間距離でもあり、
ＩＣチップ１９の静電耐圧を決定する放電ギャップ間距
離より小さく設定しである。This distance d1 is also the distance between the discharge gaps,
It is set smaller than the distance between the discharge gaps that determines the electrostatic withstand voltage of the IC chip 19.
本実施例では、微小の距離ｄ１を０，５■以下に設定し
た。距離ｄ１を０．５ｍｍ以下に設定すると、約１ｋＶ
以上の静電気は全てこの距離ｄ１で放電することになる
。一方、ＩＣチップ１９の静電耐圧は約３ｋＶ以上であ
る。従って、たとえ静電気が印加されたとしても、１ｋ
Ｖ以上の静電気は、この放電ギャップ間距離ｄ１で放電
するため、ＩＣチップ１９の静電耐圧３ｋＶを超える静
電気がＩＣチップ１９に印加されることはない。In this embodiment, the minute distance d1 is set to 0.5 ■ or less. When distance d1 is set to 0.5 mm or less, approximately 1 kV
All of the above static electricity will be discharged at this distance d1. On the other hand, the electrostatic withstand voltage of the IC chip 19 is approximately 3 kV or more. Therefore, even if static electricity is applied, 1k
Since static electricity of V or more is discharged at this discharge gap distance d1, static electricity that exceeds the electrostatic withstand voltage of the IC chip 19 of 3 kV is not applied to the IC chip 19.
よって、ＩＣチップ１９が破壊することはない。Therefore, the IC chip 19 will not be destroyed.
ここで、本実施例においては、第４図のごとく基板１７
の基板縁部１７ａと、配線パターン１８の先端部１８ａ
とは同一平面となっている。これは、配線パターン１８
をメツキ処理してから基板１７を一括切断することによ
るものである。Here, in this embodiment, as shown in FIG.
board edge 17a and the tip 18a of the wiring pattern 18
are on the same plane. This is wiring pattern 18
This is done by plating the substrate 17 and then cutting the substrate 17 all at once.
第５図は、第２の実施例を示しており、この実施例によ
れば、スルーホール１６からＩＣチップ１９へ配線され
る配線パターン１８ｃには、カーボン印刷による抵抗体
が印刷しである。FIG. 5 shows a second embodiment. According to this embodiment, a resistor is printed by carbon printing on a wiring pattern 18c that is wired from a through hole 16 to an IC chip 19.
この抵抗値は、数１０オームから数１００オームの値が
良い。This resistance value is preferably from several tens of ohms to several hundreds of ohms.
これは、スルーホール１６からＩＣチップ１９までの抵
抗体が印刷された配線パターン１８ｃのインピーダンス
を、前記スルーホール１６から基板１７の基板縁部１７
ａまでのインピーダンスより大きくすることにより、入
ってきた静電気を放電ギャップとして設定した微小距離
ｄ１へ導きやすくしている。このようにして、更にこの
放電ギャップ間距離ｄ１で放電しやすくすることにより
ＩＣチップ１９を静電気から更に効率的に保護できる。This changes the impedance of the wiring pattern 18c from the through hole 16 to the IC chip 19 on which the resistor is printed, from the through hole 16 to the edge 17 of the substrate 17.
By making the impedance larger than the impedance up to a, it is possible to easily guide the incoming static electricity to the minute distance d1 set as the discharge gap. In this way, the IC chip 19 can be more efficiently protected from static electricity by making it easier to discharge within this discharge gap distance d1.
なお、基板縁部１７ａへ向かって敷設した配線パターン
１８ｂは、外装部材１３の内周面の接線に対して、略垂
直に配設しである。このことにより放電用の配線パター
ンの先端部１８ａが、外装部材１３に対して一定の形状
になるので、安定した放電開始電圧が得られる。Note that the wiring pattern 18b laid toward the substrate edge 17a is arranged substantially perpendicular to the tangent to the inner circumferential surface of the exterior member 13. As a result, the distal end portion 18a of the discharge wiring pattern has a constant shape with respect to the exterior member 13, so that a stable discharge starting voltage can be obtained.
第６図は、第３の実施例を示している。FIG. 6 shows a third embodiment.
この実施例によれば、基板２５の直径は外装部材１３の
凹部の内径とほぼ等しくなっている。According to this embodiment, the diameter of the substrate 25 is approximately equal to the inner diameter of the recess of the exterior member 13.
従って、放電ギャップのための距離ｄ２は、基板２５上
で配線パターン１８ｄによって形成することができる。Therefore, the distance d2 for the discharge gap can be formed on the substrate 25 by the wiring pattern 18d.
従って、基板２５上で放電のための放電ギヤ、ツブ間距
離ｄ２を形成しているので放電ギャップ間距離が精密に
管理でき、しかも、外装部材１３と配線パターン１８ｄ
の先端部１８ｅとの間は、絶縁性の基板２５で管理され
るので、その絶縁は確実である。Therefore, since the distance d2 between the discharge gear and the tabs for discharge is formed on the board 25, the distance between the discharge gaps can be precisely controlled, and the distance between the exterior member 13 and the wiring pattern 18d
Since the insulating substrate 25 is used to control the distance between the tip end portion 18e and the tip portion 18e, the insulation is reliable.
なお、この場合配線パターン１８ｄの先端部１８ｅは封
止樹脂１３で覆わない方がよい。これは安定した放電開
始電圧を得るためである。Note that in this case, it is better not to cover the tip portion 18e of the wiring pattern 18d with the sealing resin 13. This is to obtain a stable discharge starting voltage.
また、放電用の配線パターンの先端部１８ｅは、本実施
例では直線としたが、これは鋸歯形状にすることにより
更に放電開始電圧を下げることもできる。Further, although the distal end portion 18e of the discharging wiring pattern is straight in this embodiment, the discharging starting voltage can be further lowered by making it into a sawtooth shape.
発明の効果
以上説明したように、本発明によれば、接続端子から入
力した静電気は、金属製の外装部材と一定の距離を保っ
て敷設した配線パターンの延長部との間で放電して消滅
してしまうため、この配線パターンに接続されるＩＣチ
ップには静電気は入らないことになる。Effects of the Invention As explained above, according to the present invention, static electricity input from the connection terminal is discharged and disappears between the metal exterior member and the extension of the wiring pattern laid at a certain distance. Therefore, static electricity will not enter the IC chip connected to this wiring pattern.
この結果、ＩＣチップが静電気で破壊することはないの
でデータ担体の静電耐圧を向上させることができ、しか
も次のような効果も奏する。As a result, the IC chip is not destroyed by static electricity, so the electrostatic withstand voltage of the data carrier can be improved, and the following effects are also achieved.
すなわち本発明では、外装部材の内周面の接線に対して
略垂直に放電用の配線パターンを配設すれば、静電気に
対する放電開始電圧が安定したデータ担体が得られる。That is, in the present invention, by arranging the discharge wiring pattern substantially perpendicular to the tangent to the inner circumferential surface of the exterior member, a data carrier with a stable discharge starting voltage against static electricity can be obtained.
また、スルーホールからＩＣチップへ導かれる配線パタ
ーンに抵抗体を印刷すれば、入力した静電気はより放電
ギャップの方へ行きやすくなり、その結果として、この
放電ギャップで放電しやすくなるので、データ担体の静
電耐圧を向上させることができる。In addition, if a resistor is printed on the wiring pattern leading from the through hole to the IC chip, the input static electricity will more easily reach the discharge gap, and as a result, it will be easier to discharge in this discharge gap, so the data carrier The electrostatic withstand voltage can be improved.
更に、基板上において放電のための放電ギャップ間距離
を設定すれば、放電距離が精密に管理でき、安定した放
電開始電圧が得られるという効果がある。Further, by setting the distance between the discharge gaps for discharge on the substrate, the discharge distance can be precisely controlled and a stable discharge starting voltage can be obtained.
図、
第３図は第２図のＡ−Ａ′断面図ζ
第４図はそ
であり、第７図は従来用いられていたデータ担体酊
の１面図である。
１３・・・・・・外装部材、１４・・・・・・モジニー
ル、１５・・・・・・接続端子、１６・・・・・・スル
ーホール、１７．２５・・・・・・基板、１７ａ・・・
・・・基板縁部、１８，１８ｂ。
１８ ｃ、 １８ ｄ−・−・配線パターン、１８ａ
、１８ｅ・・・・・・先端部、１９・・・・・・ＩＣチ
ップ、２３・・・・・・封止樹脂、ｄｉ、ｄ２・・・・
・・距離。Figure 3 is a sectional view taken along the line A-A' in Figure 2, Figure 4 is a sleeve, and Figure 7 is a front view of a conventionally used data carrier. 13...Exterior member, 14...Moginyl, 15...Connection terminal, 16...Through hole, 17.25...Board, 17a...
... Board edge, 18, 18b. 18 c, 18 d--Wiring pattern, 18a
, 18e... tip, 19... IC chip, 23... sealing resin, di, d2...
··distance.
Claims (5)
した導電性の外装部材とを備え、前記モジュールは、基
板と、この基板の主面上に設けた同心円状の接続端子と
、この接続端子からスルーホールを介して接続され、前
記基板の他の面に敷設された配線パターンと、この配線
パターン面に実装され、この配線パターンと接続したＩ
Ｃチップと、このＩＣチップを覆った封止樹脂とを有し
、前記配線パターンの一部は、外装部材と微小距離を保
つ部分にまで延長したデータ担体。(1) Comprising a module and a conductive exterior member in which the module is buried in a recess, the module includes a substrate, a concentric connection terminal provided on the main surface of the substrate, and a conductive exterior member that connects the module to the connection terminal. A wiring pattern connected via a through hole and laid on the other surface of the board, and an I mounted on this wiring pattern surface and connected to this wiring pattern.
A data carrier that has a C chip and a sealing resin that covers the IC chip, and a part of the wiring pattern extends to a part that maintains a minute distance from the exterior member.
項１記載のデータ担体。(2) The data carrier according to claim 1, wherein a part of the wiring pattern extends to the edge of the substrate.
には、抵抗体を印刷した請求項１あるいは請求項２記載
のデータ担体。(3) The data carrier according to claim 1 or claim 2, wherein a resistor is printed on the wiring pattern from the through hole to the IC chip.
、外装部材の内周面の接線に対して略垂直に敷設された
請求項１あるいは請求項３記載のデータ担体。(4) The data carrier according to claim 1 or 3, wherein the wiring pattern from the through hole to the edge of the board is laid approximately perpendicular to a tangent to the inner peripheral surface of the exterior member.
ーンの先端部との微小距離は、基板の配線パターンの延
長部を基板の縁部より手前で止めて形成した請求項１記
載のデータ担体。(5) The data according to claim 1, wherein the minute distance between the exterior member and the tip of the wiring pattern facing the exterior member is formed by stopping the extension of the wiring pattern on the board before the edge of the board. carrier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061457A JPH03262695A (en) | 1990-03-13 | 1990-03-13 | Data carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061457A JPH03262695A (en) | 1990-03-13 | 1990-03-13 | Data carrier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03262695A true JPH03262695A (en) | 1991-11-22 |
Family
ID=13171591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061457A Pending JPH03262695A (en) | 1990-03-13 | 1990-03-13 | Data carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03262695A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06183189A (en) * | 1992-12-21 | 1994-07-05 | Toppan Printing Co Ltd | Ic module for ic card |
| US5671123A (en) * | 1994-12-14 | 1997-09-23 | Mitsubishi Denki Kabushiki Kaisha | IC card with a discharge pattern and a ground pattern separated from each other |
-
1990
- 1990-03-13 JP JP2061457A patent/JPH03262695A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06183189A (en) * | 1992-12-21 | 1994-07-05 | Toppan Printing Co Ltd | Ic module for ic card |
| US5671123A (en) * | 1994-12-14 | 1997-09-23 | Mitsubishi Denki Kabushiki Kaisha | IC card with a discharge pattern and a ground pattern separated from each other |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593647B2 (en) | Semiconductor device | |
| CA2230065A1 (en) | Anti-tamper bond wire shield for an integrated circuit | |
| EP0996154A4 (en) | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device | |
| EP0952545A4 (en) | Ic card | |
| EP0806835A3 (en) | Electronic component | |
| CN111422819A (en) | Sensor packaging structure, packaging method thereof and electronic equipment | |
| JPS55111151A (en) | Integrated circuit device | |
| WO2022017057A1 (en) | Display apparatus and electronic device | |
| JPH03262695A (en) | Data carrier | |
| KR970025350A (en) | Semiconductor devices | |
| JP4996193B2 (en) | Wiring board, semiconductor package | |
| US4037318A (en) | Method of making fuses | |
| TWI574188B (en) | Touch pad and circuit board of the touch pad | |
| JPH01214052A (en) | Semiconductor device | |
| US20240292887A1 (en) | Electronic cigarette | |
| US20210335685A1 (en) | Moistureproofing chip on film package | |
| JPH03265085A (en) | Data carrier | |
| JPS6297896A (en) | Integrated circuit card | |
| JPH0352260A (en) | Electronic circuit device | |
| JPS61247058A (en) | Chip carrier with capacitor | |
| JPH02312262A (en) | Semiconductor device | |
| JPS6445134A (en) | Semiconductor device | |
| JPH0529486A (en) | Electronic parts package | |
| JP2575904B2 (en) | Semiconductor device | |
| JP2000228567A (en) | Method for avoiding static electricity on printed circuit board structure |