JPH0326034B2 - - Google Patents
Info
- Publication number
- JPH0326034B2 JPH0326034B2 JP58122184A JP12218483A JPH0326034B2 JP H0326034 B2 JPH0326034 B2 JP H0326034B2 JP 58122184 A JP58122184 A JP 58122184A JP 12218483 A JP12218483 A JP 12218483A JP H0326034 B2 JPH0326034 B2 JP H0326034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- voltage
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007935 neutral effect Effects 0.000 claims description 25
- 230000000903 blocking effect Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010248 power generation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は直流を交互に変換するインバータ装置
に関し、特に太陽電池を直流電源として交流出力
を得る場合に好適なインバータ装置に関するもの
である。
に関し、特に太陽電池を直流電源として交流出力
を得る場合に好適なインバータ装置に関するもの
である。
従来技術
最近、太陽エネルギの有効利用を図るための
種々のシステムが検討されており、その１つとし
て、太陽電池の出力を交流に変換して需要者に供
給する発電システムが開発されつつある。この発
電システムを実現するためには直流を交流に変換
するインバータ装置が必要であり、商用に供する
場合このインバータ装置は、できるだけ歪が少な
い対称波形の交流電圧を出力するものであること
が好ましい。波形歪の少ない交流出力を発生する
インバータ装置として、各辺にスイツチ素子を配
置して構成したブリツジ回路の一方の入力端子及
び他方の入力端子をそれぞれ第１及び第２の直列
スイツチ手段を通して複数の電池の直流回路から
なる直流電源の一端及び他端に接続し、ブリツジ
回路の両端に並列に接続した２個の逆流阻止用ダ
イオードの接続点を直流電源の中点に接続した回
路を有するものが知られている。このインバータ
装置においては、ブリツジ回路の対角辺のスイツ
チ素子と両直列スイツチ手段とを所定のパルス幅
変調されたパルスによりオンオフすることによ
り、正弦波に近似したパルスの重畳波形を得るこ
とができ、これをフイルタに通すことにより正弦
波の交流出力を得ることができる。この種のイン
バータ装置において正負の半波が対称な正弦波状
の交流出力を得るためには、直流電源の中点の両
側の出力電圧が等しいことが必要であるが、該直
流電源を直列接続された複数の電池により構成す
る場合には、各電池の状態によつてそれぞれの出
力電圧にバラツキが生じることがあり、直流電源
の中点の両側に電圧が平衡しない状態になること
がある。特に各電源が太陽電池である場合には、
各電池に対する太陽光の照射状態の不均一や、各
電池の受光面の汚れ等が原因となつて、電池の出
力電圧に差が生じ易く、直流電源の中点の両側の
電圧を平衡させることができないことが多い。こ
のような状態になると、インバータ装置の出力波
形は正負の半サイクルが非対称的なものとなり、
負荷に良質の交流電力を供給することができな
い。
種々のシステムが検討されており、その１つとし
て、太陽電池の出力を交流に変換して需要者に供
給する発電システムが開発されつつある。この発
電システムを実現するためには直流を交流に変換
するインバータ装置が必要であり、商用に供する
場合このインバータ装置は、できるだけ歪が少な
い対称波形の交流電圧を出力するものであること
が好ましい。波形歪の少ない交流出力を発生する
インバータ装置として、各辺にスイツチ素子を配
置して構成したブリツジ回路の一方の入力端子及
び他方の入力端子をそれぞれ第１及び第２の直列
スイツチ手段を通して複数の電池の直流回路から
なる直流電源の一端及び他端に接続し、ブリツジ
回路の両端に並列に接続した２個の逆流阻止用ダ
イオードの接続点を直流電源の中点に接続した回
路を有するものが知られている。このインバータ
装置においては、ブリツジ回路の対角辺のスイツ
チ素子と両直列スイツチ手段とを所定のパルス幅
変調されたパルスによりオンオフすることによ
り、正弦波に近似したパルスの重畳波形を得るこ
とができ、これをフイルタに通すことにより正弦
波の交流出力を得ることができる。この種のイン
バータ装置において正負の半波が対称な正弦波状
の交流出力を得るためには、直流電源の中点の両
側の出力電圧が等しいことが必要であるが、該直
流電源を直列接続された複数の電池により構成す
る場合には、各電池の状態によつてそれぞれの出
力電圧にバラツキが生じることがあり、直流電源
の中点の両側に電圧が平衡しない状態になること
がある。特に各電源が太陽電池である場合には、
各電池に対する太陽光の照射状態の不均一や、各
電池の受光面の汚れ等が原因となつて、電池の出
力電圧に差が生じ易く、直流電源の中点の両側の
電圧を平衡させることができないことが多い。こ
のような状態になると、インバータ装置の出力波
形は正負の半サイクルが非対称的なものとなり、
負荷に良質の交流電力を供給することができな
い。
発明の目的
本発明の目的は、直流電源を構成する複数の電
池の出力電圧に変動がある場合でも、該直流電源
の中点の両側の電圧を平衡させて、正負の半サイ
クルが対称な波形の交流出力を発生させることが
できるようにしたインバータ装置を提供すること
にある。
池の出力電圧に変動がある場合でも、該直流電源
の中点の両側の電圧を平衡させて、正負の半サイ
クルが対称な波形の交流出力を発生させることが
できるようにしたインバータ装置を提供すること
にある。
発明の構成
本発明は、各辺にスイツチ素子を配置して構成
したブリツジ回路と該ブリツジ回路の一方の入力
端子及び他方の入力端子にそれぞれ一端が接続さ
れた第１及び第２の直列スイツチ手段とカソード
が前記ブリツジ回路の一方の入力端子に接続され
た第１の逆流阻止用ダイオードと該第１の逆流阻
止用ダイオードのアノードにカソードが接続され
前記ブリツジ回路の他端にアノードが接続された
第２の逆流阻止用ダイオードとを備えて前記第１
の直列スイツチ手段の他端及び第２の直列スイツ
チ手段の他端をそれぞれ直流正極側入力端子及び
負極側入力端子とし前記両逆流阻止用ダイオード
の接続点を中性点としたインバータ主回路と、前
記インバータ主回路の前記正極側入力端子と中性
点との間及び前記中性点と負極側入力端子との間
にそれぞれ直流電圧を印加する直流電源回路とか
らなり、前記ブリツジ回路の出力端から交流出力
を得るインバータ装置であつて、本発明のインバ
ータ装置においては、前記直流電源回路が、第１
及び第２の直流電源ユニツトと、異なる電圧を出
力する複数のタツプを有し、前記両直流電源ユニ
ツトの間に配置されて両直流電源ユニツトに対し
て直列に接続されたバランス調整用直流電源ユニ
ツトとからなつている。また本発明においては、
前記バランス調整用直流電源ユニツトのタツプを
選択して前記中性点に接続するタツプ選択器と前
記正極側入力端子と中性点との間の電圧及び前記
中性点と負極側入力端子との間の電圧をそれぞれ
検出する電圧検出回路と該検出回路が検出した両
電圧を略等しくするように前記タツプ選択器を制
御する選択器制御回路とが設けられている。
したブリツジ回路と該ブリツジ回路の一方の入力
端子及び他方の入力端子にそれぞれ一端が接続さ
れた第１及び第２の直列スイツチ手段とカソード
が前記ブリツジ回路の一方の入力端子に接続され
た第１の逆流阻止用ダイオードと該第１の逆流阻
止用ダイオードのアノードにカソードが接続され
前記ブリツジ回路の他端にアノードが接続された
第２の逆流阻止用ダイオードとを備えて前記第１
の直列スイツチ手段の他端及び第２の直列スイツ
チ手段の他端をそれぞれ直流正極側入力端子及び
負極側入力端子とし前記両逆流阻止用ダイオード
の接続点を中性点としたインバータ主回路と、前
記インバータ主回路の前記正極側入力端子と中性
点との間及び前記中性点と負極側入力端子との間
にそれぞれ直流電圧を印加する直流電源回路とか
らなり、前記ブリツジ回路の出力端から交流出力
を得るインバータ装置であつて、本発明のインバ
ータ装置においては、前記直流電源回路が、第１
及び第２の直流電源ユニツトと、異なる電圧を出
力する複数のタツプを有し、前記両直流電源ユニ
ツトの間に配置されて両直流電源ユニツトに対し
て直列に接続されたバランス調整用直流電源ユニ
ツトとからなつている。また本発明においては、
前記バランス調整用直流電源ユニツトのタツプを
選択して前記中性点に接続するタツプ選択器と前
記正極側入力端子と中性点との間の電圧及び前記
中性点と負極側入力端子との間の電圧をそれぞれ
検出する電圧検出回路と該検出回路が検出した両
電圧を略等しくするように前記タツプ選択器を制
御する選択器制御回路とが設けられている。
上記のように構成すると、インバータ主回路の
正極側入力端子と中性点との間に印加される電圧
と、中性点と負極側入力端子との間に印加される
電圧とを常にほぼ平衡させることができるため、
正負の半サイクルが対称な交流出力を得ることが
できる。
正極側入力端子と中性点との間に印加される電圧
と、中性点と負極側入力端子との間に印加される
電圧とを常にほぼ平衡させることができるため、
正負の半サイクルが対称な交流出力を得ることが
できる。
実施例
以下添付図面を参照して本発明の実施例を説明
する。
する。
第１図は、本発明の実施例の基本的構成を示し
たもので、同図において１は正極側入力端子１
ａ、負極側入力端子１ｂ及び中性点１ｃと、出力
端子１ｄ，１ｅを有するインバータ主回路てあ
る。２は直流電源回路で、この電源回路は多数の
太陽電池を直列に接続したものからなつていて直
流電圧E1を出力する第１の直流電源ユニツト２
Ａと、同じく多数の太陽電池を直列に接続したも
のからなつて直流電源E2（≒E1）を出力する第２
の直流電源ユニツト２Ｂと、両直流電源ユニツト
の間に配置されて両直流電源ユニツトに対して直
列に接続されたバランス調整用直流電源ユニツト
２Ｃとからなつている。バランス調整用直流電源
ユニツト２Ｃは所定数（例えば５〜６個）の太陽
電池を直列に接続しつてタツプt1〜to（ｎは２以
上の整数）を引出したものからなり、このユニツ
トの両端の電圧E3は、第１及び第２の直流電源
ユニツト２Ａ及び２Ｃの出力電圧E1、E2の約1/1
０程度に設定されている。３はバランス調整用直
流電源ユニツト２Ｃのいずれかのタツプを常に選
択していて瞬時切換動作によりタツプを切換るタ
ツプ選択器で、このタップ選択器の出力端子はイ
ンバータ主回路１の中性点１ｃに接続されてい
る。また第１の直流電源ユニツト２Ａ、バランス
調整用直流電源ユニツト２Ｃ及び第２の直流電源
ユニツト２Ｂの直列回路からなる直流電源回路２
の正極出力端及び負極出力端がそれぞれインバー
タ主回路１の正極側入力端子１ａ及び負極側入力
端子１ｂに接続され、正極側入力端子１ａと中性
点１ｃとの間及び中性点１ｃと負極側入力端子１
ｂとの間にそれぞれ第１及び第２の直流電源
E1′及びE2′が印加されている。
たもので、同図において１は正極側入力端子１
ａ、負極側入力端子１ｂ及び中性点１ｃと、出力
端子１ｄ，１ｅを有するインバータ主回路てあ
る。２は直流電源回路で、この電源回路は多数の
太陽電池を直列に接続したものからなつていて直
流電圧E1を出力する第１の直流電源ユニツト２
Ａと、同じく多数の太陽電池を直列に接続したも
のからなつて直流電源E2（≒E1）を出力する第２
の直流電源ユニツト２Ｂと、両直流電源ユニツト
の間に配置されて両直流電源ユニツトに対して直
列に接続されたバランス調整用直流電源ユニツト
２Ｃとからなつている。バランス調整用直流電源
ユニツト２Ｃは所定数（例えば５〜６個）の太陽
電池を直列に接続しつてタツプt1〜to（ｎは２以
上の整数）を引出したものからなり、このユニツ
トの両端の電圧E3は、第１及び第２の直流電源
ユニツト２Ａ及び２Ｃの出力電圧E1、E2の約1/1
０程度に設定されている。３はバランス調整用直
流電源ユニツト２Ｃのいずれかのタツプを常に選
択していて瞬時切換動作によりタツプを切換るタ
ツプ選択器で、このタップ選択器の出力端子はイ
ンバータ主回路１の中性点１ｃに接続されてい
る。また第１の直流電源ユニツト２Ａ、バランス
調整用直流電源ユニツト２Ｃ及び第２の直流電源
ユニツト２Ｂの直列回路からなる直流電源回路２
の正極出力端及び負極出力端がそれぞれインバー
タ主回路１の正極側入力端子１ａ及び負極側入力
端子１ｂに接続され、正極側入力端子１ａと中性
点１ｃとの間及び中性点１ｃと負極側入力端子１
ｂとの間にそれぞれ第１及び第２の直流電源
E1′及びE2′が印加されている。
インバータ主回路１の正極側入力端子１ａと中
性点１ｃとの間及び中性点１ｃと負極側入力端子
１ｂとの間にそれぞれ電圧検出手段４及び５が接
続され、これらの検出手段の出力は電圧検出回路
６に入力されている。電圧検出回路６は第１の直
流電源E1′と第２の直流電源E2′とに検出して両電
圧に相当する検出信号を出力する。これらの検出
信号はタツプ選択器３を制御する選択器制御回路
７に入力され、選択器制御回路７は第１及び第２
の直流電圧E1′及びE2′を略等しくするようにタツ
プ選択器３に所定のタツプを選択させる。尚第１
図には、タツプ選択器３が有接点式の構成を有す
るように示されているが、このタツプ選択器はト
ラジスタやサイリスタ等の半導体スイツチング素
子を用いてタツプを選択する無接点式のものであ
つてもよいのは勿論である。
性点１ｃとの間及び中性点１ｃと負極側入力端子
１ｂとの間にそれぞれ電圧検出手段４及び５が接
続され、これらの検出手段の出力は電圧検出回路
６に入力されている。電圧検出回路６は第１の直
流電源E1′と第２の直流電源E2′とに検出して両電
圧に相当する検出信号を出力する。これらの検出
信号はタツプ選択器３を制御する選択器制御回路
７に入力され、選択器制御回路７は第１及び第２
の直流電圧E1′及びE2′を略等しくするようにタツ
プ選択器３に所定のタツプを選択させる。尚第１
図には、タツプ選択器３が有接点式の構成を有す
るように示されているが、このタツプ選択器はト
ラジスタやサイリスタ等の半導体スイツチング素
子を用いてタツプを選択する無接点式のものであ
つてもよいのは勿論である。
インバータ主回路１を構成するスイツチ素子を
オンオフ制御するため、太陽電池からなる制御直
流電源８の出力電圧Esにより駆動されるインバ
ータ制御回路９が設けられ、インバータ主回路１
内の各スイツチ素子は、制御回路９から制御パル
スが与えられている間導通して、直流入力電圧
E1′＋E2′を交流電圧V1に変換する。インバータ主
回路１の出力電圧V1はフイルタ回路１０に入力
されて正弦不波交流電圧V2に変換され、この交
流電圧V2が負荷１１に印加されている。
オンオフ制御するため、太陽電池からなる制御直
流電源８の出力電圧Esにより駆動されるインバ
ータ制御回路９が設けられ、インバータ主回路１
内の各スイツチ素子は、制御回路９から制御パル
スが与えられている間導通して、直流入力電圧
E1′＋E2′を交流電圧V1に変換する。インバータ主
回路１の出力電圧V1はフイルタ回路１０に入力
されて正弦不波交流電圧V2に変換され、この交
流電圧V2が負荷１１に印加されている。
第２図を参照すると、上記第１図の構成のうち
インバータ主回路１及びフイルタ回路１０の具体
的構成の一例が示されている。第２図に示された
インバータ主回路１は、スイツチ素子としての
NPNトラジスタTr1〜Tr4のコレクタエミツタ間
を各辺として構成したブリツジ回路１０１を備
え、トランジスタTr1〜Tr4のコレクタエミツタ
間にはそれぞれアノードを各トランジスタのエミ
ツタ側に向けた保護用ダイオードD1〜D4が並列
接続されている。このブリツジ回路１０１の一方
の入力端子１０１ａには、NPNトランジスタ
Tr5をスイツチ素子とした第１の直列スイツチ手
段１０２の一端が接続され、他方の入力端子１０
１ｂには同様にNPNトランジスタTr6をスイツ
チ素子とした第２の直列スイツチ手段１０３の一
端が接続されている。トランジスタTr5及びTr6
のコレクタエミツタ間にはそれぞれアノードを各
トランジスタのエミツタ側に向けた保護用ダイオ
ードD5及びD6が並列接続されている。これらブ
リツジ回路１０１の一方の入力端子１０１ａには
第１の逆流阻止用ダイオードD7カソードが接続
され、該ダイオードD7のアノードとブリツジ回
路１０１の他方の入力端子１０１ｂとの間にアノ
ードを入力端子１０１ｂ側に向けて第２の逆流阻
止用ダイオードD3が接続されている。第１の直
列スイツチ手段１０２の他端（トランジスタTr5
のコレクタ）には逆流阻止用のダイオードD9の
カソードが接続され、第１の直列スイツチ手段１
０２の他端と第２の直列スイツチ手段１０３の他
端（トランジスタTr6のエミツタ）との間にコン
デンサC1が並列接続されている。この例では、
ブリツジ回路１０１と第１及び第２の直列スイツ
チ手段１０２及び１０３と、ダイオードD7〜D9
とコンデンサC1とによりインバータ主回路１が
構成されている。この主回路においては第１の直
列スイツチ手段１０２他端１ａ及び第２の直列ス
イツチ手段１０３の他端１ｂがそれぞれ正極側入
力端子及び負極側入力端子となつており、正極側
入力端子１ａにはダイオードD9を通して直流電
源回路２の正極出力端子が、また負極側入力端子
１ｂには直流電源回路２の負極出力端子がそれぞ
れ接続されている。また主回路１の第１及び第２
逆流阻止用ダイオードD7及びD8の接続点１ｃが
中性点となつており、この中性点はタツプ選択器
３の出力端子に接続されている。ブリツジ回路１
０１の出力端からは交流出力端子１ｄ及び１ｅが
引出され、これらの出力端子間にフイルタ回路１
０が接続されている。フイルタ回路１０はインダ
クタンスL1とコンデンサC2とからなるロウパル
スフイルタで、このフイルタ回路の出力端に負荷
１１が接続されている。
インバータ主回路１及びフイルタ回路１０の具体
的構成の一例が示されている。第２図に示された
インバータ主回路１は、スイツチ素子としての
NPNトラジスタTr1〜Tr4のコレクタエミツタ間
を各辺として構成したブリツジ回路１０１を備
え、トランジスタTr1〜Tr4のコレクタエミツタ
間にはそれぞれアノードを各トランジスタのエミ
ツタ側に向けた保護用ダイオードD1〜D4が並列
接続されている。このブリツジ回路１０１の一方
の入力端子１０１ａには、NPNトランジスタ
Tr5をスイツチ素子とした第１の直列スイツチ手
段１０２の一端が接続され、他方の入力端子１０
１ｂには同様にNPNトランジスタTr6をスイツ
チ素子とした第２の直列スイツチ手段１０３の一
端が接続されている。トランジスタTr5及びTr6
のコレクタエミツタ間にはそれぞれアノードを各
トランジスタのエミツタ側に向けた保護用ダイオ
ードD5及びD6が並列接続されている。これらブ
リツジ回路１０１の一方の入力端子１０１ａには
第１の逆流阻止用ダイオードD7カソードが接続
され、該ダイオードD7のアノードとブリツジ回
路１０１の他方の入力端子１０１ｂとの間にアノ
ードを入力端子１０１ｂ側に向けて第２の逆流阻
止用ダイオードD3が接続されている。第１の直
列スイツチ手段１０２の他端（トランジスタTr5
のコレクタ）には逆流阻止用のダイオードD9の
カソードが接続され、第１の直列スイツチ手段１
０２の他端と第２の直列スイツチ手段１０３の他
端（トランジスタTr6のエミツタ）との間にコン
デンサC1が並列接続されている。この例では、
ブリツジ回路１０１と第１及び第２の直列スイツ
チ手段１０２及び１０３と、ダイオードD7〜D9
とコンデンサC1とによりインバータ主回路１が
構成されている。この主回路においては第１の直
列スイツチ手段１０２他端１ａ及び第２の直列ス
イツチ手段１０３の他端１ｂがそれぞれ正極側入
力端子及び負極側入力端子となつており、正極側
入力端子１ａにはダイオードD9を通して直流電
源回路２の正極出力端子が、また負極側入力端子
１ｂには直流電源回路２の負極出力端子がそれぞ
れ接続されている。また主回路１の第１及び第２
逆流阻止用ダイオードD7及びD8の接続点１ｃが
中性点となつており、この中性点はタツプ選択器
３の出力端子に接続されている。ブリツジ回路１
０１の出力端からは交流出力端子１ｄ及び１ｅが
引出され、これらの出力端子間にフイルタ回路１
０が接続されている。フイルタ回路１０はインダ
クタンスL1とコンデンサC2とからなるロウパル
スフイルタで、このフイルタ回路の出力端に負荷
１１が接続されている。
次に第３図を参照して上記インバータ主回路１
の各スイツチ素子をオンオフ制御するための信号
を出力する制御回路９の一構成例をその作用とと
もに説明する。第３図において９０１及び９０２
はそれぞれ、第１及び第２のレベル変換回路で、
これらの回路にはインバータ主回路１の正極側入
力端子１ａと中性点１ｃとの間に印加される第１
の直流電圧E1′及び中性点１ｃと負極側入力端子
１ｂとの間に印加される第２の直流電圧E2′とが
入力されている。第１及び第２のレベル変換回路
９０１及び９０２は、それぞれ第１及び第２の直
流電圧E1′及びE2′のレべルを同じ比率ａで変換し
て制御回路で扱うのに適した大きさの第１及び第
２の制御直流電圧e1及びe2を連続的に出力する。
尚説明の便宜上、この例ではE2′がE1′より僅かに
大きいものとする。
の各スイツチ素子をオンオフ制御するための信号
を出力する制御回路９の一構成例をその作用とと
もに説明する。第３図において９０１及び９０２
はそれぞれ、第１及び第２のレベル変換回路で、
これらの回路にはインバータ主回路１の正極側入
力端子１ａと中性点１ｃとの間に印加される第１
の直流電圧E1′及び中性点１ｃと負極側入力端子
１ｂとの間に印加される第２の直流電圧E2′とが
入力されている。第１及び第２のレベル変換回路
９０１及び９０２は、それぞれ第１及び第２の直
流電圧E1′及びE2′のレべルを同じ比率ａで変換し
て制御回路で扱うのに適した大きさの第１及び第
２の制御直流電圧e1及びe2を連続的に出力する。
尚説明の便宜上、この例ではE2′がE1′より僅かに
大きいものとする。
一方制御直流電源８の出力電圧Esは出力電圧
模擬波形信号発生器９０３と三角波発生器９０４
とに入力されている。出力電圧模擬波形信号発生
器９０３は例えば正弦波発振器であつて、第４図
Ａに示すように、負荷１１に与える交流出力電圧
Ｖと同一周波数に正弦波状の模擬波形信号V2′を
出力する。この模擬波形信号V2′の波高値｜V2′｜
は交流出力電圧V2の波高値｜V2｜と第１及び第
２のレベル変換回路における変換比率ａとの積
ａ・｜V2｜により定められている。
模擬波形信号発生器９０３と三角波発生器９０４
とに入力されている。出力電圧模擬波形信号発生
器９０３は例えば正弦波発振器であつて、第４図
Ａに示すように、負荷１１に与える交流出力電圧
Ｖと同一周波数に正弦波状の模擬波形信号V2′を
出力する。この模擬波形信号V2′の波高値｜V2′｜
は交流出力電圧V2の波高値｜V2｜と第１及び第
２のレベル変換回路における変換比率ａとの積
ａ・｜V2｜により定められている。
三角波発生器９０４は模擬波形信号V2′の周波
数ｆより高い周波数の周波数f′の三角波信号Vcを
出力する。この三角波信号Vcは第１図の制御直
流電圧e1とともに第１の乗算回路９０５に入力さ
れ、また第２の制御直流電圧e2とともに第２の乗
算回路９０６に入力されている。第１の乗算回路
９０５は第１の制御直流電圧e1と三角波発生器の
三角波とを乗算して第４図Ｂに示すように、波高
値がe1周波数がf′の第１の三角波信号Vc1を出力
する。また第２の乗算回路９０６は第２の制御直
流電圧e2と三角波信号Vcとを乗算して第４図Ｂ
に示すように周波数がf′で波高値がe2の第２の三
角波信号Vc2を出力する。
数ｆより高い周波数の周波数f′の三角波信号Vcを
出力する。この三角波信号Vcは第１図の制御直
流電圧e1とともに第１の乗算回路９０５に入力さ
れ、また第２の制御直流電圧e2とともに第２の乗
算回路９０６に入力されている。第１の乗算回路
９０５は第１の制御直流電圧e1と三角波発生器の
三角波とを乗算して第４図Ｂに示すように、波高
値がe1周波数がf′の第１の三角波信号Vc1を出力
する。また第２の乗算回路９０６は第２の制御直
流電圧e2と三角波信号Vcとを乗算して第４図Ｂ
に示すように周波数がf′で波高値がe2の第２の三
角波信号Vc2を出力する。
模擬波形信号V2′は半波整流回路９０７に入力
されて第４図Ｂに示すような半波波形の信号g1に
変換され、また反転回路９０８を経て反転された
後半波整流回路９０９に入力されて第４図Ｂに示
すような半波波形信号g2に変換される。信号g1は
第２の制御直流電圧e2とともに比較器９１０に入
力され、比較器９１０は信号g1と電圧e2とを比較
して第４図Ｃに示すように信号g1が電圧e2以上に
なつている期間に相当する時間幅の短形波パルス
信号h1を出力する。信号g1はまた第１の三角波信
号Vc1とともに比較器９１１に入力され、比較器
９１１は第４図Ｅに示すように、信号g1が信号
Vc1以上になつている期間に相当するパルス幅の
パルス信号j1を出力する。一方信号g2は第１の制
御直流電圧e1とともに比較器９１２に入力され、
比較器９１２は第４図Ｃに示すように、信号g2が
電圧e1以上になつている期間に相当する短形波パ
ルス信号h2を出力する。信号g2はまた第２の三角
波信号Vc2とともに比較器９１３に入力され、こ
の比較器９１３は第４図Ｅに示すように、信号g2
が信号Vc2以上になつている期間に相当するパル
ス幅のパルス信号j2を出力する。
されて第４図Ｂに示すような半波波形の信号g1に
変換され、また反転回路９０８を経て反転された
後半波整流回路９０９に入力されて第４図Ｂに示
すような半波波形信号g2に変換される。信号g1は
第２の制御直流電圧e2とともに比較器９１０に入
力され、比較器９１０は信号g1と電圧e2とを比較
して第４図Ｃに示すように信号g1が電圧e2以上に
なつている期間に相当する時間幅の短形波パルス
信号h1を出力する。信号g1はまた第１の三角波信
号Vc1とともに比較器９１１に入力され、比較器
９１１は第４図Ｅに示すように、信号g1が信号
Vc1以上になつている期間に相当するパルス幅の
パルス信号j1を出力する。一方信号g2は第１の制
御直流電圧e1とともに比較器９１２に入力され、
比較器９１２は第４図Ｃに示すように、信号g2が
電圧e1以上になつている期間に相当する短形波パ
ルス信号h2を出力する。信号g2はまた第２の三角
波信号Vc2とともに比較器９１３に入力され、こ
の比較器９１３は第４図Ｅに示すように、信号g2
が信号Vc2以上になつている期間に相当するパル
ス幅のパルス信号j2を出力する。
比較器９１０から得られるパルス信号h1は否定
回路９１４に入力されて第４図Ｄに示す信号i1に
変換され、この信号i1は比較器９１１から得られ
る信号j1とともにアンド回路９１５に入力されて
いる。アンド回路９１５は信号i1とj1が同時に入
力されたときに第４図Ｇに示すように信号l1を出
力する。比較器９１０から得られる信号h1はまた
信号j1とともにオア回路９１６に入力され、オア
回路９１６は第４図Ｆに示すように信号h1または
j1が入力されたときに信号k1を出力する。この信
号k1は第２図のトランジスタTr1，Tr4を駆動す
るパルス信号S1，S4として用いられる。また比較
器９１２の出力h2は否定回路９１７により反転さ
れて信号i2に変換され、この信号i2は比較器９１
３の出力信号j2とともにアンド回路９１８に入力
されている。アンド回路９１８は信号i2とj2とが
同時に入力されたときに第４図Ｇに示するような
パルス信号l2を出力する。比較器９１２の出力信
号h2はまた比較器９１３の出力信号j2とともにオ
ア回路９１９に入力され、オア回路９１９の出力
端に第４図Ｆに示すようなパルス信号k2が得られ
るようになつている。この信号k2は、トランジス
タTr2，Tr3を駆動する駆動パルス信号S2，S3と
して用いられる。
回路９１４に入力されて第４図Ｄに示す信号i1に
変換され、この信号i1は比較器９１１から得られ
る信号j1とともにアンド回路９１５に入力されて
いる。アンド回路９１５は信号i1とj1が同時に入
力されたときに第４図Ｇに示すように信号l1を出
力する。比較器９１０から得られる信号h1はまた
信号j1とともにオア回路９１６に入力され、オア
回路９１６は第４図Ｆに示すように信号h1または
j1が入力されたときに信号k1を出力する。この信
号k1は第２図のトランジスタTr1，Tr4を駆動す
るパルス信号S1，S4として用いられる。また比較
器９１２の出力h2は否定回路９１７により反転さ
れて信号i2に変換され、この信号i2は比較器９１
３の出力信号j2とともにアンド回路９１８に入力
されている。アンド回路９１８は信号i2とj2とが
同時に入力されたときに第４図Ｇに示するような
パルス信号l2を出力する。比較器９１２の出力信
号h2はまた比較器９１３の出力信号j2とともにオ
ア回路９１９に入力され、オア回路９１９の出力
端に第４図Ｆに示すようなパルス信号k2が得られ
るようになつている。この信号k2は、トランジス
タTr2，Tr3を駆動する駆動パルス信号S2，S3と
して用いられる。
半波整流回路９０７の出力g1はまた第２の制御
直流電圧e2とともに第１の減算回路９２０に入力
されている。この第１の減算回路は信号g1からe2
を減算して第４図Ｈに示すような信号m1（＝g1−
e2）を出力する。この信号m1は第１の三角波信
号Vc1とともに比較器９２１に入力され、この比
較器で信号m1とVc1が比較される。比較器９２１
は第４図に示すように信号m1がVc1以上になつ
ている期間に相当するパルス幅のパルス信号n1を
出力する。
直流電圧e2とともに第１の減算回路９２０に入力
されている。この第１の減算回路は信号g1からe2
を減算して第４図Ｈに示すような信号m1（＝g1−
e2）を出力する。この信号m1は第１の三角波信
号Vc1とともに比較器９２１に入力され、この比
較器で信号m1とVc1が比較される。比較器９２１
は第４図に示すように信号m1がVc1以上になつ
ている期間に相当するパルス幅のパルス信号n1を
出力する。
また半波整流回路９０９の出力g2が第１の制御
直流電圧e1とともに第２の減算回路９２０に入力
され、この第２の減算回路９２０により第４図Ｈ
に示す信号m2（＝g2−e2）が得られる。この信号
m2は第２の三角波信号Vc2とともに比較器９２２
に入力され、比較器９２２により、m1がVc2以上
になつている期間に相当するパルス幅のパルス信
号n2（第４図）が得られる。
直流電圧e1とともに第２の減算回路９２０に入力
され、この第２の減算回路９２０により第４図Ｈ
に示す信号m2（＝g2−e2）が得られる。この信号
m2は第２の三角波信号Vc2とともに比較器９２２
に入力され、比較器９２２により、m1がVc2以上
になつている期間に相当するパルス幅のパルス信
号n2（第４図）が得られる。
上記信号n1及びl1はオア回路９２３に入力され
て信号o1（第４図Ｊ）に変換され、信号n2及びl2
はオア回路９２４に入力されて信号o2に入力され
ている。オア回路９２３から得られる信号o1は信
号h2とともにオア回路９２４に入力され、このオ
ア回路から第２図のトランジスタTr5を駆動する
駆動パルス信号S5（第４図Ｍ）が得られる。また
信号o2とh1がオア回路９２５に入力されてトラン
ジスタTr6を駆動する駆動パルス信号S6（第４図
Ｎ）に変換される。
て信号o1（第４図Ｊ）に変換され、信号n2及びl2
はオア回路９２４に入力されて信号o2に入力され
ている。オア回路９２３から得られる信号o1は信
号h2とともにオア回路９２４に入力され、このオ
ア回路から第２図のトランジスタTr5を駆動する
駆動パルス信号S5（第４図Ｍ）が得られる。また
信号o2とh1がオア回路９２５に入力されてトラン
ジスタTr6を駆動する駆動パルス信号S6（第４図
Ｎ）に変換される。
上記のようにして得られた駆動パルス信号S1，
S4は駆動回路９２６を通してトランジスタTr1，
Tr4のベースに与えられる。また駆動パルス信号
S2，S3は駆動回路９２７を通してトランジスタ
Tr2，Tr3のベースに与えられ、駆動パルス信号
S5及びS6はそれぞれ駆動回路９２８及び９２９を
通してトランジスタTr5及びTr6のベースに与え
られている。各トランジスタは駆動パルス信号が
発生している期間導通し、駆動パルス信号が消滅
している期間しや断する動作を繰り返す。トラン
ジスタTr5−Tr1−Tr4が導通しているときにはダ
イオードD8を通して直流電源ユニツト２Ａの正
極出力端とタツプ選択器３が選択しているタツプ
との間の電圧E1′がダイオードD8を通してブリツ
ジ回路１０１の出力電圧V1として現われる。ま
たトランジスタTr1−Tr4−Tr6が導通していると
きにはタツプ選択器３が選択しているタツプと直
流電源ユニツト２Ｂの負極端との間の電圧E2′が
ダイオードD7を通してブリツジ回路１０１の出
力に現われる。更にトランジスタTr5−Tr1−Tr4
−Tr6が導通したときには、直流電圧E1′＋E2′が
ブリツジ回路１０１の出力端に現われる。
S4は駆動回路９２６を通してトランジスタTr1，
Tr4のベースに与えられる。また駆動パルス信号
S2，S3は駆動回路９２７を通してトランジスタ
Tr2，Tr3のベースに与えられ、駆動パルス信号
S5及びS6はそれぞれ駆動回路９２８及び９２９を
通してトランジスタTr5及びTr6のベースに与え
られている。各トランジスタは駆動パルス信号が
発生している期間導通し、駆動パルス信号が消滅
している期間しや断する動作を繰り返す。トラン
ジスタTr5−Tr1−Tr4が導通しているときにはダ
イオードD8を通して直流電源ユニツト２Ａの正
極出力端とタツプ選択器３が選択しているタツプ
との間の電圧E1′がダイオードD8を通してブリツ
ジ回路１０１の出力電圧V1として現われる。ま
たトランジスタTr1−Tr4−Tr6が導通していると
きにはタツプ選択器３が選択しているタツプと直
流電源ユニツト２Ｂの負極端との間の電圧E2′が
ダイオードD7を通してブリツジ回路１０１の出
力に現われる。更にトランジスタTr5−Tr1−Tr4
−Tr6が導通したときには、直流電圧E1′＋E2′が
ブリツジ回路１０１の出力端に現われる。
同様にトランジスタTr3−Tr2−Tr6が導通した
ときに電圧E2′がまたトランジスタTr5−Tr3−
Tr2が導通したときに電圧E1′がそれぞれブリツジ
回路１０１の出力端に現われ、トランジスタTr5
−Tr3−Tr2−Tr6が導通したときに電圧E1＋
E2′がブリツジ回路１０１の出力端に現われる。
ときに電圧E2′がまたトランジスタTr5−Tr3−
Tr2が導通したときに電圧E1′がそれぞれブリツジ
回路１０１の出力端に現われ、トランジスタTr5
−Tr3−Tr2−Tr6が導通したときに電圧E1＋
E2′がブリツジ回路１０１の出力端に現われる。
したがつてブリツジ回路１０１の出力端には、
第４図Ｏに示すように、パルスを階段状に重畳し
て模擬正弦波に近似させた電圧V1が得られ、こ
の電圧をフイルタ回路１０に与えることにより正
弦波交流電圧V2が得られる。
第４図Ｏに示すように、パルスを階段状に重畳し
て模擬正弦波に近似させた電圧V1が得られ、こ
の電圧をフイルタ回路１０に与えることにより正
弦波交流電圧V2が得られる。
上記の説明では直流電圧E2′がE1′より若干大き
いとしたが本発明においては、両直流電圧E1′及
びE2′を常にほぼ等しくするようにタツプを選択
しているので、E1′≒E2′となり、ブリツジ回路の
出力側に得られる交流電圧は正負の半サイクルが
対称な波形となる。
いとしたが本発明においては、両直流電圧E1′及
びE2′を常にほぼ等しくするようにタツプを選択
しているので、E1′≒E2′となり、ブリツジ回路の
出力側に得られる交流電圧は正負の半サイクルが
対称な波形となる。
上記の説明では、第１及び第２の制御直流電圧
e1及びe2を用いているが、本発明ではe1≒e2とな
るように制御されているので、１個の制御直流電
圧のみを用い、１個の三角波信号のみを用いるよ
うにしてもよい。この場合レベル変換回路は１個
でよく、乗算回路も１個だけ設ければよい。
e1及びe2を用いているが、本発明ではe1≒e2とな
るように制御されているので、１個の制御直流電
圧のみを用い、１個の三角波信号のみを用いるよ
うにしてもよい。この場合レベル変換回路は１個
でよく、乗算回路も１個だけ設ければよい。
上記の説明では単相交流の得る場合を例にとつ
たが、スイツチ素子により３相ブリツジ回路を構
成して３相交流出力を得るインバータにも同様に
本発明を適用できるのは勿論である。
たが、スイツチ素子により３相ブリツジ回路を構
成して３相交流出力を得るインバータにも同様に
本発明を適用できるのは勿論である。
上記の例では、インバータ主回路を構成する各
スイツチ素子として単一のトランジスタを用いて
いるが、電流容量を大きくするために複数のトラ
ンジスタを並列に接続したものを用いてもよい。
またはスイツチ素子としてサイリスタを用いるイ
ンバータにも本発明を適用できる。
スイツチ素子として単一のトランジスタを用いて
いるが、電流容量を大きくするために複数のトラ
ンジスタを並列に接続したものを用いてもよい。
またはスイツチ素子としてサイリスタを用いるイ
ンバータにも本発明を適用できる。
発明の効果
以上のように本発明によれば、第１及び第２の
直流電源ユニツトの間にタツプを備えたバランス
調整用直流電源ユニツトを挿入し、直流電源回路
の中点と正極及び負極出力端との間に電圧を常に
ほぼ等しくするようにタツプ選択器を制御するよ
うにしたので、インバータ主回路の中性点と正負
の入力端子との間の電圧を常にほぼ等しくして正
負の半サイクルの波形が対称な交流電圧を得るこ
とができ、負荷に良質な交流電力を供給すること
ができる利点がある。
直流電源ユニツトの間にタツプを備えたバランス
調整用直流電源ユニツトを挿入し、直流電源回路
の中点と正極及び負極出力端との間に電圧を常に
ほぼ等しくするようにタツプ選択器を制御するよ
うにしたので、インバータ主回路の中性点と正負
の入力端子との間の電圧を常にほぼ等しくして正
負の半サイクルの波形が対称な交流電圧を得るこ
とができ、負荷に良質な交流電力を供給すること
ができる利点がある。
第１図は本発明の一実施例の基本的な構成を示
すブロツク図、第２図は本発明の一実施例の要部
の構成を示す回路図、第３図は本発明の一実施例
で用いるインバータ制御回路の構成を示すブロツ
ク図、第４図は本発明の実施例の各部の信号波形
を示す波形図である。 １……インバータ主回路、１０１……ブリツジ
回路、１０２……第１の直列スイツチ手段、１０
３……第２の直列スイツチ手段、Tr1〜Tr6……
トランジスタ（スイツチ素子）、D7……第１の逆
流阻止用ダイオード、D8……第２の逆流阻止用
ダイオード、２……直流電源回路、２Ａ……第１
の直流電源ユニツト、２Ｂ……第２の直流電源ユ
ニツト、２Ｃ……バランス調整用直流電源ユニツ
ト、３……タツプ選択器、４，５……電圧検出手
段、６……電圧検出回路、７……選択器制御回
路、８……制御直流電源、９……インバータ制御
回路、S1〜S6……トランジスタTr1〜Tr6を駆動
するパルス信号。
すブロツク図、第２図は本発明の一実施例の要部
の構成を示す回路図、第３図は本発明の一実施例
で用いるインバータ制御回路の構成を示すブロツ
ク図、第４図は本発明の実施例の各部の信号波形
を示す波形図である。 １……インバータ主回路、１０１……ブリツジ
回路、１０２……第１の直列スイツチ手段、１０
３……第２の直列スイツチ手段、Tr1〜Tr6……
トランジスタ（スイツチ素子）、D7……第１の逆
流阻止用ダイオード、D8……第２の逆流阻止用
ダイオード、２……直流電源回路、２Ａ……第１
の直流電源ユニツト、２Ｂ……第２の直流電源ユ
ニツト、２Ｃ……バランス調整用直流電源ユニツ
ト、３……タツプ選択器、４，５……電圧検出手
段、６……電圧検出回路、７……選択器制御回
路、８……制御直流電源、９……インバータ制御
回路、S1〜S6……トランジスタTr1〜Tr6を駆動
するパルス信号。
Claims (1)
- １ 各辺にスイツチ素子を配置して構成したブリ
ツジ回路と該ブリツジ回路の一方の入力端子及び
他方の入力端子にそれぞれ一端が接続された第１
及び第２の直列スイツチ手段とカソードが前記ブ
リツジ回路の前記一方の入力端子に接続された第
１の逆流阻止用ダイオードと前記第１の逆流阻止
用ダイオードのアノードにカソードが接続され前
記ブリツジ回路の他端にアノードが接続された第
２の逆流阻止用ダイオードとを備えて前記第１の
直列スイツチ手段の他端及び第２の直列スイツチ
手段の他端をそれぞれ直流正極側入力端子及び負
極側入力端子とし前記両逆流阻止用ダイオードの
接続点を中性点としたインバータ主回路と、前記
インバータ主回路の前記正極側入力端子と中性点
との間及び前記中性点と負極側入力端子との間に
それぞれ直流電圧を印加する直流電源回路とから
なり、前記ブリツジ回路の出力端から直流出力を
得るインバータ装置において、前記直流電源回路
は、第１及び第２の直流電源ユニツトと、異なる
電圧を出力する複数のタツプを有し、前記両直流
電源ユニツトの間に配置されて両直流電源ユニツ
トに対して直列に接続されたバランス調整用直流
電源ユニツトとからなり、また前記バランス調整
用直流電源ユニツトのタツプを選択して前記中性
点に接続するタツプ選択器と前記正極側入力端子
と中性点との間の電圧及び前記中性点と負極側入
力端子との間の電圧をそれぞれ検出する電圧検出
回路と該検出回路が検出した両電圧を等しくする
ように前記タツプ選択器を制御する選択器制御回
路とが設けられていることを特徴とするインバー
タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122184A JPS6013479A (ja) | 1983-07-05 | 1983-07-05 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122184A JPS6013479A (ja) | 1983-07-05 | 1983-07-05 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6013479A JPS6013479A (ja) | 1985-01-23 |
| JPH0326034B2 true JPH0326034B2 (ja) | 1991-04-09 |
Family
ID=14829654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122184A Granted JPS6013479A (ja) | 1983-07-05 | 1983-07-05 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013479A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014078210A (ja) * | 2012-10-09 | 2014-05-01 | Lg Uplus Corp | 独立的なｍｐｐｔ駆動のためのｄｃリンク電圧非対称制御技法を有する３レベル太陽光インバーター |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647573B2 (ja) * | 1990-06-12 | 1997-08-27 | ウエスチングハウス・エレクトリック・コーポレイション | 炉心出力分布監視装置、原子炉防護装置、原子炉炉心検出器装置及び原子炉炉心監視方法 |
| WO2012093504A1 (en) * | 2011-01-06 | 2012-07-12 | Mitsubishi Electric Corporation | Neutral point clamped converter with variable voltage generator in order to stabilise the neutral voltage |
| TWI477053B (zh) | 2012-08-16 | 2015-03-11 | Delta Electronics Inc | 混合型直流交流轉換系統及其操作方法 |
| JP6433392B2 (ja) * | 2015-08-27 | 2018-12-05 | 株式会社日立製作所 | 電力変換装置 |
| EP3793077B1 (en) * | 2019-09-12 | 2024-07-17 | ABB Schweiz AG | Uninterruptible power supply, ups, for connecting a multiphase load to an ac source and a dc source |
-
1983
- 1983-07-05 JP JP58122184A patent/JPS6013479A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014078210A (ja) * | 2012-10-09 | 2014-05-01 | Lg Uplus Corp | 独立的なｍｐｐｔ駆動のためのｄｃリンク電圧非対称制御技法を有する３レベル太陽光インバーター |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6013479A (ja) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898585A (en) | Apparatus and method for providing supplemental alternating current from a solar cell array | |
| US6995992B2 (en) | Dual bridge matrix converter | |
| US4670828A (en) | Bi-directional switch for neutral point clamped PWM inverter | |
| US4128793A (en) | Power circuit for variable frequency, variable magnitude power conditioning system | |
| CA2178857A1 (en) | Power Converter | |
| US4039926A (en) | Current fed inverter with commutation independent of load inductance | |
| JP3185846B2 (ja) | 電力変換装置 | |
| JPH0326034B2 (ja) | ||
| CN114204803B (zh) | 用于裂相供电系统的电源转换电路及换流器 | |
| JP3337041B2 (ja) | 単相３線式インバータ装置の制御方法 | |
| JPH07337036A (ja) | 交流電力変換装置 | |
| JP2582920B2 (ja) | 直流一交流電力変換装置 | |
| JP2704519B2 (ja) | 直流電源装置 | |
| Sahana et al. | A Single-Phase Hybrid Seventeen Level Multilevel Inverter Topology | |
| RU2204880C2 (ru) | Многоуровневый автономный инвертор фазных напряжений | |
| JPH04334977A (ja) | 電力変換装置 | |
| US4247887A (en) | AC--AC Converter device | |
| JPH01215465A (ja) | アーク電源装置 | |
| JPH0777515B2 (ja) | 単相−３相変換回路 | |
| JPS6035892B2 (ja) | 電力変換装置 | |
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| KR101990809B1 (ko) | 무정전 전원장치 | |
| JP2726712B2 (ja) | Ｄｃ／ａｃインバータ | |
| JP2580108B2 (ja) | 電力変換装置 | |
| JPH05328729A (ja) | 交流直流変換装置 |