JPH03257684A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPH03257684A JPH03257684A JP2057130A JP5713090A JPH03257684A JP H03257684 A JPH03257684 A JP H03257684A JP 2057130 A JP2057130 A JP 2057130A JP 5713090 A JP5713090 A JP 5713090A JP H03257684 A JPH03257684 A JP H03257684A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- data
- cpu
- chip
- checksome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、チップ上にメモリを内蔵したマイクロコンピ
ュータに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a microcomputer with a built-in memory on a chip.
従来の技術
近年、１チップマイクロコンピユータのユーザープログ
ラム開発期間短縮の要望が高まるにつれて、ＥＰＲＯＭ
内蔵形マイクロコンピュータの需要が高まってきている
。Conventional technology In recent years, as the demand for shortening the user program development period for one-chip microcomputers has increased, EPROM
Demand for built-in microcomputers is increasing.
従来、この種のＥＰＲＯＭ内蔵マイクロコンピュータは
第２図に示すような構成であった。第２図において、１
はＣＰＵ、２はＥＰＲＯＭ、３はデータバス、４はｉ
／ ｏボートである。Conventionally, this type of microcomputer with a built-in EPROM has had a configuration as shown in FIG. In Figure 2, 1
is CPU, 2 is EPROM, 3 is data bus, 4 is i
/ It is an o-boat.
以上のように構成されたマイクロコンピュータによって
処理を行う方法を以下、説明する。まずｉ ／ 。A method for performing processing using the microcomputer configured as described above will be described below. First of all, i/.
ポート４からデータバス３を通してＥＰＲＯＭ２にプロ
グラムを格納する。次にＥＰＲＯＭ２からデータバス３
を通してＣＰＵＩにプログラムを取り込むことによって
処理を行う。A program is stored in the EPROM 2 from the port 4 through the data bus 3. Next, from EPROM2 to data bus 3
Processing is performed by importing programs into the CPUI through the CPU.
発明が解決しようとする課題
しかしながら上記のような構成では以下に述べるような
問題が生じる。つまり、ＥＰＲＯＭ２に格納されたデー
タは経時変化を生じる可能性が通常のマスクＲＯＭより
も高いが、ＥＰＲＯＭ内蔵のマイクロコンピュータが誤
動作した場合、その原因がＥＰＲＯＭ２のデータの経時
変化によるものであるか否かを判断するためには、ＥＰ
ＲＯＭ２に格納されたデータをチップの外部に出力して
チエツクする必要があった。Problems to be Solved by the Invention However, the above configuration causes the following problems. In other words, the data stored in EPROM2 is more likely to change over time than in a normal mask ROM, but if a microcomputer with a built-in EPROM malfunctions, it is difficult to determine whether the cause is due to changes in the data in EPROM2 over time. In order to determine whether
It was necessary to output the data stored in the ROM 2 to the outside of the chip and check it.
本発明はかかる点に鑑み、ＥＰＲＯＭに格納されたデー
タをチップの外部に出力することなくＥＰＲＯＭに格納
されているデータのチエツクを可能にすることを目的と
する。In view of this, an object of the present invention is to make it possible to check the data stored in the EPROM without outputting the data to the outside of the chip.
課題を解決するための手段
この課題を実現するために本発明ではＥＰＲＯＭに格納
されたデータに対してチエツクサムをとる手段を有して
いる。Means for Solving the Problem In order to achieve this object, the present invention has means for taking a checksum of data stored in an EPROM.
作用
この構成により、ＥＰＲＯＭに格納されたデータをチッ
プ外部に出力することなくチエツクすることが可能にな
る。Operation: This configuration makes it possible to check the data stored in the EPROM without outputting it to the outside of the chip.
実施例
本発明の一実施例構成を第１図に示す。第１図において
、１はＣＰＵ、２はＥＰＲＯＭ、３はデータバス、４は
ｉ ／ ｏポート、５はチエツクサム用ＥＰＲＯＭであ
る。Embodiment FIG. 1 shows the configuration of an embodiment of the present invention. In FIG. 1, 1 is a CPU, 2 is an EPROM, 3 is a data bus, 4 is an I/O port, and 5 is a checksum EPROM.
以上のように構成された本実施例について、以下その動
作を説明する。The operation of this embodiment configured as above will be described below.
まず、ＥＰＲＯＭ２からデータバス３を通じてＣＰＵＩ
に順次ｍワードのデータをとり込み、ＣＰＵ３でｍワー
ドのチエツクサムを計算する。First, from EPROM2 to data bus 3, CPU
m words of data are sequentially taken in, and the CPU 3 calculates a checksum of the m words.
次にチエツクサム用ＥＰＲＯＭ５から、あらかしめ格納
されていたチエツクサムをデータバス３を通じてＣＰＵ
Ｉに取り込むことにより、ＣＰＵＩにおいてサムチエツ
クを行う。Next, the previously stored checksum is transferred from the checksum EPROM 5 to the CPU via the data bus 3.
By importing the data into I, a thumb check is performed on the CPUI.
このチエツクの結果に問題がなければ通常の処理を行う
。すなわちＥＰＲＯＭ２からデータバス３を通じてＣＰ
ＵＩにプログラムを取り込むことによって処理を行う。If there is no problem with the result of this check, normal processing is performed. That is, from EPROM2 to CP via data bus 3.
Processing is performed by loading the program into the UI.
前記チエツクの結果に問題があった場合は通常の処理を
行わずに、例えばチエツクサムに異常があった旨の情報
をチップ外部に出力する。If there is a problem with the result of the check, normal processing is not performed, and information indicating that there is an abnormality in the checksum is output to the outside of the chip.
発明の効果
本発明は、ＥＰＲＯＭ内蔵１チップマイクロコンピユー
タにおいて、ＥＰＲＯＭのデータをチップ外部に出力す
ることなくチエツクすることを可能にするものである。Effects of the Invention The present invention enables a one-chip microcomputer with a built-in EPROM to check data in the EPROM without outputting it to the outside of the chip.
第１図は本発明の一実施例におけるマイクロコンピュー
タのブロック図、第２図は従来のマイクロコンピュータ
のブロック図である。
１・・・・・・ＣＰＵ、２・・・・・・ＥＰＲＯＭ、３
・・・・・・データバス、４・・・・・・ｉ ／ ｏボ
ート、５・・・・・・チエツクサム用ＥＰＲＯＭ。FIG. 1 is a block diagram of a microcomputer according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional microcomputer. 1...CPU, 2...EPROM, 3
...Data bus, 4...I/O boat, 5...EPROM for checksum.
Claims (1)
、前記ｎビット長のデータのｍワードから一意的に定ま
るデータを格納するメモリと、前記ｎビット長のデータ
ｍワードから一意的に定まるデータを算出する手段を備
えたマイクロコンピュータ。On one chip, a memory for storing n-bit length data, a memory for storing data uniquely determined from m words of the n-bit length data, and a memory uniquely determined from the m words of the n-bit length data. A microcomputer equipped with a means to calculate data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057130A JPH03257684A (en) | 1990-03-08 | 1990-03-08 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057130A JPH03257684A (en) | 1990-03-08 | 1990-03-08 | Microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257684A true JPH03257684A (en) | 1991-11-18 |
Family
ID=13046979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057130A Pending JPH03257684A (en) | 1990-03-08 | 1990-03-08 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257684A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235014A (en) * | 1994-10-07 | 1996-09-13 | Lg Semicon Co Ltd | Apparatus and method for test of program memory part of one-chip microcomputer |
| JPH1027035A (en) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | Information processor |
-
1990
- 1990-03-08 JP JP2057130A patent/JPH03257684A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235014A (en) * | 1994-10-07 | 1996-09-13 | Lg Semicon Co Ltd | Apparatus and method for test of program memory part of one-chip microcomputer |
| JPH1027035A (en) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW561399B (en) | Math coprocessor | |
| TWI476597B (en) | Data processing apparatus and semiconductor integrated circuit device | |
| JPH08263282A (en) | Branching control system for rom program processor | |
| JPH06131171A (en) | Mask programmable microprocessor | |
| TWI266985B (en) | Program processing device | |
| CN111708513A (en) | Pseudo-random number seed generation method and related product | |
| US4870573A (en) | Microcomputer capable of testing execution of a program with no branch | |
| US20200371809A1 (en) | Stack traces using shadow stack | |
| JPH03257684A (en) | Microcomputer | |
| US11656964B2 (en) | Processor with non-intrusive self-testing | |
| JPS61500992A (en) | Improvements in or relating to computer systems | |
| JP2012248022A (en) | Information processing apparatus, failure detection device and failure detection method | |
| JPS57164347A (en) | Undefined instruction detector for one chip microcomputer | |
| JPH03296146A (en) | Back-up device for program development | |
| JP3081234B2 (en) | How to check CPU board | |
| JPS6275861A (en) | Channel processor | |
| JPS6118045A (en) | Detecting system of program runaway | |
| JPS57203162A (en) | One-chip microcomputer | |
| JP2000283750A (en) | Method for correcting detected-angle data | |
| JPS6016963Y2 (en) | address check circuit | |
| JPH03208132A (en) | Single chip microcomputer | |
| JPH0333939A (en) | Microprocessor | |
| JPH04225432A (en) | Interruption processing time control system for one-chip microcomputer | |
| JP2002150795A (en) | Semiconductor integrated circuit | |
| KR20100123837A (en) | Arrangement for checking a program memory in a computation unit |