JPH03257378A - Intermediate value detecting circuit - Google Patents
Intermediate value detecting circuitInfo
- Publication number
- JPH03257378A JPH03257378A JP5714290A JP5714290A JPH03257378A JP H03257378 A JPH03257378 A JP H03257378A JP 5714290 A JP5714290 A JP 5714290A JP 5714290 A JP5714290 A JP 5714290A JP H03257378 A JPH03257378 A JP H03257378A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- schmitt
- level
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 244000145845 chattering Species 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入力端子の中間値を検出する中間値検出回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an intermediate value detection circuit for detecting an intermediate value at an input terminal.
従来の技術
一般に家電用のマイクロコンピュータにおいては、１０
０ｖの商用交流電源を供給電源としているため、たとえ
ば停電時にバックアップ電源に切換える必要があるかど
うかを検出しなければならない。また、６０Ｈｚと５０
Ｈｚのいずれの交流電源が供給されているかを検出する
必要もある。BACKGROUND TECHNOLOGY Generally, microcomputers for home appliances use 10
Since the power supply is a 0V commercial AC power source, it is necessary to detect whether it is necessary to switch to a backup power source during a power outage, for example. Also, 60Hz and 50Hz
It is also necessary to detect which Hz AC power is being supplied.
一般にこのような検出は、商用電源を降圧し、マイクロ
コンピュータあるいはその周辺回路に入力可能なレベル
まで減衰した交流電圧を中間値検出回路に入力し、その
交流電圧の振幅の中間電圧を横切るタイミングを検出す
ることによって、停電が、６０Ｈｚか５０Ｈ７か等の供
給電源の状態を知ることによって行なわれる。Generally, such detection involves stepping down the commercial power supply, inputting the attenuated AC voltage to a level that can be input to a microcomputer or its peripheral circuits into an intermediate value detection circuit, and determining the timing at which the amplitude of the AC voltage crosses the intermediate voltage. By detecting, a power outage is effected by knowing the state of the power supply, such as 60Hz or 50H7.
第５図は、このような目的に用いられる従来の中間値検
出回路を示すものである。FIG. 5 shows a conventional intermediate value detection circuit used for this purpose.
第５図において、入力端子１に加えられた交流電圧は、
スイッチングレベルの異なる２つのインバータ２，３に
加えられる。そして一方のインバータ２の主力をインバ
ータ４で反転した電圧と、他方のインバータ３の出力電
圧とをＡＮＤ回路５に人力して両型圧の論理積をとり、
その出力を中間値検出出力として出力端子６から取り出
すようにしている。In FIG. 5, the AC voltage applied to input terminal 1 is
It is added to two inverters 2 and 3 with different switching levels. Then, the voltage obtained by inverting the main power of one inverter 2 with the inverter 4 and the output voltage of the other inverter 3 are input to the AND circuit 5, and the logical product of both types of pressure is taken.
The output is taken out from the output terminal 6 as an intermediate value detection output.
発明が解決しようとする課題
しかしながら、上記従来の構成においては、ノイズ成分
の入力端子が加わったとき、インバータ２．３のスイッ
チングレベルの近傍で出力にチャタリングが生しる。こ
のようなチャタリングのある出力をマイクロコンピュー
タ（図示せず）に供給し、たとえば割り込み制御信号に
利用すると、マイクロコンピュータが誤動作を起こすと
いう問題がある。Problems to be Solved by the Invention However, in the conventional configuration described above, when a noise component is added to the input terminal, chattering occurs in the output near the switching level of the inverter 2.3. If such a chattering output is supplied to a microcomputer (not shown) and used, for example, as an interrupt control signal, there is a problem that the microcomputer may malfunction.
本発明はこのような従来の問題を解決する中間値検出回
路を提供するものである。The present invention provides an intermediate value detection circuit that solves these conventional problems.
課題を解決するための手段
この目的を達成するために、本発明は、交流の入力電圧
を、シュミット幅が同一でスイッチングレベルの異なる
第１．第２のシュミット回路に加え、第１のシュミット
回路の反転電圧と第２のシュミット回路の出力電圧の論
理積をとることにより、入力電圧の中間値を検出するよ
うにしたものである。Means for Solving the Problems In order to achieve this object, the present invention provides an alternative method for converting an alternating current input voltage into two voltage sources having the same Schmitt width and different switching levels. In addition to the second Schmitt circuit, the intermediate value of the input voltage is detected by taking the AND of the inverted voltage of the first Schmitt circuit and the output voltage of the second Schmitt circuit.
作用
このようにすれば、第１．第２のシュミット回路のヒス
テリミス幅以下のノイズ電圧が除去できる。このためチ
ャタリング等のノイズに強い中間値検出回路が実現でき
る。Effect If you do this, the first thing. Noise voltages below the hysteresis width of the second Schmitt circuit can be removed. Therefore, it is possible to realize an intermediate value detection circuit that is resistant to noise such as chattering.
実施例 以下、本発明の一実施例を図面とともに説明する。Example An embodiment of the present invention will be described below with reference to the drawings.
第１図、第２図は本発明の一実施例における中間値検出
回路のブロック図およびその具体回路を示すものである
。FIGS. 1 and 2 are block diagrams of an intermediate value detection circuit and its specific circuit in one embodiment of the present invention.
第１図、第２図において、入力端子１に加えられた交流
電圧は、第１．第２のシュミット回路７．８に人力され
る。第１のシュミット回路７の出力はインバータ９で反
転される。インバータ９の出力と第２のシュミット回路
８の出力はＡＮＤ回路１０に入力され、その論理積が中
間値検出出力として出力端子６に出力される。In FIGS. 1 and 2, the AC voltage applied to input terminal 1 is 1. The second Schmitt circuit 7.8 is manually powered. The output of the first Schmitt circuit 7 is inverted by an inverter 9. The output of the inverter 9 and the output of the second Schmitt circuit 8 are input to an AND circuit 10, and the logical product thereof is output to the output terminal 6 as an intermediate value detection output.
なお、第２図において、Ｐ、−ｐ８はＰチャネルの電界
効果トランジスタ、Ｎｌ 〜ＮＩＯはＮチャネルの電界
効果トランジスタである。In FIG. 2, P and -p8 are P-channel field effect transistors, and Nl to NIO are N-channel field effect transistors.
第３図は第１．第２のシュミット回路の入出力電圧特性
を示すものであり、実線が第１のシュミット回路７の、
破線が第２のシュミット回路８の入出力電圧特性である
。第３図から明らかなように、第１．第２のシュミット
回路７，８は、シュミット幅は同じでスイッチングレベ
ルが異なっている。Figure 3 is 1. It shows the input/output voltage characteristics of the second Schmitt circuit, and the solid line shows the input/output voltage characteristics of the first Schmitt circuit 7.
The broken line represents the input/output voltage characteristics of the second Schmitt circuit 8. As is clear from FIG. The second Schmitt circuits 7 and 8 have the same Schmitt width but different switching levels.
第４図は第１図、第２図の各回路ブロックの出力電圧波
形を示している。FIG. 4 shows the output voltage waveforms of each circuit block in FIGS. 1 and 2.
以下、第４図を参照しながら、上記実施例の動作を説明
する。The operation of the above embodiment will be explained below with reference to FIG.
第４図に示すように、入力電圧がＬレベルからＨレベル
へ変化する場合、時刻Ａ点でシュミット回路２のスイッ
チングレベルＶ２Ｈを通過することにより第２のシュミ
ット回路８の出力がＬレベルからＨレベルへ変化すると
同時に、スイッチングレベルがＶ２Ｌと変化し、ヒステ
リシス特性がら、Ｖ２Ｌレヘルまでのノイズが重畳され
ても出力が安定していることがわかる。この時第１のシ
ュミット回路７の出力はＬレベル、インバータ９の出力
はＩＩレベルであるから、ＡＮＤ回路１０の出力はＬレ
ベルからＨレベルへと変化する。さらに時刻Ｂ点で入力
電圧が第１のシュミット回路７のスイッチングレベルＶ
ＩＨを通過すると、第１のシュミット回路７の出力がＬ
レベルからＨレベルへ、したがってインバータ９の出力
がＨレベルからＬレベルへ変化し、ＡＮＤ回路１０にお
ける論理積出力はＨレベルからＬレベルへと変化する。As shown in FIG. 4, when the input voltage changes from the L level to the H level, the output of the second Schmitt circuit 8 changes from the L level to the H level by passing the switching level V2H of the Schmitt circuit 2 at point A. It can be seen that at the same time as the switching level changes to V2L level, the switching level changes to V2L, and due to the hysteresis characteristic, the output is stable even when noise up to V2L level is superimposed. At this time, since the output of the first Schmitt circuit 7 is at L level and the output of inverter 9 is at II level, the output of AND circuit 10 changes from L level to H level. Furthermore, at time B, the input voltage is at the switching level V of the first Schmitt circuit 7.
When passing through IH, the output of the first Schmitt circuit 7 becomes L.
The output of the inverter 9 changes from the H level to the L level, and the AND output of the AND circuit 10 changes from the H level to the L level.
この時第２のシュミット回路８の場合と同様に第１のシ
ュミット回路７でもスイッチングレベルがＶＩＬへと低
下することにより、ノイズによるチャタリングと防止で
きる。さらに時間を経て入力端子がＨレベルからＬレベ
ルへと変化する場合は、時刻Ｃ点において第１のシュミ
ット回路７のスイッチングレベルＶＩＬを通過すると、
その出力がＨレベルからＬレベルへ、したがってインバ
ータ９の出力がＬレベルからＨレベルへ変化し、ＡＮＤ
回路１０における論理積出力がＬレベルからＨレベルへ
変化する。同時に第１のシュミット回路７のスイッチン
グレベルがＶＩＬからＶＩＨへと変化する。さらに時刻
り点になると、入力電圧が第２のシュミット回路８のス
イッチングレベルＶ２Ｌを通過するため、その出力がＩ
］レヘルからＬレベルへ、ＡＮＤ回路１０の論理積出力
がＩ］レヘルからＬレベルへと変化する。これと同時に
第２のシュミット回路８のスイッチングレベルがＶ２Ｈ
へと上昇する。このように第１．第２のシュミット回路
７，８のスイッチングレベルにヒステリシスを設けるこ
とにより、ヒステリシス幅以下のノイズ電圧の影響が除
去され、出力のチャタリングが防止で゛きる。したがっ
て、ＡＮＤ回路１０の出力をマイクロコンピュータの割
り込みｉ１７御信号として用いた場合ても、マイクロコ
ンビ。At this time, as in the case of the second Schmitt circuit 8, the switching level of the first Schmitt circuit 7 is lowered to VIL, thereby preventing chattering due to noise. If the input terminal changes from H level to L level over time, when it passes the switching level VIL of the first Schmitt circuit 7 at time C,
The output changes from H level to L level, so the output of inverter 9 changes from L level to H level, and
The AND output in circuit 10 changes from L level to H level. At the same time, the switching level of the first Schmitt circuit 7 changes from VIL to VIH. Furthermore, at the time point, the input voltage passes through the switching level V2L of the second Schmitt circuit 8, so that its output becomes I
] level to L level, and the logical product output of the AND circuit 10 changes from I] level to L level. At the same time, the switching level of the second Schmitt circuit 8 is set to V2H.
rise to. In this way, the first. By providing hysteresis in the switching levels of the second Schmitt circuits 7 and 8, the influence of noise voltages below the hysteresis width can be removed, and chattering of the output can be prevented. Therefore, even when the output of the AND circuit 10 is used as the interrupt i17 control signal of the microcomputer, the microcomputer can be used.
−タが誤動作を起こすことはない。- The computer will not malfunction.
発明の効果
本発明によれば、第１．第２のシュミット回路のヒステ
リシス幅以下のノイズ電圧を除去し、正確な中間電圧を
検出することができる。Effects of the Invention According to the present invention, first. Noise voltages below the hysteresis width of the second Schmitt circuit can be removed and accurate intermediate voltages can be detected.
第１図は本発明の一実施例における中間値検出回路のブ
ロック図、第２図は第１図に示した実施例の具体回路図
、第３図および第４図は第１図。
第２図に示した実施例の動作を説明するための電圧波形
図である。第５図は従来の中間値検出回路のブロック図
である。
１・・・・・・入力端子、６・・・・・・出力端子、７
・・・・・・第１のシュミット回路、８・・・・・・第
２のシュミット回路、９・・・・・・インバータ、１０
・・・・・・ＡＮＤ回路。FIG. 1 is a block diagram of an intermediate value detection circuit according to an embodiment of the present invention, FIG. 2 is a specific circuit diagram of the embodiment shown in FIG. 1, and FIGS. 3 and 4 are FIG. 1. 3 is a voltage waveform diagram for explaining the operation of the embodiment shown in FIG. 2. FIG. FIG. 5 is a block diagram of a conventional intermediate value detection circuit. 1...Input terminal, 6...Output terminal, 7
......First Schmitt circuit, 8...Second Schmitt circuit, 9...Inverter, 10
...AND circuit.
Claims (1)
レベルの異なる第１、第２のシュミット回路に入力し、
上記第１のシュミット回路の反転電圧と上記第２のシュ
ミット回路の出力電圧をＡＮＤ回路に加え、上記ＡＮＤ
回路の論理積出力を上記入力電圧の中間値として出力す
ることを特徴とする中間値検出回路。Inputting an AC input voltage to first and second Schmitt circuits having the same Schmitt width and different switching levels,
The inverted voltage of the first Schmitt circuit and the output voltage of the second Schmitt circuit are added to the AND circuit, and the
An intermediate value detection circuit characterized in that the AND output of the circuit is output as an intermediate value of the input voltages.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5714290A JPH03257378A (en) | 1990-03-08 | 1990-03-08 | Intermediate value detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5714290A JPH03257378A (en) | 1990-03-08 | 1990-03-08 | Intermediate value detecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257378A true JPH03257378A (en) | 1991-11-15 |
Family
ID=13047326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5714290A Pending JPH03257378A (en) | 1990-03-08 | 1990-03-08 | Intermediate value detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257378A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010181331A (en) * | 2009-02-06 | 2010-08-19 | Nec Access Technica Ltd | DEVICE AND METHOD FOR PREVENTING ERRONEOUS CONNECTION OF AC ADAPTER FOR VoIP ADAPTER |
-
1990
- 1990-03-08 JP JP5714290A patent/JPH03257378A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010181331A (en) * | 2009-02-06 | 2010-08-19 | Nec Access Technica Ltd | DEVICE AND METHOD FOR PREVENTING ERRONEOUS CONNECTION OF AC ADAPTER FOR VoIP ADAPTER |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572415A (en) | DC voltage supply circuit for rectifying an AC input voltage to provide a substantially constant DC output voltage | |
| JPH03257378A (en) | Intermediate value detecting circuit | |
| US3732463A (en) | Ground fault detection and interruption apparatus | |
| CA2489909C (en) | Ac power backfeed protection based on phase shift | |
| US3950742A (en) | Adjustable line isolation monitor | |
| US2773946A (en) | Device for detecting the sense and magnitude of a d. c. source | |
| US5656871A (en) | Circuit arrangement for an uninterrupted power supply | |
| CA2489789A1 (en) | Ac power backfeed protection based on voltage | |
| JP4019347B2 (en) | Method and apparatus for detecting phase loss of three-phase power supply | |
| RU2179775C2 (en) | Overcurrent protective gear | |
| JPH0949859A (en) | Power failure detection circuit | |
| JPS63179263A (en) | Phase reversal detecting circuit | |
| KR0119736Y1 (en) | Source voltage selecting circuit | |
| JPS6229962B2 (en) | ||
| SU1403200A1 (en) | Break alarm in three-phase a.c. mains | |
| JPH04140013A (en) | Method and device for detecting open-phase in three-phase input | |
| JPH0731214B2 (en) | Instantaneous power failure detection device | |
| SU813762A1 (en) | Signal converter | |
| JPS64756B2 (en) | ||
| JPH0739123U (en) | AD converter | |
| SU748297A1 (en) | Contacting monitoring device | |
| SU890275A2 (en) | Device for checking break and short curcuit in electromagnetically loaded circuit | |
| KR950021995A (en) | Defect Detection of Smoothing Capacitor of Power Circuit | |
| SU1189809A1 (en) | Megohmmeter with digital output | |
| JPS59139869A (en) | Method and device for detecting commutation |