JPH03255708A - Transistor amplifier circuit with mute function - Google Patents

Transistor amplifier circuit with mute function

Info

Publication number
JPH03255708A
JPH03255708A JP2055228A JP5522890A JPH03255708A JP H03255708 A JPH03255708 A JP H03255708A JP 2055228 A JP2055228 A JP 2055228A JP 5522890 A JP5522890 A JP 5522890A JP H03255708 A JPH03255708 A JP H03255708A
Authority
JP
Japan
Prior art keywords
muting
transistor
signal
state
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2055228A
Other languages
Japanese (ja)
Inventor
Hiroyuki Fuchigami
弘行 渕上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2055228A priority Critical patent/JPH03255708A/en
Publication of JPH03255708A publication Critical patent/JPH03255708A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To integrate a muting circuit and a transistor amplifier by utilizing a level corresponding to the non-muting state of a muting signal as the bias potential of a transistor. CONSTITUTION:When a muting signal B is set at a low level, a base current is not supplied to a transistor Q10. Therefore, since the transistor R10 is turned to an OFF state, a load 4 is turned to a muting state without supplying the signal current. In such a state, a signal A to be amplified is biased through a coupling capacitor C10 and a bias resistor R10 into the generator of the muting signal B. On the other hand, when the muting signal B is set at a high level, the base current is supplied to the transistor Q10 and therefore, the bias is applied to a transistor circuit 5. In such a state, the signal A to be amplified is amplified by the transistor circuit 5 and supplied to the load 4.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、増幅機能とミューティング機能とを備えて、
民主機器、産業機器等に使用される部品点数の少ないミ
ューティング機能付きトランジスタ増幅回路に関する。
[Detailed Description of the Invention] Industrial Application Field The present invention has an amplification function and a muting function,
This invention relates to a transistor amplifier circuit with a muting function that has a small number of parts and is used in commercial equipment, industrial equipment, etc.

従来の技術 第2図は従来のミューティング機能付きトランジスタ増
幅回路の構成を示している。このミューティング機能付
きトランジスタ増幅回路は、アナログスイッチICIか
らなる切換回路1と、結合コンデンサC1、バイアス抵
抗R1,直列帰還抵抗R2、トランジスタQ1からなる
トランジスタ増幅回路2と、分圧抵抗R3、分圧抵抗R
4、プルアップ抵抗R5、トランジスタQ2、トランジ
スタQ3からなるミューティング回路3とを有している
BACKGROUND OF THE INVENTION FIG. 2 shows the configuration of a conventional transistor amplifier circuit with a muting function. This transistor amplifier circuit with a muting function includes a switching circuit 1 consisting of an analog switch ICI, a transistor amplifier circuit 2 consisting of a coupling capacitor C1, a bias resistor R1, a series feedback resistor R2, a transistor Q1, a voltage dividing resistor R3, and a voltage dividing circuit 2. Resistance R
4, a muting circuit 3 consisting of a pull-up resistor R5, a transistor Q2, and a transistor Q3.

また、Aは被増幅信号であり、Bは0■レヘルくローレ
ベル)と5Vレベル(ハイレベル〉の2値レベルを有す
るミューティング信号であり、4は負荷である。
Further, A is an amplified signal, B is a muting signal having a binary level of 0V level (low level) and 5V level (high level), and 4 is a load.

次に上記従来例の動作について説明する。ミューティン
グ信号Bがローレベルの時には、アナログスイッチIC
IがOFF状態にされるとともに、トランジスタQ3が
オフ状態、トランジスタQ2がオン状態にされることで
、トランジスタQ1はオフ状態とされて、いわゆるミュ
ーティング状態になる。
Next, the operation of the above conventional example will be explained. When the muting signal B is low level, the analog switch IC
When I is turned off, transistor Q3 is turned off, and transistor Q2 is turned on, so that transistor Q1 is turned off, resulting in a so-called muting state.

一方、ミューティング信号Bがハイレベルの時には、ア
ナログスイッチICIがオン状態にされるとともにトラ
ンジスタQ3がオン状態、トランジスタQ2がオフ状態
とされることで、ミューティング回路3がトランジスタ
増幅回路2から電気的に切り離される。
On the other hand, when the muting signal B is at a high level, the analog switch ICI is turned on, the transistor Q3 is turned on, and the transistor Q2 is turned off, so that the muting circuit 3 receives electricity from the transistor amplifier circuit 2. be separated from each other.

この状態において、トランジスタQ1は自己バイアス状
態とされて、被増幅信号Aがトランジスタ増幅回路2に
よって増幅されて負荷4に導入される。
In this state, the transistor Q1 is brought into a self-biased state, and the amplified signal A is amplified by the transistor amplifier circuit 2 and introduced into the load 4.

ところで、ミューティング機能付きトランジスタ増幅回
路の基板上の占有面積は小さいことが望まれている。ま
た、構成が簡単で信頼性の高いことも望まれている。高
密度実装が容易となり小型・軽量化が図れるとともに、
コストダウンを図ることが出来るからである。
Incidentally, it is desired that the area occupied by the transistor amplifier circuit with a muting function on the substrate be small. It is also desired that the configuration be simple and reliable. High-density mounting is easy, making it smaller and lighter, and
This is because it is possible to reduce costs.

発明が解決しようとする課題 しかしながら、上記従来のミューティング機能付きトラ
ンジスタ増幅回路では、部品点数が多いため基板上の占
有面積が大きく、シかもミューティング付きトランジス
タ増幅回路は一つの装置のなかに複数個設けられる場合
も多いことから、結局、高密度実装が困難になり、製品
の小型・軽量化、コストダウンが図れないという欠点を
有している。
Problems to be Solved by the Invention However, the above-mentioned conventional transistor amplifier circuit with muting function occupies a large area on the board due to the large number of components, and it is possible that multiple transistor amplifier circuits with muting function may be used in one device. Since they are often provided individually, it becomes difficult to implement high-density packaging, which has the drawback that it is impossible to reduce the size, weight, and cost of the product.

本発明はこのような従来の問題を解決するものであり、
ミューティング回路とトランジスタ増幅回路とが一体的
に構成できて部品点数の少ないミューティング機能付き
トランジスタ増幅回路を提供することを目的とするもの
である。
The present invention solves these conventional problems,
It is an object of the present invention to provide a transistor amplifier circuit with a muting function in which a muting circuit and a transistor amplifier circuit can be integrally configured and the number of parts is reduced.

課題を解決するための手段 本発明は上記目的を達成するために、2値信号であるミ
ューティング信号と被増幅信号とが入力されて2値信号
のレベルが非ミューティング状態に対応するレベルであ
る時には、このレベルをトランジスタ回路のバイアス電
位として用いて被増幅信号を増幅し、一方、2値信号の
レベルがミューティング状態に対応するレベルであると
きには、このレベルを利用してトランジスタ回路がオフ
状態とされるように構成したものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a system in which a muting signal and an amplified signal, which are binary signals, are input and the level of the binary signal is at a level corresponding to a non-muting state. At some times, this level is used as a bias potential for the transistor circuit to amplify the signal to be amplified, while at other times, when the level of the binary signal is at a level corresponding to the muting state, this level is used to turn off the transistor circuit. It is configured so that it can be used as a state.

作用 したがって、本発明によれば、2値信号であるミューテ
ィング信号がミューティング状態に対応するレベルにあ
る時にはトランジスタ回路がオフ状態とされて、いわゆ
る、ミューティング状態になり、ミューティング信号が
非ミューティング状態に対応するレベルにあるときには
、トランジスタ回路がバイアスされて被増幅信号を増幅
することができる状態になり、ミューティング信号自体
でトランジスタ回路にバイアスを与えることができるの
でトランジスタ回路が簡単化されて部品点数が少な(で
きるという作用を有する。
Therefore, according to the present invention, when the muting signal, which is a binary signal, is at a level corresponding to the muting state, the transistor circuit is turned off and enters the so-called muting state, and the muting signal is turned off. When the level corresponds to the muting state, the transistor circuit is biased and is in a state where it can amplify the signal to be amplified, and the muting signal itself can bias the transistor circuit, simplifying the transistor circuit. It has the effect of reducing the number of parts.

実施例 第1図は本発明の一実施例の構成を示すものである。第
1図において、5はトランジスタ回路であり、結合コン
デンサCIO、バイアス抵抗R10、トランジスタQI
Oおよび直列帰還抵抗R11を備えている。前記結合コ
ンデンサCIOは被増幅信号Aの交流成分を通過させて
トランジスタQIOのベース端子に導入する。バイアス
抵抗R10はミューティング信号CをトランジスタQ1
0のベース端子に導入する。4はトランジスタ回路5の
負荷である。
Embodiment FIG. 1 shows the configuration of an embodiment of the present invention. In FIG. 1, 5 is a transistor circuit, including a coupling capacitor CIO, a bias resistor R10, and a transistor QI.
0 and a series feedback resistor R11. The coupling capacitor CIO passes the alternating current component of the amplified signal A and introduces it into the base terminal of the transistor QIO. Bias resistor R10 connects muting signal C to transistor Q1
0 base terminal. 4 is a load of the transistor circuit 5.

ここて、ミューティング信号Cはミューティング状態に
対応する“ローレベル”と非ミューティング状態に対応
する“ハイレベル”を有する2値信号である。なお、ミ
ューティング信号Cの発生器(不図示)の出力インピー
ダンスは低インピーダンスであることが望ましい。
Here, the muting signal C is a binary signal having a "low level" corresponding to a muting state and a "high level" corresponding to a non-muting state. Note that the output impedance of the muting signal C generator (not shown) is desirably low impedance.

次に上記実施例の動作について説明する。Next, the operation of the above embodiment will be explained.

ミューティング信号Cが“ローレベル”であるときに、
トランジスタQIOにはベース電流が供給されない。し
たがって、トランジスタQIOはオフ状態とされるので
負荷4には信号電流が供給されず、いわゆるミューティ
ング状態になる。
When muting signal C is “low level”,
No base current is supplied to transistor QIO. Therefore, since the transistor QIO is turned off, no signal current is supplied to the load 4, resulting in a so-called muting state.

この状態において、被増幅信号Aは結合コンデンサCI
O、バイアス抵抗R10を通じてミューティング信号C
の発生器(図示せず)内に側路される。
In this state, the amplified signal A is connected to the coupling capacitor CI
O, muting signal C through bias resistor R10
generator (not shown).

一方、ミューティング信号Cが“ハイレベル”であると
きには、この“ハイレベル”の電圧、バイアス抵抗RI
O、トランジスタQIOのペース・エミッタ間電圧vB
E、および直列帰還抵抗R11によって決定されるベー
ス電流が前記トランジスタQIOに供給されることで、
トランジスタ回路5にバイアスが与えられる。
On the other hand, when the muting signal C is at "high level", this "high level" voltage and bias resistor RI
O, pace-emitter voltage vB of transistor QIO
E, and the base current determined by the series feedback resistor R11 is supplied to the transistor QIO, so that
A bias is applied to the transistor circuit 5.

したがってこの状態において、被増幅信号Aがトランジ
スタ回路5によって増幅され負荷4に供給される。
Therefore, in this state, the amplified signal A is amplified by the transistor circuit 5 and supplied to the load 4.

このように、上記実施例によれば、ミューティング信号
C自体によってバイアス抵抗RIOを通じてトランジス
タQIOにペース電圧が供給されるので、ミューティン
グ信号CによってトランジスタQ10にバイアスが与え
られる。このため、わずか4つの部品でミューティング
機能付きトランジスタ増幅回路が構成でき、部品点数が
少なくてきるという効果を有する。
In this manner, according to the above embodiment, the muting signal C itself supplies the pace voltage to the transistor QIO through the bias resistor RIO, so that the muting signal C biases the transistor Q10. Therefore, a transistor amplifier circuit with a muting function can be configured with only four components, which has the effect of reducing the number of components.

発明の効果 本発明は上記実施例より明らかなように、ミューティン
グ状態と非ミューティング状態に対応するレベルを有す
る2値信号であるミューティング信号の非ミューティン
グ状態に対応するレベルをトランジスタのバイアス電位
として利用することによりミューティング回路とトラン
ジスタ増幅器とを一体的に構成したものである。そのた
め、以下に示す効果を有する。
Effects of the Invention As is clear from the above embodiments, the present invention sets the level corresponding to the non-muting state of the muting signal, which is a binary signal having levels corresponding to the muting state and the non-muting state, to the transistor bias. By using this as a potential, a muting circuit and a transistor amplifier are integrated. Therefore, it has the following effects.

すなわち、部品点数が少なくできることにより、このミ
ューティング機能付きトランジスタ増幅回路の基板上の
占有面積が小さくできる。また、部品点数が少なくでき
ることにより故障間平均時間(MTBF)が長くなり信
頼性が高くなる。さらに、高密度実装が容易になりこの
ミューティング機能付きトランジスタ増幅回路を利用す
る装置の小型・軽量化が図れるとともにコストダウンを
することができるという優れた効果を有する。
That is, by reducing the number of components, the area occupied by the transistor amplifier circuit with muting function on the substrate can be reduced. Furthermore, since the number of parts can be reduced, the mean time between failures (MTBF) is increased and reliability is increased. Furthermore, it has the excellent effect that high-density packaging is facilitated, and a device using this transistor amplifier circuit with a muting function can be made smaller and lighter, as well as cost reduction.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるミューティング機能
付きトランジスタ増幅回路の回路図、第2図は従来のミ
ューティング機能付きトランジスタ増幅回路の回路図で
ある。 5・・・トランジスタ回路、QIO・・・トランジスタ
、RIO・・・バイアス抵抗、R11・・・直列帰還抵
抗、C10・・・結合コンデンサ。 第1図
FIG. 1 is a circuit diagram of a transistor amplifier circuit with a muting function according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional transistor amplifier circuit with a muting function. 5...Transistor circuit, QIO...Transistor, RIO...Bias resistor, R11...Series feedback resistor, C10...Coupling capacitor. Figure 1

Claims (1)

【特許請求の範囲】[Claims] ミューティング状態に対応するレベルと非ミューティン
グ状態に対応するレベルとを有する2値信号と被増幅信
号とが入力されて、前記2値信号がミューティング状態
に対応するレベルにあるときにはオフ状態とされ、前記
2値信号が非ミューティング状態に対応するレベルにあ
るときには、この非ミューティング状態に対応するレベ
ルによってバイアスが与えられて前記被増幅信号を増幅
するトランジスタ回路を備えるミューティング機能付き
トランジスタ増幅回路。
When a binary signal and an amplified signal having a level corresponding to a muting state and a level corresponding to a non-muting state are input, and the binary signal is at a level corresponding to a muting state, an off state is established. and when the binary signal is at a level corresponding to a non-muting state, a transistor circuit with a muting function is provided with a transistor circuit that is biased by a level corresponding to the non-muting state and amplifies the signal to be amplified. Amplification circuit.
JP2055228A 1990-03-06 1990-03-06 Transistor amplifier circuit with mute function Pending JPH03255708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2055228A JPH03255708A (en) 1990-03-06 1990-03-06 Transistor amplifier circuit with mute function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2055228A JPH03255708A (en) 1990-03-06 1990-03-06 Transistor amplifier circuit with mute function

Publications (1)

Publication Number Publication Date
JPH03255708A true JPH03255708A (en) 1991-11-14

Family

ID=12992749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2055228A Pending JPH03255708A (en) 1990-03-06 1990-03-06 Transistor amplifier circuit with mute function

Country Status (1)

Country Link
JP (1) JPH03255708A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125681A (en) * 2017-01-31 2018-08-09 三菱電機株式会社 Low Noise Amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125681A (en) * 2017-01-31 2018-08-09 三菱電機株式会社 Low Noise Amplifier

Similar Documents

Publication Publication Date Title
JPH0456404A (en) Amplifier device
US7501893B2 (en) Variable gain amplifier circuit
US6957278B1 (en) Reference -switch hysteresis for comparator applications
US5703477A (en) Current driver circuit with transverse current regulation
JPH03255708A (en) Transistor amplifier circuit with mute function
KR100291237B1 (en) Clamp circuit
JPH0519323B2 (en)
WO2019067040A1 (en) Mixed-signal full-wave precision rectifier
JPS61251214A (en) Power supply circuit
JPH01125108A (en) Fet load amplifier circuit
JPH0638492Y2 (en) Analog switch circuit
JPH03208108A (en) Constant current source circuit
JP3605237B2 (en) Monitor output circuit
JPS6373706A (en) Amplifier circuit device
EP0750393A3 (en) A high voltage operational amplifier output stage
JPH07106872A (en) Operational amplifier with high slew rate
JP2660978B2 (en) Electronic switch circuit
JPH0717012Y2 (en) Reference potential conversion circuit
JPH0715250A (en) Amplifier circuit
JPH0239620A (en) Electronic switching circuit
JPS62122321A (en) Signal changeover circuit
JPS63294113A (en) Hysteresis comparator
JPS59228404A (en) Amplifier circuit
KR960036605A (en) Automatic gain control circuit
JPS5977711A (en) Input circuit of gain control circuit