JPH03255636A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03255636A JPH03255636A JP5343490A JP5343490A JPH03255636A JP H03255636 A JPH03255636 A JP H03255636A JP 5343490 A JP5343490 A JP 5343490A JP 5343490 A JP5343490 A JP 5343490A JP H03255636 A JPH03255636 A JP H03255636A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- film
- silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 24
- 230000000694 effects Effects 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract description 14
- 239000010410 layer Substances 0.000 abstract description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はLDD (Lightly Doped Dr
ain)構造のトランジスタを備えた半導体装置に関す
るものである。
ain)構造のトランジスタを備えた半導体装置に関す
るものである。
従来の技術
半導体装置の集積化に伴い、半導体素子が微細化され、
トランジスタの実効チャネル長も短くなってきた。この
微細化にともなって半導体装置内部に生しる高電界が電
子の離脱現象を引き起こし、そのときに発生する高エネ
ルギーをもった電子及び正孔がゲート絶縁膜に注入もし
くは捕獲され、半導体装置特性の経時変化を生しさせる
ホットキャリア効果という問題が発生した。このホット
キャリア効果による半導体装置の信頼性向上のためトラ
ンジスタ近傍の不純物濃度を制御することにより高電界
を緩和するLDD (Lightly DopedDr
ain)構造のトランジスタを備えた半導体装置が用い
られるようになってきた。
トランジスタの実効チャネル長も短くなってきた。この
微細化にともなって半導体装置内部に生しる高電界が電
子の離脱現象を引き起こし、そのときに発生する高エネ
ルギーをもった電子及び正孔がゲート絶縁膜に注入もし
くは捕獲され、半導体装置特性の経時変化を生しさせる
ホットキャリア効果という問題が発生した。このホット
キャリア効果による半導体装置の信頼性向上のためトラ
ンジスタ近傍の不純物濃度を制御することにより高電界
を緩和するLDD (Lightly DopedDr
ain)構造のトランジスタを備えた半導体装置が用い
られるようになってきた。
以下に、LDD構造のトランジスタを備えた従来の半導
体装置について第2図に示した断面図を参照して説明す
る。
体装置について第2図に示した断面図を参照して説明す
る。
P型半導体基板1上にLOCO3酸化膜2.ゲート酸化
膜3.多結晶シリコンゲート4が設けられ、多結晶シリ
コンゲート4の側壁には常圧CVD酸化珪素膜(以下N
SC膜と呼ぶ)のサイドウオールが設けられている。ま
た多結晶シリコンゲート4の周囲にリン拡散層5及び砒
素拡散層7が設けられている。その多結晶シリコンゲー
ト4上に酸化珪素膜8が設けられ、さらに多結晶シリコ
ンゲート4上に第2のNSC膜による層間絶縁膜9が設
けられている。また層間絶縁膜9には、コンタクト穴1
0が設けられ、層間絶縁膜9上に多結晶シリコン配線1
1が設けられている。その多結晶シリコン配線11上に
はボロンリンガラス(BPSG)膜12が設けられ、ボ
ロンリンガラス(BPSG)膜12には第2のコンタク
ト穴13が設けられ、さらにBPSG膜12上にアルミ
ニウム配線14が設けられてMO3型半導体装置が構成
されている。
膜3.多結晶シリコンゲート4が設けられ、多結晶シリ
コンゲート4の側壁には常圧CVD酸化珪素膜(以下N
SC膜と呼ぶ)のサイドウオールが設けられている。ま
た多結晶シリコンゲート4の周囲にリン拡散層5及び砒
素拡散層7が設けられている。その多結晶シリコンゲー
ト4上に酸化珪素膜8が設けられ、さらに多結晶シリコ
ンゲート4上に第2のNSC膜による層間絶縁膜9が設
けられている。また層間絶縁膜9には、コンタクト穴1
0が設けられ、層間絶縁膜9上に多結晶シリコン配線1
1が設けられている。その多結晶シリコン配線11上に
はボロンリンガラス(BPSG)膜12が設けられ、ボ
ロンリンガラス(BPSG)膜12には第2のコンタク
ト穴13が設けられ、さらにBPSG膜12上にアルミ
ニウム配線14が設けられてMO3型半導体装置が構成
されている。
発明が解決しようとする課題
しかしながら上記従来の半導体装置ではLDDサイドウ
オールに、NSC膜6が用いられるがその堆積時の段差
被覆性が悪く充分なサイドウオール幅が得られないため
、その結果ゲート電極端での高電界を緩和するためのリ
ン拡散層の幅も小さくなり、トランジスタのホットキャ
リア効果を抑制するという点で問題がある。また、NS
C膜6は膜質も劣り、電子のトラップ密度が高くゲート
電極端付近で発生したホットキャリアをトラップしやす
いため、ホットキャリア効果を増大させるという問題も
ある。さらに、層間絶縁膜9はNSC膜から構成されて
いるがNSC膜9は膜のピンホールも多く多結晶シリコ
ンゲート4と多結晶シリコン配線11の間の眉間リーク
が生じやすいという問題がある。
オールに、NSC膜6が用いられるがその堆積時の段差
被覆性が悪く充分なサイドウオール幅が得られないため
、その結果ゲート電極端での高電界を緩和するためのリ
ン拡散層の幅も小さくなり、トランジスタのホットキャ
リア効果を抑制するという点で問題がある。また、NS
C膜6は膜質も劣り、電子のトラップ密度が高くゲート
電極端付近で発生したホットキャリアをトラップしやす
いため、ホットキャリア効果を増大させるという問題も
ある。さらに、層間絶縁膜9はNSC膜から構成されて
いるがNSC膜9は膜のピンホールも多く多結晶シリコ
ンゲート4と多結晶シリコン配線11の間の眉間リーク
が生じやすいという問題がある。
本発明は上記従来の問題を解決するもので、耐ホツトキ
ャリア特性及び層間リーク特性にすぐれた信頼性の高い
半導体装置を提供するものである。
ャリア特性及び層間リーク特性にすぐれた信頼性の高い
半導体装置を提供するものである。
課題を解決するための手段
上記の問題を解決するため、本発明では多結晶シリコン
ゲート側壁にテトラエチルオルトシリケートIS i
(OC2H5)4]を含むガスから形成された酸化珪素
膜(TEO3酸化膜)が設けられ、上記多結晶シリコン
ゲートと上部の多結晶シリコン配線の間の層間絶縁膜と
してテトラエチルオルトシリケートを含むガスを用いた
第2の酸化珪素膜と、その第2の酸化珪素膜の下に窒化
珪素膜が備えられている。
ゲート側壁にテトラエチルオルトシリケートIS i
(OC2H5)4]を含むガスから形成された酸化珪素
膜(TEO3酸化膜)が設けられ、上記多結晶シリコン
ゲートと上部の多結晶シリコン配線の間の層間絶縁膜と
してテトラエチルオルトシリケートを含むガスを用いた
第2の酸化珪素膜と、その第2の酸化珪素膜の下に窒化
珪素膜が備えられている。
作用
上記構成ではサイドウオールに段差被覆性の良好なTE
O3酸化膜が用いられるので、TEO8酸化膜を堆積し
、引き続きエツチングする工程によって容易に充分なサ
イ−ドウオール幅を得ることができ、電界を緩和するた
めのリン拡散層の幅が充分大きくできる。さらに、TE
O8酸化膜は膜質が良くドレイン−ゲート端近傍で発生
するホットキャリアのトラップも抑制されるため、ホッ
トキャリア効果によるトランジスタ特性の劣化が改善さ
れる。また、層間絶縁膜が膜質の良好なTEO8酸化膜
と窒化珪素膜の積層膜から構成されるため、層間リーク
の問題も防止できる。
O3酸化膜が用いられるので、TEO8酸化膜を堆積し
、引き続きエツチングする工程によって容易に充分なサ
イ−ドウオール幅を得ることができ、電界を緩和するた
めのリン拡散層の幅が充分大きくできる。さらに、TE
O8酸化膜は膜質が良くドレイン−ゲート端近傍で発生
するホットキャリアのトラップも抑制されるため、ホッ
トキャリア効果によるトランジスタ特性の劣化が改善さ
れる。また、層間絶縁膜が膜質の良好なTEO8酸化膜
と窒化珪素膜の積層膜から構成されるため、層間リーク
の問題も防止できる。
実施例
以下に、LDD構造のトランジスタを備えた本発明のM
O8型半導体装置について第1図に示した断面図を参照
して詳細に説明する。
O8型半導体装置について第1図に示した断面図を参照
して詳細に説明する。
P型半導体基板21上にLOGO8酸化膜22゜ゲート
酸化膜23.多結晶シリコンゲート24が備えられ、多
結晶シリコンゲート24の側壁にテトラエチルオルトシ
リケートを用いたCVD酸化III(TEO3酸化膜)
26が備えられ、ソース。
酸化膜23.多結晶シリコンゲート24が備えられ、多
結晶シリコンゲート24の側壁にテトラエチルオルトシ
リケートを用いたCVD酸化III(TEO3酸化膜)
26が備えられ、ソース。
ドレイン領域としてリン拡散層25.砒素拡散層27が
備えられている。さらに多結晶シリコンゲート24およ
び半導体基板21の表面に膜厚400A程度の酸化珪素
膜28が備えられている。その上に膜厚20OAの窒化
珪素膜29が備えられ、さらにその上に例えば膜厚15
00Aの第2のTEO8酸化膜30が備えられ、TEO
8酸化膜30と窒化珪素膜29にコンタクト穴31が備
えられている。さらにTEO8酸化膜30上に多結晶シ
リコン配線32が備えられ、その多結晶シリコン配線3
2上にボロンリンガラス(BPSG)膜33が備えられ
、BPSG膜33とTEO3酸化膜30と窒化珪素膜2
9に第2のコンタクト穴34が備えられ、BPSG膜3
3上にアルミニウム配線35が備えられてMO8型半導
体装置が構成されている。
備えられている。さらに多結晶シリコンゲート24およ
び半導体基板21の表面に膜厚400A程度の酸化珪素
膜28が備えられている。その上に膜厚20OAの窒化
珪素膜29が備えられ、さらにその上に例えば膜厚15
00Aの第2のTEO8酸化膜30が備えられ、TEO
8酸化膜30と窒化珪素膜29にコンタクト穴31が備
えられている。さらにTEO8酸化膜30上に多結晶シ
リコン配線32が備えられ、その多結晶シリコン配線3
2上にボロンリンガラス(BPSG)膜33が備えられ
、BPSG膜33とTEO3酸化膜30と窒化珪素膜2
9に第2のコンタクト穴34が備えられ、BPSG膜3
3上にアルミニウム配線35が備えられてMO8型半導
体装置が構成されている。
上記半導体装置によれば、段差被覆性の良好なTEO8
酸化膜の堆積および引き続いて行われるエツチングによ
り充分なサイドウオール幅が得られ、その結果はリン拡
散層の幅が大きいためゲート電極端付近の高電界を緩和
してホットキャリア効果を抑制する効果が得られる。ま
た、サイドウオールがNSC膜でなくトラップ密度の小
さいTE01膜が用いられるため、ホットキャリア効果
の抑制にさらに有効である。さらにTEO8酸化膜はN
SCと比較して膜は緻密であり、かつ層間膜の一部とし
て窒化珪素膜が用いられるため、層間リークの抑制の点
でも有効である。以上のように本発明によれば、耐ホツ
トキャリア特性および層間リーク特性を大幅に改善可能
である。
酸化膜の堆積および引き続いて行われるエツチングによ
り充分なサイドウオール幅が得られ、その結果はリン拡
散層の幅が大きいためゲート電極端付近の高電界を緩和
してホットキャリア効果を抑制する効果が得られる。ま
た、サイドウオールがNSC膜でなくトラップ密度の小
さいTE01膜が用いられるため、ホットキャリア効果
の抑制にさらに有効である。さらにTEO8酸化膜はN
SCと比較して膜は緻密であり、かつ層間膜の一部とし
て窒化珪素膜が用いられるため、層間リークの抑制の点
でも有効である。以上のように本発明によれば、耐ホツ
トキャリア特性および層間リーク特性を大幅に改善可能
である。
なお、本実施例においてはゲート電極、配線に多結晶シ
リコンを用いたがこれは金属珪化物もしくは多結晶シリ
コンと金属珪化物の積層膜、もしくはタングステン(W
)であっても同様の効果が期待できることは明らかであ
る。
リコンを用いたがこれは金属珪化物もしくは多結晶シリ
コンと金属珪化物の積層膜、もしくはタングステン(W
)であっても同様の効果が期待できることは明らかであ
る。
また、本実施例では拡散層としてリン拡散層と砒素拡散
層が備えられているが、不純物元素の種類を問わず、同
様の効果が期待できることは明らかである。
層が備えられているが、不純物元素の種類を問わず、同
様の効果が期待できることは明らかである。
さらに、窒化珪素膜の膜厚は50〜2000A、第2の
酸化珪素膜の膜厚は200〜10000Aで同様の効果
があることが確認された。
酸化珪素膜の膜厚は200〜10000Aで同様の効果
があることが確認された。
発明の効果
以上のように、本発明によれば、耐ホツトキャリア特性
および層間リーク特性にすぐれた信頼性の高い半導体装
置が実現できる。
および層間リーク特性にすぐれた信頼性の高い半導体装
置が実現できる。
第1図は本発明の一実施例装置の断面図、第2図は従来
例装置の断面図である。 21・・・・・・P型半導体基板、22・・・・:・L
OCO8酸化膜、23・・・・・・ゲート酸化膜、24
・・・・・・多結晶シリコンゲート、25・・・・・・
リン拡散層、26・・・・・・TEO8酸化膜、27・
・・・・・砒素拡散層、28・・・・・・酸化珪素膜、
29・・・・・・窒化珪素膜、30・・・・・・TEO
3酸化膜、31・・・・・・コンタクト穴、32・・・
・・・多結晶シリコン配線、33・・・・・・ボロンリ
ンガラス(BPSG)膜、34・・・・・・コンタクト
穴、35・・・・・・アルミニウム配線。
例装置の断面図である。 21・・・・・・P型半導体基板、22・・・・:・L
OCO8酸化膜、23・・・・・・ゲート酸化膜、24
・・・・・・多結晶シリコンゲート、25・・・・・・
リン拡散層、26・・・・・・TEO8酸化膜、27・
・・・・・砒素拡散層、28・・・・・・酸化珪素膜、
29・・・・・・窒化珪素膜、30・・・・・・TEO
3酸化膜、31・・・・・・コンタクト穴、32・・・
・・・多結晶シリコン配線、33・・・・・・ボロンリ
ンガラス(BPSG)膜、34・・・・・・コンタクト
穴、35・・・・・・アルミニウム配線。
Claims (1)
- 半導体基板上に第1の導電層と、前記第1の導電層の側
壁にテトラエチルオルトシリケートを含むガスから成長
した第1の酸化珪素膜と、前記第1の導電層及び前記第
1の酸化珪素膜上に形成された窒化珪素膜と、前記窒化
珪素膜上にテトラエチルオルトシリケートを含むガスか
ら成長した膜厚0.02μm−1.0μmの第2の酸化
珪素膜と、前記第2の酸化珪素膜上に形成された第2の
導電層を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2053434A JP2584094B2 (ja) | 1990-03-05 | 1990-03-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2053434A JP2584094B2 (ja) | 1990-03-05 | 1990-03-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03255636A true JPH03255636A (ja) | 1991-11-14 |
JP2584094B2 JP2584094B2 (ja) | 1997-02-19 |
Family
ID=12942739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2053434A Expired - Fee Related JP2584094B2 (ja) | 1990-03-05 | 1990-03-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2584094B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5376590A (en) * | 1992-01-20 | 1994-12-27 | Nippon Telegraph And Telephone Corporation | Semiconductor device and method of fabricating the same |
-
1990
- 1990-03-05 JP JP2053434A patent/JP2584094B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5376590A (en) * | 1992-01-20 | 1994-12-27 | Nippon Telegraph And Telephone Corporation | Semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2584094B2 (ja) | 1997-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7030498B2 (en) | Semiconductor device with copper wirings having improved negative bias temperature instability (NBTI) | |
US6607959B2 (en) | Integrated circuit devices having trench isolation structures and methods of fabricating the same | |
US5698869A (en) | Insulated-gate transistor having narrow-bandgap-source | |
US6281558B1 (en) | Semiconductor device and manufacturing method thereof | |
US20050017312A1 (en) | Barrier in gate stack for improved gate dielectric integrity | |
JP2008547225A (ja) | トレンチゲートfetにおいて側方に延在する誘電体層を形成する構造及び方法 | |
TW202027269A (zh) | 溝渠式功率電晶體及其製作方法 | |
US20230299171A1 (en) | Semiconductor device with reduced flicker noise | |
US11923453B2 (en) | LDMOS device and method for preparing same | |
KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
US20220336285A1 (en) | In-Situ Formation of Metal Gate Modulators | |
US6157063A (en) | MOS field effect transistor with an improved lightly doped diffusion layer structure and method of forming the same | |
US6884684B2 (en) | High density trench power MOSFET structure and fabrication method thereof | |
CN111223932A (zh) | 一种半导体器件及其形成方法 | |
US11081556B2 (en) | Silicon carbide semiconductor device | |
US7119017B2 (en) | Method for improving interlevel dielectric gap filling over semiconductor structures having high aspect ratios | |
JPH03255636A (ja) | 半導体装置 | |
CN110364564B (zh) | 半导体器件及其制作方法 | |
TW202213638A (zh) | 半導體結構及其形成方法 | |
US12100741B2 (en) | Lateral double-diffused transistor and manufacturing method thereof | |
US20210175336A1 (en) | Lateral double-diffused transistor and manufacturing method thereof | |
JPH0213829B2 (ja) | ||
JP2000091562A (ja) | 半導体装置およびその製造方法 | |
US20190305128A1 (en) | Semiconductor structure and method for forming the same | |
CN114141878A (zh) | 功率mosfet器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |