JPH03253187A - Noise reduction device - Google Patents

Noise reduction device

Info

Publication number
JPH03253187A
JPH03253187A JP2049417A JP4941790A JPH03253187A JP H03253187 A JPH03253187 A JP H03253187A JP 2049417 A JP2049417 A JP 2049417A JP 4941790 A JP4941790 A JP 4941790A JP H03253187 A JPH03253187 A JP H03253187A
Authority
JP
Japan
Prior art keywords
noise reduction
signal
noise
circuit
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2049417A
Other languages
Japanese (ja)
Inventor
Hiromitsu Yamashita
山下 弘光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2049417A priority Critical patent/JPH03253187A/en
Publication of JPH03253187A publication Critical patent/JPH03253187A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate an edge noise effectively without attenuating a reduction signal by controlling a noise reduction circuit to be operated only for an edge period of a large amplitude of an input signal. CONSTITUTION:The device is provided with noise reduction circuits 2, 4A and a control circuit 6. Then a comparator 60 of the control circuit 6 detects an edge period of a large amplitude causing the edge noise, a low pass filter 61 and a comparator 62 adjust the timing of the detected signal and applies the signal to a switch circuit 47 of the noise reduction circuit 4A to activate the noise reduction circuit 4A for the edge period only and to stop the operation for the other period. Thus, a minute signal component is subject only to the effect of the noise reduction of the noise reduction circuit 2 and not much attenuated. Moreover, the edge noise is sufficiently eliminated by the noise reduction effect of the noise reduction circuit 4A.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、VTR等の輝度信号処理における再生信号
のノイズを低減する雑音低減装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a noise reduction device that reduces noise in a reproduced signal in luminance signal processing of a VTR or the like.

[従来の技術] 従来例の構成を第4図、第5図及び第6図を参照しなが
ら説明する。
[Prior Art] The configuration of a conventional example will be described with reference to FIGS. 4, 5, and 6.

第4図は従来の雑音低減装置を示すブロック図、第5図
及び第6図は従来の雑音低減装置の雑音低減回路を示す
回路図である。
FIG. 4 is a block diagram showing a conventional noise reduction device, and FIGS. 5 and 6 are circuit diagrams showing a noise reduction circuit of the conventional noise reduction device.

第4図において、従来の雑音低減装置は、入力端子(1
)と、この入力端子(1)に接続された雑音低減回路(
2)と、この雑音低減回路(2)に接続された入出力端
子(3)と、この入出力端子(3)に接続された雑音低
減回路(4)と、この雑音低減回N(4)に接続された
出力端子(5)とから構成されている。
In FIG. 4, the conventional noise reduction device has an input terminal (1
) and a noise reduction circuit (
2), an input/output terminal (3) connected to this noise reduction circuit (2), a noise reduction circuit (4) connected to this input/output terminal (3), and this noise reduction circuit N (4). and an output terminal (5) connected to.

第5図において、雑音低減回路(2)は、入力端子(1
)に接続され抵抗器(20)及びコンデンサ(21)か
らなるローパスフィルタと、入力端子(1)及びローパ
スフィルタに接続された減算器(22)と、この減算器
(22)に接続されたリミッタ(23)と、入力端子(
1)及びローパスフィルタに接続された減算器(24)
と、リミッタ(23)及び減算器(24)に接続された
減算器り25)と、ローパスフィルタ及び減算器(25
)に入力側が接続されかつ入出力端子(3)に出力側が
接続された加纂器(26)とから構成されている。
In FIG. 5, the noise reduction circuit (2) has an input terminal (1
), a low-pass filter consisting of a resistor (20) and a capacitor (21), a subtracter (22) connected to the input terminal (1) and the low-pass filter, and a limiter connected to this subtracter (22). (23) and the input terminal (
1) and a subtractor (24) connected to the low-pass filter.
, a subtractor 25) connected to the limiter (23) and the subtracter (24), and a low-pass filter and subtractor (25).
) and a booster (26) whose input side is connected to the input/output terminal (3) and whose output side is connected to the input/output terminal (3).

第6図において、雑音低減回路(4)は、入出力端子(
3〉に接続された遅延線(40〉と、この遅延線(40
〉に接続された遅延線(4■)と、入出力端子(3)及
び遅延線(41)に接続された加算器(42)と、この
加算器(42)に接続された係数器(43)と、遅延線
(40)及び係数器(43)に接続された減算器(44
)と、この減算器(44)に接続されたリミッタ(45
)と、遅延線(40)及びリミッタ(45)に入力側が
接続されかつ出力端子(5〉に出力側が接続された減算
器(46)とから構成されている。
In FIG. 6, the noise reduction circuit (4) has an input/output terminal (
The delay line (40) connected to
), an adder (42) connected to the input/output terminal (3) and the delay line (41), and a coefficient multiplier (43) connected to the adder (42). ) and a subtracter (44) connected to the delay line (40) and the coefficient unit (43).
) and a limiter (45) connected to this subtracter (44).
), and a subtracter (46) whose input side is connected to the delay line (40) and the limiter (45), and whose output side is connected to the output terminal (5>).

つぎに、上述した従来例の動作を第7図、第8図、第9
図及び第10図を参照しながら説明する。
Next, the operation of the conventional example described above is shown in FIGS. 7, 8, and 9.
This will be explained with reference to the figures and FIG.

第7図(a)〜(f)は従来の雑音低減装置の雑音低減
回路(2〉の各部の信号を示す波形図、第8図(a)〜
(g)は雑音低減回路(4)の各部の信号を示す波形図
、第9図は雑音低減回路(2)の周波数特性を示す特性
図、第10図は雑音低減回路(4)の周波数特性を示す
特性図である。
7(a) to 7(f) are waveform diagrams showing signals of each part of the noise reduction circuit (2>) of a conventional noise reduction device, and FIG. 8(a) to
(g) is a waveform diagram showing the signals of each part of the noise reduction circuit (4), Figure 9 is a characteristic diagram showing the frequency characteristics of the noise reduction circuit (2), and Figure 10 is the frequency characteristic of the noise reduction circuit (4). FIG.

入力端子(1)には、第7図(a)に示すように、ノイ
ズを含む信号Aが入力される。ローパスフィルタでその
高域成分とノイズが落とされ第7図(b)に示す信号B
の波形になる。減算器(22)は信号A及びBの差をと
り第7図(c)に示すような信号Cを出力する。この信
号Cはリミ・ンタ(23〉で高域成分がカットされて第
7図(d)に示す信号Eとなる。減算器(24)で作ら
れた信号りと信号Eとを減算器(25)で減算すること
により、第7図(e)に示すように、高域成分の信号F
を作り出す、そして、加算器(26)で信号B及びFを
加1することにより、信号Bの高域成分が復元されノイ
ズが低減された信号Gを得ることができる。
As shown in FIG. 7(a), a signal A containing noise is input to the input terminal (1). The high-frequency components and noise are removed by a low-pass filter, and the signal B shown in Figure 7(b)
The waveform becomes A subtracter (22) takes the difference between signals A and B and outputs a signal C as shown in FIG. 7(c). The high-frequency components of this signal C are cut off by a limiter (23), resulting in the signal E shown in FIG. 7(d). 25), the high-frequency component signal F is obtained as shown in FIG. 7(e).
By adding the signals B and F in an adder (26), it is possible to obtain a signal G in which the high-frequency components of the signal B are restored and the noise is reduced.

第5図に示す雑音低減回路(2〉では、リミッタ(23
)でリミットをかける際、第7図(d)で示すようにリ
ミットレベル以下の高域信号成分が残るため、信号Gの
ようにエツジが削られてしまう。また、この部分のノイ
ズは除去されないためエツジノイズとなって出力信号に
残ってしまうにれを改善するために第6図に示す次段の
雑音低減回路(4)を用いる。
In the noise reduction circuit (2) shown in Fig. 5, the limiter (23
), as shown in FIG. 7(d), high-frequency signal components below the limit level remain, resulting in edges being shaved off like signal G. Moreover, since the noise in this part is not removed, it becomes edge noise and remains in the output signal. In order to improve the noise, the next stage noise reduction circuit (4) shown in FIG. 6 is used.

雑音低減回路(2〉を通った信号Gが第8図(b)及び
(c)に示すように、遅延線(40〉及び(41〉でそ
れぞれ一定時間tだけ遅延された信号H及びJとなる。
As shown in FIGS. 8(b) and (c), the signal G that has passed through the noise reduction circuit (2) is delayed by a certain period of time t in the delay lines (40> and (41), respectively. Become.

加算器(42)は信号G及びJを加算し、この出力は第
8図(d)で示すように係数器〈43〉で1/2のレベ
ルの信号にとなる。
The adder (42) adds the signals G and J, and this output becomes a signal of 1/2 level by the coefficient unit <43> as shown in FIG. 8(d).

減算器(44)で信号Hから信号Kを引いて第8図(e
)で示す信号りを得る。この信号しからリミッタ(45
)で大振幅の成分を除去して第8図(f>で示す信号M
を得る。そして、減算器(46)で信号Hから信号Mを
引くと、第8Q?I(g)に示すように、エツジノイズ
の殆どない信号Nを得ることができる。
The subtracter (44) subtracts the signal K from the signal H to obtain the result shown in FIG.
) is obtained. From this signal, a limiter (45
) to remove large-amplitude components, the signal M shown in Fig. 8 (f>
get. Then, when the subtracter (46) subtracts the signal M from the signal H, the 8th Q? As shown in I(g), a signal N with almost no edge noise can be obtained.

しかしながら、第9図及び第10図に示すように、雑音
低減回路(2)及び(4)の周波数特性は入力レベルが
一20dB、−30dBのリミッタレベル以下では大き
く減衰しているので、ノイズ成分は低減するが、それと
同時に微小な信号成分まで減衰してしまう。
However, as shown in Figures 9 and 10, the frequency characteristics of the noise reduction circuits (2) and (4) are greatly attenuated when the input level is below the -20 dB and -30 dB limiter levels, so the noise component However, at the same time, even minute signal components are attenuated.

「発明が解決しようとする課題] 上述したような従来の雑音低減装置では、ノイズ成分と
ともに微小な信号成分まで減衰してしまうので、雑音低
減効果をある程度に止めて置かざるを得す、エツジノイ
ズを十分に除去することができないという問題点があっ
た。
“Problems to be Solved by the Invention” In the conventional noise reduction device as described above, the noise component as well as the minute signal component are attenuated. There was a problem that it could not be removed sufficiently.

この発明は、上述した問題点を解決するためになされた
もので、微小信号を減衰させることなく、エツジノイズ
を効果的に除去することができる雑音低減装置を得るこ
とを目的とする。
The present invention was made to solve the above-mentioned problems, and an object of the present invention is to obtain a noise reduction device that can effectively remove edge noise without attenuating minute signals.

[課題を解決するための手段] この発明に係る雑音低減装置は、以下に述べるような手
段を備えたものである。
[Means for Solving the Problems] A noise reduction device according to the present invention includes the following means.

(i)、入力信号のノイズを低減する複数の雑音低減回
路。
(i) a plurality of noise reduction circuits that reduce noise in the input signal;

(ii)、上記入力信号のエツジ部分を検出し上記入力
信号の大振幅のエツジ期間だけ上記雑音低減回路が動作
するように制御する制御回路。
(ii) A control circuit that detects edge portions of the input signal and controls the noise reduction circuit to operate only during large amplitude edge periods of the input signal.

[作用] この発明においては、複数の雑音低減回路によって、入
力信号のノイズが低減される。
[Operation] In the present invention, the noise of the input signal is reduced by a plurality of noise reduction circuits.

また、制御回路によって、上記入力信号のエッジ部分が
検出され、上記入力信号の大振幅の工・γジ期間だけ上
記雑音低減回路が動作するように制御される。
Further, the control circuit detects an edge portion of the input signal, and controls the noise reduction circuit to operate only during the large amplitude processing period of the input signal.

[実施例] この発明の実施例の構成を第1図及び第2図を参照しな
がら説明する。
[Embodiment] The configuration of an embodiment of the present invention will be described with reference to FIGS. 1 and 2.

第1図は、この発明の一実施例を示すブロック図であり
、入力端子(1)〜入出力端子(3)、出力端子(5)
は上記従来装置のものと全く同一である。
FIG. 1 is a block diagram showing an embodiment of the present invention, including input terminals (1) to input/output terminals (3), and output terminals (5).
is exactly the same as that of the conventional device described above.

第1図において、この発明の一実施例は、上述した従来
装置のものと全く同一のものと、入出力端子(3〉に入
力側が接続されかつ出力端子(5)に出力側が接続され
た雑音低減回路(4八)と、雑音低減回路(2)に入力
側が接続されかつ雑音低減回路(4^)に出力側が接続
された制御回路(6)とからm或されている。
In FIG. 1, one embodiment of the present invention has a device that is exactly the same as that of the conventional device described above, and a noise filter having an input side connected to the input/output terminal (3) and an output side connected to the output terminal (5). It is connected to a reduction circuit (48) and a control circuit (6) whose input side is connected to the noise reduction circuit (2) and whose output side is connected to the noise reduction circuit (4^).

第2図は、第1図で示す一実施例の具体的な槽底を示す
回路図である。
FIG. 2 is a circuit diagram showing a specific tank bottom of the embodiment shown in FIG. 1.

雑音低減回路(4^)は、従来装置の雑音低減回路(4
)において、リミッタ(45)と減算器(46)との間
にスイッチ回路(47)を挿入した111或である。
The noise reduction circuit (4^) is the same as the noise reduction circuit (4^) of the conventional device.
), a switch circuit (47) is inserted between the limiter (45) and the subtracter (46).

また、制御回路(6)は、雑音低減回路(2)の減算器
(22)に接続されたコンパレータ(60)と、このコ
ンパレータ(60)に接続されたローパスフィルタ(6
1)と、このローパスフィルタ(61〉に入力側が接続
されかつ雑音低減回路(4八)のスイッチ回路(47〉
に出力側が接続されたコンパレータ(62)とから構成
されている。なお、雑音低減回路(2〉は従来装置のも
のと全く同一である。
The control circuit (6) also includes a comparator (60) connected to the subtracter (22) of the noise reduction circuit (2), and a low-pass filter (60) connected to the comparator (60).
1) and a switch circuit (47>) whose input side is connected to this low-pass filter (61>) and a noise reduction circuit (48).
and a comparator (62) whose output side is connected to. Note that the noise reduction circuit (2>) is exactly the same as that of the conventional device.

つぎに、上述した実施例の動作を第3図を参照しながら
説明する。
Next, the operation of the above embodiment will be explained with reference to FIG.

第1?I(a)〜(f)は、この発明の一実施例の各部
の信号を示す波形図である。
First? I(a) to (f) are waveform diagrams showing signals of various parts in an embodiment of the present invention.

減算器(22)の出力である信号Cは、第3図(a)に
示すように入力信号を1次微分した信号である。この信
号Cはコンパレータ(60〉により第3図(b)に示す
信号Pとなり、さらに定数を最適に選んだローパスフィ
ルタ(61)により信号Qとなる。そして、第3図(d
)で示すように、コンパレータ(62〉により矩形波で
ある信号Rが得られる。
The signal C, which is the output of the subtracter (22), is a signal obtained by first-order differentiation of the input signal, as shown in FIG. 3(a). This signal C becomes the signal P shown in FIG. 3(b) through a comparator (60), and becomes the signal Q through a low-pass filter (61) with optimally selected constants.
), a signal R in the form of a rectangular wave is obtained by the comparator (62).

この信号Rにより雑音低減回路(4^)のリミ・ンタ(
45〉の出力をスイッチして、第3図(e)で示す信号
Hのエツジ期間だけ雑音低減回路(4^)を動作させる
。これにより、エツジ期間は雑音低減回路(2)及び(
4^)が動作し、エツジ期間以外は雑音低減回路(2)
のみが動作して雑音低減回路(4^〉では信号が通過す
るだけとなり、微小信号成分が減衰することがない。
This signal R causes the limiter of the noise reduction circuit (4^) to
45> is switched to operate the noise reduction circuit (4^) only during the edge period of the signal H shown in FIG. 3(e). As a result, during the edge period, the noise reduction circuit (2) and (
4^) operates, and the noise reduction circuit (2) operates except during the edge period.
Only the noise reduction circuit (4^>) operates and the signal only passes through, and the minute signal component is not attenuated.

この発明の一実施例は、上述したように、コンパレータ
(60)によりエツジノイズの発生する大振幅のエツジ
期間を検出し、ローパスフィルタ(61)及びコンパレ
ータ(62)により検出した信号のタイミング及び時間
幅を調整し、その信号を雑音低減回路(4^〉のスイッ
チ回路(47〉に印加することにより、エツジ期間だけ
雑音低減回路(4^)を動作させ、他の期間はその動作
を停止するので5微小な信号成分は雑音低減回路(2〉
の雑音低減効果のみ受け、あまり減衰することはない、
また、エツジノイズは雑音低減回路(4^〉の雑音低減
効果で十分除去することができるという効果を奏する。
As described above, in one embodiment of the present invention, a comparator (60) detects a large-amplitude edge period in which edge noise occurs, and a low-pass filter (61) and a comparator (62) detect the timing and time width of the detected signal. By adjusting the signal and applying that signal to the switch circuit (47) of the noise reduction circuit (4^), the noise reduction circuit (4^) is operated only during the edge period, and its operation is stopped during other periods. 5 Small signal components are processed by a noise reduction circuit (2)
It receives only the noise reduction effect of , and does not attenuate much.
Further, edge noise can be sufficiently removed by the noise reduction effect of the noise reduction circuit (4^).

なお、上記実施例ではエツジ期間以外は雑音低減回路(
4^)の動作を停止していたが、雑音低減効果を小さく
しても同様の動作を期待できる。
Note that in the above embodiment, the noise reduction circuit (
Although the operation of 4^) was stopped, the same operation can be expected even if the noise reduction effect is reduced.

また、上記実施例では雑音低減回路(2)からエツジ期
間を示す信号を生成したが、他の手段でもよく、また、
エツジ期間以外は雑音低減回路(4^〉の動作を停止せ
ずに雑音低減効果を小さくしても所期の目的を達威し得
ることはいうまでもない。
Further, in the above embodiment, the noise reduction circuit (2) generates a signal indicating the edge period, but other means may also be used.
It goes without saying that the intended purpose can be achieved even if the noise reduction effect is reduced without stopping the operation of the noise reduction circuit (4^) outside the edge period.

ところで上記説明では、異なるタイプの2つの雑音低減
回路〈2〉及び(4^)に利用する場合について述べた
が、同じタイプの雑音低減回路でもよく、その他2つ以
上の複数の雑音低減回路を有する雑音低減装置にも利用
できることはいうまでもない。
By the way, in the above explanation, the case was described where two different types of noise reduction circuits are used (2) and (4^), but the same type of noise reduction circuits may be used, and two or more other noise reduction circuits may be used. Needless to say, the present invention can also be used in a noise reduction device that has the present invention.

[発明の効果] この発明は、以上説明したとおり、入力信号のノイズを
低減する複数の雑音低減回路と、上記入力信号のエツジ
部分を検出し上記入力信号の大振幅のエツジ期間だけ上
記雑音低減回路が動作するように制御する制御回路とを
備えたので、微小信号を減衰させることなく、エツジノ
イズを効果的に除去することができるという効果を奏す
る。
[Effects of the Invention] As explained above, the present invention includes a plurality of noise reduction circuits that reduce noise in an input signal, detects edge portions of the input signal, and reduces the noise only during large amplitude edge periods of the input signal. Since the present invention includes a control circuit that controls the operation of the circuit, it is possible to effectively remove edge noise without attenuating minute signals.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
はこの発明の一実施例の具体的構成を示す回路図、第3
図はこの発明の一実施例の各部の信号を示す波形図、第
4図は従来の雑音低減装置を示すブロック図、第5図及
び第6図は従来の雑音低減装置の雑音低減回路を示す回
路図、第7図及び第8図は第5図及び第6[!Iで示す
雑音低減回路の各部の信号を示す波形図、第9図及び第
10図は第5図及び第6図で示す雑音低減回路の周波数
特性を示す特性図である。 図において、 (1) ・・・ 入力端子、 (2〉 (3〉 (4^) (47) (5) (6) (60) (61〉 (62) なお、 を示す。 ・・・ 雑音低減回路、 ・・・ 入出力端子、 ・・・ 雑音低減回路、 ・・・ スイッチ回路、 ・・・ 出力端子、 ・・・ 制御回路、 ・・・ コンパレータ、 ・・・ ローパスフィルタ、 ・・・ コンパレータである。 各図中、同一符号は同一、
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific configuration of an embodiment of the invention, and FIG.
The figure is a waveform diagram showing the signals of each part of an embodiment of the present invention, FIG. 4 is a block diagram showing a conventional noise reduction device, and FIGS. 5 and 6 show the noise reduction circuit of the conventional noise reduction device. The circuit diagrams, Figures 7 and 8, are shown in Figures 5 and 6 [! 9 and 10 are characteristic diagrams showing the frequency characteristics of the noise reduction circuit shown in FIGS. 5 and 6. FIGS. In the figure, (1) ... Input terminal, (2>(3> (4^) (47) (5) (6) (60) (61> (62)) ... Noise reduction Circuit, ... input/output terminal, ... noise reduction circuit, ... switch circuit, ... output terminal, ... control circuit, ... comparator, ... low-pass filter, ... comparator In each figure, the same symbols are the same.

Claims (1)

【特許請求の範囲】[Claims] 入力信号のノイズを低減する複数の雑音低減回路、及び
上記入力信号のエッジ部分を検出し上記入力信号の大振
幅のエッジ期間だけ上記雑音低減回路が動作するように
制御する制御回路を備えたことを特徴とする雑音低減装
置。
A plurality of noise reduction circuits that reduce noise in an input signal, and a control circuit that detects an edge portion of the input signal and controls the noise reduction circuit to operate only during a large-amplitude edge period of the input signal. A noise reduction device featuring:
JP2049417A 1990-03-02 1990-03-02 Noise reduction device Pending JPH03253187A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2049417A JPH03253187A (en) 1990-03-02 1990-03-02 Noise reduction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2049417A JPH03253187A (en) 1990-03-02 1990-03-02 Noise reduction device

Publications (1)

Publication Number Publication Date
JPH03253187A true JPH03253187A (en) 1991-11-12

Family

ID=12830494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2049417A Pending JPH03253187A (en) 1990-03-02 1990-03-02 Noise reduction device

Country Status (1)

Country Link
JP (1) JPH03253187A (en)

Similar Documents

Publication Publication Date Title
JPS63121371A (en) Video signal processor
JPH03126381A (en) Video signal noise reduction circuit
JPH01248816A (en) Digital filter
JPH03253187A (en) Noise reduction device
JPS6347066Y2 (en)
JPS6161572A (en) Comb-line filter
JP3074698B2 (en) Noise removal circuit
JP3479369B2 (en) Receiver with noise removal function
JPH027677A (en) Noise canceller
JP2591005B2 (en) Noise canceller device
JPH05183778A (en) Circuit for compensating video signal
JPS62135079A (en) Brightness signal processing circuit
JPS61172485A (en) Video signal processing circuit
JPH0311989Y2 (en)
JPS6412152B2 (en)
JPH0356915Y2 (en)
JPH0759105A (en) Trap filter and color contour emphasis circuit using the same
JPH089334A (en) Noise reduction circuit
JPH0447792A (en) Color noise reduction circuit
JPH02305032A (en) Noise eliminator
JPH0215784A (en) Noise reduction circuit
JPS60143028A (en) Noise reducing device
JPH02182083A (en) Aperture compensation circuit
JPH01212975A (en) Noise elimination circuit
JPS63202134A (en) Impulsive noise eliminating device