JPH03252954A - Phase servo error signal generating circuit - Google Patents

Phase servo error signal generating circuit

Info

Publication number
JPH03252954A
JPH03252954A JP2050267A JP5026790A JPH03252954A JP H03252954 A JPH03252954 A JP H03252954A JP 2050267 A JP2050267 A JP 2050267A JP 5026790 A JP5026790 A JP 5026790A JP H03252954 A JPH03252954 A JP H03252954A
Authority
JP
Japan
Prior art keywords
delay
head
recording
time
servo error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2050267A
Other languages
Japanese (ja)
Inventor
Hiroyuki Sugiyama
博行 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2050267A priority Critical patent/JPH03252954A/en
Publication of JPH03252954A publication Critical patent/JPH03252954A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce deviation between track heights by switching a delay amount to delay the rotary position signal of a head at the time of recording and reproducing. CONSTITUTION:A detecting means 3 is provided to detect the rotary position signal of the head, and a delay means 6 is provided to delay the position signal. Then, a switching means 10 is provided to switch the delay amount at the time of recording and reproducing. The delay time of the delay circuit 6 is set at the time of reproducing by a variable resistor 8 and a capacitor 13 and at the time of recoding by the variable resistor 8 and the capacitor 13 respectively. In such a way, the delay amount of the position signal is switched at the time of recoding and reproducing respectively synchronously with the rotation of the head. Thus, at the time of recording or reproducing, the optimum track width can be always obtained.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、ヘッドを回転させて記録再生を行うR−DA
Tに代表される記録再生装置において、ヘッドの回転位
相に対応する位相サーボエラー信号を生成する位相サー
ボエラー信号生成回路に関する。
[Detailed Description of the Invention] [Industrial Field of Application]
The present invention relates to a phase servo error signal generating circuit that generates a phase servo error signal corresponding to the rotational phase of a head in a recording/reproducing apparatus represented by T.

[従来の技術] R−DATでは、ノーマルトラック(トラックピッチ1
3.591μm)とワイドトラック(トラックピッチ2
0.41μm)を同一のヘッドで再生するため、ヘッド
幅をワイドトラック幅とほぼ同一にしている。
[Prior art] In R-DAT, normal track (track pitch 1
3.591 μm) and wide track (track pitch 2
0.41 μm) using the same head, the head width is made almost the same as the wide track width.

また、R−DATでは、A(+アジマス)トラックとB
(−アジマス)トラックをそれぞれ再生する2つのヘッ
ドを、ヘッドスイッチによって切り換えて再生出力を得
るようにしている。このヘッドスイッチ(図示せず)に
よる切り換えタイミング(ヘッドスイッチング位置)は
、規定されたフォーマットで記録された標準テープを再
生し、ドラムより得られる位置信号であるP G (g
号の遅延量を変化させることによって調整、設定される
ようになっている。
Also, in R-DAT, A (+azimuth) track and B
(-Azimuth) The two heads that reproduce each track are switched by a head switch to obtain a reproduction output. The switching timing (head switching position) by this head switch (not shown) is determined by the position signal P G (g
It is adjusted and set by changing the amount of signal delay.

更に、再生時にはテープ上に記録されたパイロワ143
号によりATF(トラッキング)サーボ制御が行われる
ため、ヘッドのセンターとトラックのセンターが一致す
る。
Furthermore, during playback, the pyroi 143 recorded on the tape
Since ATF (tracking) servo control is performed by the number, the center of the head and the center of the track are aligned.

[発明が解決しようとする課題] しかしながら、第4図に示すように、ノーマルトラック
幅で記録する場合、記録トラック(図中破線で示す)が
再生トラック(図中実線で示す)に対して、テープ2の
短手および長手方向にずれてしまう。テープ2の長手方
向のずれは、再生時にATFサーボを使用するため問題
とはならないが、テープ2の短手方向、即ち、トラック
高さのずれは、図中1点鎖線で示すヘッドスッチング位
置からトラック上の各信号が再生されるまでのタイミン
グのずれとなり、必要な信号の欠落が生じる。
[Problem to be Solved by the Invention] However, as shown in FIG. 4, when recording with a normal track width, the recording track (indicated by a broken line in the figure) is different from the reproduction track (indicated by a solid line in the figure). The tape 2 will shift in the short and long directions. Misalignment in the longitudinal direction of the tape 2 is not a problem because the ATF servo is used during playback, but misalignment in the transverse direction of the tape 2, that is, in the track height, is caused by the head switching position shown by the dashed line in the figure. This results in a timing lag between when each signal on the track is reproduced, and necessary signals may be missing.

特に、−度記録されたテープ2のトラックの一部分にヘ
ッド1によりアフターレコーディング(書き換え)をす
る場合には、書き換えによってトラックの高さずれが生
じるために、本来書き換える部分でない領域のデータが
消去されてしまう。
In particular, when performing after-recording (rewriting) using head 1 on a portion of a track on tape 2 that has been previously recorded, data in areas that are not originally to be rewritten may be erased because the height of the track will shift due to rewriting. It ends up.

R−DATの規格では、このようなトラック高さのずれ
の影響を避けるために、マージンが設けられているが、
トラック高さのずれは小さい方が好ましい。
The R-DAT standard provides a margin to avoid the effects of such track height deviations, but
It is preferable that the deviation in track height is small.

本発明は、上記の問題点に鑑みてなされたちので、トラ
ック高さのずれを小さくすることを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to reduce the deviation in track height.

[課題を解決するための手段] この目的を達成するために、本発明の位相サーボエラー
信号生成回路は、記録すべきトラック幅に比してヘッド
幅の広いヘッドを回転させて記録再生を行う記録再生装
置のヘッドの回転位相に対応する位相サーボエラー信号
生成回路において、ヘッドの回転位置を示す位置信号を
検出する検出手段と、位置信号を遅延させる遅延手段と
、遅延手段の遅延量を記録時と再生時とで切換える切換
手段とを有するように構成されている。
[Means for Solving the Problem] In order to achieve this object, the phase servo error signal generation circuit of the present invention performs recording and reproduction by rotating a head whose head width is wider than the track width to be recorded. In a phase servo error signal generation circuit corresponding to the rotational phase of a head of a recording/reproducing device, a detection means for detecting a position signal indicating the rotational position of the head, a delay means for delaying the position signal, and a delay amount of the delay means are recorded. The device is configured to have a switching means for switching between the time and the time of reproduction.

[作用コ 上記構成の位相サーボエラー信号生成回路においては、
ヘッドを回転させる例えばドラムより得られる位置信号
を遅延させる遅延手段の遅延量を、記録時と再生時とで
切換えることで、記録時と再生時のいずれにおいても最
適なトラック高さが得られるようにしている。
[Operation] In the phase servo error signal generation circuit with the above configuration,
By switching the delay amount of the delay means that delays the position signal obtained from the drum that rotates the head, for example, during recording and playback, it is possible to obtain the optimal track height both during recording and playback. I have to.

[実施例] 以下、本発明の実施例を図面に基づいて説明する。[Example] Embodiments of the present invention will be described below based on the drawings.

第1図は、本発明による位相サーボエラー信号生成回路
の一実施例の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of an embodiment of a phase servo error signal generation circuit according to the present invention.

第1図において、PGヘッド3(検出手段)より出力さ
れたPG傷信号第2図(a)参照)がアンプ4で増幅さ
れて波形整形回路5(検出手段)に供給される。波形整
形回路5では、PG(g号が方形波形に変換され、第2
図(b)に示すDPG信号として遅延回路6(遅延手段
)に供給される。
In FIG. 1, a PG flaw signal (see FIG. 2(a)) outputted from a PG head 3 (detection means) is amplified by an amplifier 4 and supplied to a waveform shaping circuit 5 (detection means). In the waveform shaping circuit 5, the PG (g) is converted into a square waveform, and the second
The signal is supplied to the delay circuit 6 (delay means) as the DPG signal shown in FIG. 6(b).

遅延回路6は、時定数を調整することにより遅延量が制
御できる遅延回路であり、時定数は、直列に接続された
可変抵抗8および9とコンデンサ13とで設定される。
The delay circuit 6 is a delay circuit whose delay amount can be controlled by adjusting a time constant, and the time constant is set by variable resistors 8 and 9 and a capacitor 13 connected in series.

可変抵抗9はアナログスイッチ10(切換手段)によっ
て分路され、このアナログスイッチ10は記録時にオフ
、再生時にオンされる。従って、再生時には、可変抵抗
8とコンデンサ13により、また、記録時には、可変抵
抗8および9とコンデンサ13により、それぞれ、時定
数が設定される。
The variable resistor 9 is shunted by an analog switch 10 (switching means), which is turned off during recording and turned on during playback. Therefore, the time constant is set by the variable resistor 8 and capacitor 13 during reproduction, and by the variable resistors 8 and 9 and capacitor 13 during recording.

この遅延回路6で遅延されたDPG信号は、位相比較器
7に供給される。位相比較器7は、遅延回路6で遅延さ
れたDPG信号と、基準信号発生器11の出力である基
準(REF)(g号とを比較して、両者の位相差をドラ
ム12の位相サーボエラー(g号として外部に出力する
The DPG signal delayed by this delay circuit 6 is supplied to a phase comparator 7. The phase comparator 7 compares the DPG signal delayed by the delay circuit 6 with the reference (REF) (g) which is the output of the reference signal generator 11, and calculates the phase difference between the two as a phase servo error of the drum 12. (Output to the outside as g.

次に、本発明による位相サーボエラー信号生成回路の一
実施例の動作を第2図および第3図を用いて説明する。
Next, the operation of one embodiment of the phase servo error signal generation circuit according to the present invention will be explained using FIGS. 2 and 3.

第3図は、遅延回路6の遅延量(補正量)の算出方法を
説明している。即ち、補正すべき遅延量を△Tとすると
、ヘッド1が記録時と再生時とでずれる量は (20,4−13,59)/2=3.4amなので、 x=3.4Xcosθ △T=(X/2613)X7500=9.7μsとなる
FIG. 3 explains a method of calculating the delay amount (correction amount) of the delay circuit 6. That is, if the amount of delay to be corrected is △T, the amount by which the head 1 deviates between recording and playback is (20,4-13,59)/2=3.4am, so x=3.4Xcosθ △T =(X/2613)X7500=9.7 μs.

ここで、θはトラックの傾斜角(6°72’59゜5”
)、xは補正すべきトラック高さである。また、規格か
ら各トラックの有効記録幅が2613mm、ドラム径は
30φ、ヘッドトレース時間は7500usであるもの
として計算している。なお、第3図では、記録されるト
ラックを破線で示し、再生されるトラックを実線で示し
である。また、ヘッドスイッチによる切り換えタイミン
グを、ヘッドスイッチング位置として1点鎖線で示しで
ある。
Here, θ is the inclination angle of the track (6°72'59°5"
), x is the track height to be corrected. Further, calculations are made on the assumption that the effective recording width of each track is 2613 mm, the drum diameter is 30 φ, and the head tracing time is 7500 us according to the standard. In FIG. 3, recorded tracks are shown by broken lines, and reproduced tracks are shown by solid lines. Furthermore, the timing of switching by the head switch is indicated by a dashed line as a head switching position.

この計算から記録時には、再生時に比して9゜7μsド
ラム位相を遅らせることで、ヘッドトレースの開始点で
あるヘッドスイッチ位置の高さを上げれば良いことが分
かる。
From this calculation, it can be seen that during recording, the height of the head switch position, which is the starting point of head tracing, can be increased by delaying the drum phase by 9°7 μs compared to during reproduction.

上述したように、再生時には、可変抵抗8とコンデンサ
13で、また、記録時には、可変抵抗8および9とコン
デンサ13で、それぞれ遅延回路6の遅延時間が設定さ
れる。
As described above, the delay time of the delay circuit 6 is set by the variable resistor 8 and the capacitor 13 during reproduction, and by the variable resistors 8 and 9 and the capacitor 13 during recording.

この再生時(アナログスイッチ10はオン)の遅延回路
6の遅延量をADJ 1と表わすと、再生時の遅延回路
6で遅延されたDPG’信号は、第2図(C)に示すよ
うに、P G (3号と同一のタイミングのDPG信号
(第2図(b))をADJ 1だけ遅延した信号になる
。また、記録時(アナログスイッチ10はオフ)の遅延
回路6の遅延量をADJ 1 +ADJ2と表わすと、
記録時の遅延回路6で遅延されたDPG’信号は、第2
図(d)に示すように、DPG信号(第2図(b))を
ADJ 1 +ADJ2だけ遅延した信号になる。この
遅延量ADJ 1とADJ1+ADJ2の差が上述した
△Tに等しくなるように可変抵抗8および9を調整し、
記録時にアナログスイッチ10をオフにして遅延回路6
の遅延量を増加することで、トラック高さのずれを小さ
くすることができる。
If the delay amount of the delay circuit 6 at the time of reproduction (analog switch 10 is on) is expressed as ADJ1, the DPG' signal delayed by the delay circuit 6 at the time of reproduction is as shown in FIG. 2(C). PG (This is a signal that is delayed by ADJ 1 from the DPG signal with the same timing as No. 3 (Fig. 2 (b)). Also, the delay amount of the delay circuit 6 at the time of recording (analog switch 10 is off) is ADJ. When expressed as 1 + ADJ2,
The DPG' signal delayed by the delay circuit 6 during recording is
As shown in FIG. 2(d), the DPG signal (FIG. 2(b)) is delayed by ADJ 1 +ADJ2. Adjust the variable resistors 8 and 9 so that the difference between the delay amount ADJ1 and ADJ1+ADJ2 is equal to the above-mentioned ΔT,
When recording, the analog switch 10 is turned off and the delay circuit 6
By increasing the amount of delay, the deviation in track height can be reduced.

[発明の効果〕 以上のように、本発明の位相サーボエラー信号生成回路
によれば、ヘッドの回転に同期した位置信号の遅延量を
、記録時と再生時とで切換えることで、記録時と再生時
のいずれにおいても最適なトラック高さを得ることが可
能となる。
[Effects of the Invention] As described above, according to the phase servo error signal generation circuit of the present invention, by switching the delay amount of the position signal synchronized with the rotation of the head between recording and reproduction, It becomes possible to obtain the optimum track height at any time of reproduction.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明による位相サーボエラー信号生成回路
の一実施例の構成を示すブロック図、第2図は、第1図
の実施例の動作を説明するタイミングチャート、第3図
は、本発明による位相サーボエラー信号生成回路の動作
を説明する概念図、第4図は、従来の位相サーボエラー
信号生成回路の一例の動作を説明する概念図である。 1・・・ヘッド、2・・・テープ、3・・・PGヘッド
、4・・・アンプ、5・・・波形整形回路、6・・・遅
延回路、7・・・位相比較器、8,9・・・可変抵抗、
10・・・アナログスイッチ、11・・・基準信号発生
器、12・・・ドラム、 13・・・コンデンサ。
FIG. 1 is a block diagram showing the configuration of an embodiment of the phase servo error signal generation circuit according to the present invention, FIG. 2 is a timing chart explaining the operation of the embodiment of FIG. 1, and FIG. FIG. 4 is a conceptual diagram illustrating the operation of the phase servo error signal generation circuit according to the invention. FIG. 4 is a conceptual diagram illustrating the operation of an example of the conventional phase servo error signal generation circuit. DESCRIPTION OF SYMBOLS 1... Head, 2... Tape, 3... PG head, 4... Amplifier, 5... Waveform shaping circuit, 6... Delay circuit, 7... Phase comparator, 8, 9...variable resistance,
10... Analog switch, 11... Reference signal generator, 12... Drum, 13... Capacitor.

Claims (1)

【特許請求の範囲】[Claims] 記録すべきトラック幅に比してヘッド幅の広いヘッドを
回転させて記録再生を行う記録再生装置の前記ヘッドの
回転位相に対応する位相サーボエラー信号生成回路にお
いて、前記ヘッドの回転位置を示す位置信号を検出する
検出手段と、前記位置信号を遅延させる遅延手段と、前
記遅延手段の遅延量を記録時と再生時とで切換える切換
手段とを有する位相サーボエラー信号生成回路。
A position indicating the rotational position of the head in a phase servo error signal generation circuit corresponding to the rotational phase of the head of a recording and reproducing apparatus that performs recording and reproduction by rotating a head having a wider head width than the track width to be recorded. A phase servo error signal generation circuit comprising a detection means for detecting a signal, a delay means for delaying the position signal, and a switching means for switching the delay amount of the delay means between recording and reproduction.
JP2050267A 1990-02-28 1990-02-28 Phase servo error signal generating circuit Pending JPH03252954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2050267A JPH03252954A (en) 1990-02-28 1990-02-28 Phase servo error signal generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2050267A JPH03252954A (en) 1990-02-28 1990-02-28 Phase servo error signal generating circuit

Publications (1)

Publication Number Publication Date
JPH03252954A true JPH03252954A (en) 1991-11-12

Family

ID=12854191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2050267A Pending JPH03252954A (en) 1990-02-28 1990-02-28 Phase servo error signal generating circuit

Country Status (1)

Country Link
JP (1) JPH03252954A (en)

Similar Documents

Publication Publication Date Title
JPS6343807B2 (en)
JPH02107079A (en) Magnetic recording and reproducing device
US6130799A (en) Signal recording and/or reproducing apparatus, method, and medium with pilot signal and tracking servo signal recorded at different azimuth angles
JPH0279246A (en) Rotary head type recording and reproducing device
JPH03252954A (en) Phase servo error signal generating circuit
JPS5951046B2 (en) Tracking device for magnetic recording and reproducing devices
JPH0489654A (en) Reproducing device
JP3208576B2 (en) Rotating head type recording / reproducing device
US5295022A (en) Tracking control circuit
JP3132687B2 (en) Magnetic playback device
JP3271248B2 (en) Tracking control device for signal recording / reproducing device
JP2799093B2 (en) Magnetic recording / reproducing device
JP3278087B2 (en) Magnetic recording / reproducing device
JPS63298742A (en) Automatic tracking device for magnetic recording and reproducing device
JP3484967B2 (en) Magnetic recording / reproducing device
JPS63244448A (en) Phase control circuit
JPH0489666A (en) Recording method
JPS6135614B2 (en)
JPH02214051A (en) Reproducing device
JPH071530B2 (en) Recording / playback device
JPH03216845A (en) Tracking device for dat
JPH10188401A (en) Magnetic recording and reproducing device having head phase adjusting means
JPH0264953A (en) Video recording and reproducing device
JPH03127353A (en) Tracking controller
JPH0221450A (en) Controller for reproducing device