JPH03252829A - Test system for virtual computer - Google Patents

Test system for virtual computer

Info

Publication number
JPH03252829A
JPH03252829A JP5198890A JP5198890A JPH03252829A JP H03252829 A JPH03252829 A JP H03252829A JP 5198890 A JP5198890 A JP 5198890A JP 5198890 A JP5198890 A JP 5198890A JP H03252829 A JPH03252829 A JP H03252829A
Authority
JP
Japan
Prior art keywords
monitor
space
test
instruction
propriety
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5198890A
Other languages
Japanese (ja)
Inventor
Hisatoshi Nakamura
中村 久俊
Shinji Miyahara
宮原 真次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5198890A priority Critical patent/JPH03252829A/en
Publication of JPH03252829A publication Critical patent/JPH03252829A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To easily decide in which of the hardware and a VM monitor the cause of a fault is present by performing the test of a virtual computer while copying the self-diagnostic program included in the VM monitor into a VM space and confirming the propriety of the processing of the VM monitor. CONSTITUTION:When an instruction that could not be directly executed occurs during the execution of a test program loaded into a VM space 8, this fact is informed to a VM monitor 7 with an interruption. Receiving this information, the monitor 7 checks the propriety of the interruption and simulates the instruction after the propriety of the interruption is confirmed. Simultaneously, the processing propriety of the monitor 7 is confirmed after copying a self-diagnostic program 7-2 included in the monitor 7. Meanwhile a virtual computer is tested. Thus it is possible to easily decide at the occurrence of a fault whether the hardware or the monitor 7 is the cause factor.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明ば〜仮想計Xllのテストを行うテスト方式に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test method for testing a virtual meter Xll.

3、発明の詳細な説明 〔I!要〕 〔従来の技術と発明が解決しようとする4町従来、仮想
計算機システムの診断(テスト)は、仮想計3EIlの
機構に対応した試験プログラムを細別に作威してテスト
を行ったり、命令、割込みをシュミレートする機構を有
するVMモニタ配下で試験プログラムを走行させてテス
トを行ったりしていた。前者は、仮想計算機機構のアー
キテクチャの変更、追加の毎に試験プログラムを作威し
なければならないと共に、大規模な装置構成下における
システム試験を複数VM空はで行うことが困難となって
しまうという8B!がある。後者は、VMモニタ偲で積
極的に論理矛盾チェックを行っていなく、結果的にVM
室空間で動作している試験プログラムがエラーを検出す
る必要があり−エラー原因がハードウェア倒に存在する
か、VMモニタ信に存在するかの原因追求が困難である
というE題があった。
3. Detailed description of the invention [I! [Summary] [4 Towns to be Solved by Conventional Technology and Inventions Conventionally, diagnosis (testing) of virtual computer systems has been carried out by individually creating test programs corresponding to the mechanisms of the virtual 3EIl, or by issuing instructions. Tests were conducted by running test programs under a VM monitor that had a mechanism to simulate interrupts. In the former case, it is necessary to create a test program every time the architecture of the virtual machine mechanism is changed or added, and it becomes difficult to perform system tests with multiple VMs in a large-scale device configuration. 8B! There is. The latter does not actively check logical contradictions in the VM monitor, and as a result, the VM
It is necessary for a test program running in a room to detect an error, and there is a problem in that it is difficult to determine whether the cause of the error is in the hardware or in the VM monitor communication.

本発明ば一仮想計量a+システムのVM空間上で試験プ
ログラムを実行しながら仮想計xvava構のハードウ
ェアの正量性をall!しつつテストを行うことを5的
としている。
According to the present invention, it is possible to check the accuracy of the hardware of the virtual metrology xvava structure while running the test program on the VM space of the virtual metrology a+ system! The five objectives are to carry out tests while doing so.

【課題を解決する手段〕[Means to solve problems]

第1図は、本発明の原理構成図を示す。 FIG. 1 shows a basic configuration diagram of the present invention.

第1回において、VM空同8は、試験プログラムをロー
ドして試験を行なう空間(ゲスト空間)である。
In the first test, the VM 8 is a space (guest space) in which a test program is loaded and a test is performed.

VMモニタ7ば、VM空間3から割込みによって通知さ
れたときに、割込みの正当性をチェックして正量のとき
に命令をシミユレートしたりなどするものである。
The VM monitor 7, when notified by an interrupt from the VM space 3, checks the validity of the interrupt and simulates an instruction when the amount is correct.

自己#ll’aグラム7−2は、VMモニタ7あるいは
複写したVM空mB内で処理の正当性を確認するプログ
ラムである。
The self #ll'a program 7-2 is a program that verifies the validity of processing in the VM monitor 7 or the copied VM space mB.

〔作用〕[Effect]

本発明は、第り図に示すように、VM空間8に試験プロ
グラムをロードして実行中に直接実行し得ない命令に遭
遇などしたときにVMモニタ7に割込みによって通知し
、この通知を受けたVMモニタ7が割込みの正当性をチ
ェックして正)のときに命令をシミュレートすると共に
、当[VMモニタ7内の自己診断プログラム7−2をV
Mv閲8に複写して5該VMモニタ7の処理の正量性を
確認しつつ、テストを行うようにしている。
As shown in Fig. 3, when a test program is loaded into the VM space 8 and an instruction that cannot be directly executed is encountered during execution, the present invention notifies the VM monitor 7 by an interrupt and receives this notification. The VM monitor 7 checks the validity of the interrupt and the instruction is simulated.
The test is performed by copying the data to the VM monitor 8 and confirming the correctness of the processing by the VM monitor 7.

従って、仮想計算機システムのVM空rRa上で試験プ
ログラムを実行しながら仮想計算ms構のハードウェア
の正量性を確認しつつテストを行うことが可能となる。
Therefore, it is possible to perform a test while checking the accuracy of the hardware of the virtual computing system while executing the test program on the VM space rRa of the virtual computing system.

〔実*fl1 次に、第1図から第3図を用いて本発明の1実施例の構
成および動作を順次詳細に説明する。
[Actual*fl1 Next, the configuration and operation of one embodiment of the present invention will be explained in detail using FIGS. 1 to 3.

第1図において、中央処理讐tlば、主に!憶装f4上
にロードしたプログラムに従って各種処理を行うもので
ある。
In FIG. 1, the central processing is mainly ! Various processes are performed according to programs loaded onto the memory f4.

仮想計)Ealll構2は、仮想計Xll11システム
を構成するための機構である。
The virtual machine) Eall structure 2 is a mechanism for configuring the virtual machine Xll11 system.

メモリIll1mf3は、中央処理装置lからのアクセ
ス要求を受は付け、主起憶装f4をアクセスするもので
ある。
The memory Ill1mf3 accepts access requests from the central processing unit l and accesses the main memory f4.

主記憶装置4は、VMモニタ(ykスト空間)7、VM
!fm(ゲスト空間)8を設けるための記憶装置である
The main storage device 4 includes a VM monitor (yk storage space) 7, a VM
! This is a storage device for providing an fm (guest space) 8.

チ中ネル装置5は、入出力vt置6と、メモリ製m装置
3との間のデータ転送を行うものである。
The channel device 5 transfers data between the input/output VT device 6 and the memory device 3.

入出力W置6は、磁気テープv装置、フtr、ビイディ
スク装置、ハードディスク装置などの入出力装置である
The input/output W unit 6 is an input/output device such as a magnetic tape V device, an FTR, a DVD disk device, or a hard disk device.

VMモニタ(未スト空間)7は、VM空間8から割込み
によって通知されたときの割込みの正当性などのチェッ
クを行う診断部7−1、自己診断を行う自己診断プログ
ラム7−2などから構成されるものである。
The VM monitor (unloaded space) 7 is composed of a diagnostic unit 7-1 that checks the validity of an interrupt when notified by an interrupt from the VM space 8, a self-diagnosis program 7-2 that performs self-diagnosis, and the like. It is something that

VM空1m(ゲスト空E)8は、仮想空間であって、V
M!fffl(t>ないしVM室空間fl)から構成さ
れている。
VM space 1m (guest space E) 8 is a virtual space,
M! It is composed of fffl (t> to VM room space fl).

第1図構成の動作を説明する。The operation of the configuration shown in FIG. 1 will be explained.

(1)VMモニタ7がVM′!!!閲(1)ないしVM
空閲(ロ)をW設し、入出力装置6から試験プログラム
をチャネル装W5、メモリigm装W3を介して主起を
装置4上のiaiVM空[8(VM室空間1)ナイしV
M空間(ω〉にロードする。そして、VM空E8にロー
ドした試験プログラムを起動して実行させる。
(1) VM monitor 7 is VM'! ! ! View (1) or VM
An air browser (B) is installed, and the test program is transferred from the input/output device 6 to the IAIVM empty [8 (VM room space 1) on the device 4 via the channel device W5 and the memory IGM device W3.
The test program is loaded into the M space (ω>). Then, the test program loaded into the VM space E8 is started and executed.

(2) VM空間8上で試験プログラムを実行し、直接
実行できない命令に遭遇したときなどに、割込みによっ
て7Mモニタ7に道!(依I!りする。
(2) When a test program is executed on the VM space 8 and an instruction that cannot be directly executed is encountered, it is sent to the 7M monitor 7 by an interrupt. (I!I'll do it.)

((8)7Mモニタ7の診断部7−1が、通知を受けた
割込みなどの走者性のチェックを行い、正量なときにそ
の命令をシミュレートさせる。
((8) The diagnostic unit 7-1 of the 7M monitor 7 checks the runner nature of the notified interrupt, etc., and when the amount is correct, simulates the command.

(4) VMモニタ7内の自己診断プログラム7−2を
VM空間8に複写して実行し、7Mモニタ7による処理
の正当性をml!する。
(4) Copy the self-diagnosis program 7-2 in the VM monitor 7 to the VM space 8, execute it, and check the validity of the processing by the 7M monitor 7! do.

以上の処理によって、VM空間8上で試験プログラムを
実行してテストを行いつつ、仮想計算微機構のハードウ
ェアと7Mモニタ7のいずれに障害原因があるかの11
認を行うことが再認となる。
Through the above processing, while testing by running the test program on the VM space 8, it is possible to determine whether the cause of the failure is in the hardware of the virtual computing micromechanism or the 7M monitor 7.
Recognition is reaccreditation.

次に、第2v!J本発明の1実施例構成図の動作をfs
S図70−チャートに示す順番に従い、詳縞に説明する
Next, 2nd v! J The operation of the configuration diagram of one embodiment of the present invention is fs
S Figure 70 - A detailed explanation will be given in accordance with the order shown in the chart.

第3図にきいて、■ば〜VMの起動を行う、これは、第
2図VMモニタ7がVM空間(1)上にロードされてい
る試験プログラムを起動する。
Referring to FIG. 3, ① starts the VM. This means that the VM monitor 7 in FIG. 2 starts the test program loaded on the VM space (1).

@は、試験プログラムの実行を行う。@ executes the test program.

@は、VMでの![接実行ができない命令の発行を行う
、これは、VMvg(1)上の試験プログラムが量mV
M空間上で直接実行できない命令を発行する。これに対
応して、割込みによって7Mモニタ7にこの命令の実行
を依頼する。
@ is in VM! [This is because the test program on VMvg(1) issues an instruction that cannot be executed directly.
Issue instructions that cannot be directly executed in M space. Correspondingly, the 7M monitor 7 is requested to execute this instruction by an interrupt.

[相]は、7Mモニタ7が割り込まれたときの命令コー
ドを取り出す。
[Phase] takes out the instruction code when the 7M monitor 7 is interrupted.

[相]は、命令コードを調べる。[Phase] examines the instruction code.

@ば、■で調べた結果が無条件割込み命令の場合に、■
で命令をシミュレートする。
@If the result of checking with ■ is an unconditional interrupt instruction, ■
to simulate the instruction.

@は、■で調べた結果が割込み指定付き命令の場合、更
に、[株]で7Mモニタ7に対する割込み指定が行われ
ていたと判明したとき(@のYESのときで正当なとき
)には[株]で命令をシミュレートし、一方、[相]で
7Mモニタ7に対する割込み指定が行われていないと判
明したとき(0(2)Noのときでエラーのとき)にば
@でハードウェアエラーとし、オペレータに通知する。
If the result of checking in ■ is an instruction with an interrupt specification, and furthermore, if it turns out that an interrupt specification has been made for the 7M monitor 7 in [stock] (when @ is YES and it is legal), then [ On the other hand, when it turns out that the interrupt specification for 7M monitor 7 is not specified in [phase] (0 (2) No and an error occurs), a hardware error is generated with @. and notify the operator.

@は、VMのディスパッチを行う。@ performs VM dispatch.

[相]は、[株]で制御の渡されたVM空間8が命令の
実行結果のW1認を行う、この際、7Mモニタ7の自己
診断プログラム7−2をVM空百8に複写して実行し、
7Mモニタ7への割込みが行われる命令や、割込みにつ
いての試験を行う、これにより、7Mモニタ7における
シミュレー)th作が正常に行われたことを1!認する
ことが回置となる。このように、7Mモニタ7を使用す
ることにより、エラー発生した場合にその原因が仮想計
算W*構のハードウェアにあるか、7Mモニタ7にある
かをすぐ知ることができる。
In [phase], the VM space 8 to which control has been handed over at [stock] performs W1 verification of the execution result of the command. At this time, the self-diagnosis program 7-2 of the 7M monitor 7 is copied to the VM space 8. execute,
Tests are performed on the instructions that interrupt the 7M monitor 7 and on the interrupts, thereby confirming that the simulation)th operation on the 7M monitor 7 was performed successfully! Acknowledging this is inversion. In this way, by using the 7M monitor 7, when an error occurs, it is possible to immediately know whether the cause lies in the hardware of the virtual calculation W* structure or in the 7M monitor 7.

〔発明の効果J 以上説明したように、本発明によれば、仮想計XIlシ
ステムのVM′!!2B上の試験プログラムを実行して
テストを行い)つ、1該VM空間8から劃り込まれた7
Mモニタ7で命令、割込みなどの正当性をチェックして
シミュレートすると共に5該VM空間8に自己診断プロ
グラムを複写して7Mモニタ7の処理の正当性を確認す
る構成を採用しているため、仮想計算機構のハードウェ
アの正当性を確認しつつ仮想計IImのテストをVM空
簡上で行うことができる。これにより、障害発生時に八
−Fウェアと7Mモニタ7のいずれに障害原因があるか
を容易に切り分けることができる。
[Effect of the Invention J As explained above, according to the present invention, the VM′! of the virtual computer XIl system! ! Execute the test program on 2B to perform the test), 1) 7 inserted from the VM space 8
The M monitor 7 checks and simulates the validity of instructions, interrupts, etc., and also copies the self-diagnosis program to the VM space 8 to confirm the validity of the processing of the 7M monitor 7. , it is possible to test the virtual machine IIm on the VM virtual machine while confirming the validity of the hardware of the virtual computing mechanism. Thereby, when a failure occurs, it is possible to easily determine which of the 8-Fware and the 7M monitor 7 is the cause of the failure.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理構成図、第2図は本発明の1実施
例構威図、第3図は本発明の動作説明フローチャートを
示す。 図中、1は中央処理装置、2は仮想計算am構、4は主
記憶装置、7はVMモニタ(ホスト空間)、7−1は診
断部、7−2は自己診断プログラム、8はVM空閲(ゲ
スト空間)を表す。 特許出社穴  富士道株式会社
FIG. 1 shows the basic configuration of the present invention, FIG. 2 shows the configuration of one embodiment of the present invention, and FIG. 3 shows a flowchart explaining the operation of the present invention. In the figure, 1 is the central processing unit, 2 is the virtual computing am structure, 4 is the main storage device, 7 is the VM monitor (host space), 7-1 is the diagnostic unit, 7-2 is the self-diagnosis program, and 8 is the VM empty Represents the guest space. Patent work hole Fujido Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 仮想計算機のテストを行うテスト方式において、VM空
間(8)に試験プログラムをロードして実行中に直接実
行し得ない命令に遭遇などしたときにVMモニタ(7)
に割込みによって通知し、この通知を受けたVMモニタ
(7)が割込みの正当性をチェックして正当のときに命
令をシミュレートすると共に、当該VMモニタ(7)内
の自己診断プログラム(7−2)をVM空間(8)に複
写して当該VMモニタ(7)の処理の正当性を確認しつ
つ、テストを行うように構成したことを特徴とする仮想
計算機のテスト方式。
In a test method that tests a virtual machine, when a test program is loaded into the VM space (8) and an instruction that cannot be directly executed is encountered during execution, the VM monitor (7)
The VM monitor (7) that receives this notification checks the validity of the interrupt and simulates the instruction when it is valid, and also executes the self-diagnosis program (7-) in the VM monitor (7). 2) is copied to a VM space (8) and the test is performed while confirming the validity of the processing of the VM monitor (7).
JP5198890A 1990-03-02 1990-03-02 Test system for virtual computer Pending JPH03252829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5198890A JPH03252829A (en) 1990-03-02 1990-03-02 Test system for virtual computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5198890A JPH03252829A (en) 1990-03-02 1990-03-02 Test system for virtual computer

Publications (1)

Publication Number Publication Date
JPH03252829A true JPH03252829A (en) 1991-11-12

Family

ID=12902234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5198890A Pending JPH03252829A (en) 1990-03-02 1990-03-02 Test system for virtual computer

Country Status (1)

Country Link
JP (1) JPH03252829A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030976A1 (en) * 2011-08-31 2013-03-07 富士通株式会社 Information processing device, method, and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030976A1 (en) * 2011-08-31 2013-03-07 富士通株式会社 Information processing device, method, and program
JPWO2013030976A1 (en) * 2011-08-31 2015-03-23 富士通株式会社 Information processing apparatus and method, program

Similar Documents

Publication Publication Date Title
Denning Fault tolerant operating systems
EP0532744B1 (en) Improved software debugging system and method especially adapted for code debugging within a multi-architecture environment
US5680584A (en) Simulator system for code execution and debugging within a multi-architecture environment
US8261251B2 (en) Modification of array access checking in AIX
US5003468A (en) Guest machine execution control system for virutal machine system
EP0654737B1 (en) Method and apparatus for controlling command retry
JPH03252829A (en) Test system for virtual computer
KR101109984B1 (en) Employing a buffer to facilitate instruction execution
EP0221275B1 (en) Method and apparatus for ensuring data integrity in a computer system
JP2581714B2 (en) System generation confirmation test method
JP3073848B2 (en) Test method for data processing equipment
Clement et al. 1a processor: Control, administrative, and utility software
JPH06208480A (en) System program simulation system
JPS59178542A (en) Information processing device
JPS6146535A (en) Pseudo error setting control system
JPS63111547A (en) Memory control system
JPS59718A (en) Automation system for operation in virtual computer
JPS59229658A (en) Information processor
JPS6167146A (en) Pseudo fault generating system
JP2001209555A (en) Device for input/output emulation, method for emulating input/output device and storage medium which stores input/output emulation program
JPS62229339A (en) Diagnosis system for microprogram
JPH0296845A (en) Logical simulation processing system for virtual computer
JPS60116047A (en) Testing system of data processor
JPH04148345A (en) Outside simulation controlling system
JPH01161172A (en) Interpreter processing system for ic testing device