JPH03252296A - Time division electronic exchange - Google Patents
Time division electronic exchangeInfo
- Publication number
- JPH03252296A JPH03252296A JP5102690A JP5102690A JPH03252296A JP H03252296 A JPH03252296 A JP H03252296A JP 5102690 A JP5102690 A JP 5102690A JP 5102690 A JP5102690 A JP 5102690A JP H03252296 A JPH03252296 A JP H03252296A
- Authority
- JP
- Japan
- Prior art keywords
- time division
- division switch
- frame
- synchronization
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008054 signal transmission Effects 0.000 claims abstract description 8
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割電子交換装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a time-sharing electronic switching device.
従来、この時分割電子交換装置は、PCM方式の音声符
号化信号を取り扱うことから、8 Kbpsの同期化は
行なっているが、8 Kbps以下のシステム同期は特
に行なっていなかった。Conventionally, this time-division electronic switching equipment handles PCM audio coded signals, so it has performed synchronization at 8 Kbps, but has not particularly performed system synchronization at 8 Kbps or less.
−L述した従来の時分割電子交換装置は、8にbps以
下のシステム同期は特に行なっておらず接続される端末
相互で同期をとる構成となっているので、端末の接続換
えを行なうごとに再同期を行なう必要があり、同期がと
れるまで通信を行なうことができなく、特に同期をとる
周期が長い場合には、通信か行なえるまでの時間も長く
なるという欠点があった。-L The conventional time-sharing electronic switching equipment described above does not particularly perform system synchronization at speeds below 8 bps, and is configured to synchronize between connected terminals, so each time the terminals are connected, It is necessary to perform resynchronization, and communication cannot be performed until synchronization is achieved. Particularly when the synchronization period is long, there is a disadvantage that it takes a long time to perform communication.
本発明の目的は、端末の接続換えを行なってもシステム
の再同期を行なう必要のない時分割電子交換装置を提供
することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a time division electronic switching device that does not require system resynchronization even when terminals are connected.
本発明の時分割電子交換装置は、時分割スイッチの各チ
ャネルに接続され、各フレームのフレーム番号を送出す
る複数の同期信号送出回路と、同期信号送出回路と時分
割スイッチ系由で接続が可能で、同期信号送出回路から
の出力に同期して端末と時分割スイッチを接続可能な端
末インタフェース回路を有している。The time division electronic switching device of the present invention is connected to each channel of a time division switch and can be connected to a plurality of synchronization signal transmission circuits that transmit the frame number of each frame, and the synchronization signal transmission circuit and the time division switch system. It has a terminal interface circuit that can connect the terminal and the time division switch in synchronization with the output from the synchronization signal sending circuit.
各端末インタフェース回路と特定チャネルの同期信号送
出装置の接続を時分割スイッチにて行ない、各端末イン
タフェース回路はフレーム番号をモニタすることにより
、システム同期がとれた通信を端末間で行なうことがで
きる。そして、その後、端末の接続切り換えを行なって
もシステム同期がとれているため、同期ハズレは生じな
い。By connecting each terminal interface circuit to a synchronization signal sending device for a specific channel using a time division switch, and by monitoring the frame number of each terminal interface circuit, system-synchronized communication can be performed between terminals. Thereafter, even if the connection of the terminals is changed, synchronization will not occur because the system is synchronized.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の時分割電子交換装置の一実施例のブロ
ック図、第2図は時分割スイッチ2におけるフレーム構
成を示す図である。FIG. 1 is a block diagram of an embodiment of the time division electronic switching device of the present invention, and FIG. 2 is a diagram showing the frame structure of the time division switch 2. As shown in FIG.
時分割電子交換装置1は、時分割スイッチ2と、時分割
スイッチ2接続されている同期信号送出回路101〜1
0oおよび端末インタフェース回路20〜22から構成
されている。端末40〜42は端末インタフェース回路
20〜22とそれぞれ接続されている。The time division electronic switching device 1 includes a time division switch 2 and synchronization signal sending circuits 101 to 1 connected to the time division switch 2.
0o and terminal interface circuits 20-22. Terminals 40-42 are connected to terminal interface circuits 20-22, respectively.
時分割スイッチ2は本実施例では1チヤネルあたり8ビ
ツト構成で、1024チヤネルのスイッチングができる
。また、1フレームは1024チヤネルで8 Kbps
でフレーム同期がとられているものとする。In this embodiment, the time division switch 2 has a configuration of 8 bits per channel, and is capable of switching 1024 channels. Also, one frame is 8 Kbps with 1024 channels.
It is assumed that frame synchronization is achieved.
以上の構成のままでは、第2図(1) におけるフレー
ムごとの区別がつかないため、8にbps以下のデータ
通信を行なうには、同期をとる手段がなく、端末相互で
同期をとるしか方法がない。そこで、本実施例のように
、時分割スイッチ2の特定チャネル、この実施例では“
0”チャネルに同期信号送出回路10.を接続すると、
同期信号送出回路101では“0”チャネルに対して、
8ビツトのカウント値を“0”から“n”までフレーム
ごとに1づつ加えながら送出する。 n”の次は“0”
から再開するものとする。第2図(2)には1024チ
ヤネルの多重構成を、第2図(3)には“0”チャネル
の8ビツトのカウント値のフレーム構成を示す。With the above configuration, it is not possible to distinguish between frames in Figure 2 (1), so there is no way to synchronize to perform data communication at 8 bps or less, and the only way is to synchronize between terminals. There is no. Therefore, as in this embodiment, the specific channel of the time division switch 2, in this embodiment “
When the synchronization signal sending circuit 10 is connected to the 0” channel,
In the synchronization signal sending circuit 101, for the “0” channel,
The 8-bit count value is sent out from "0" to "n" while incrementing it by 1 for each frame. Next to “n” is “0”
It shall be resumed from. FIG. 2(2) shows a multiplexed structure of 1024 channels, and FIG. 2(3) shows a frame structure of an 8-bit count value of a "0" channel.
以上の構成にすることにより“0”チャネルのカウント
値をモニタすることでフレーム番号がわかり、第2図の
(4)のように、フレームに“0”から“n”までの番
号を与えることができ、フレームの区別ができる。With the above configuration, the frame number can be determined by monitoring the count value of the "0" channel, and the frames can be assigned numbers from "0" to "n" as shown in (4) in Figure 2. can be used to distinguish between frames.
端末インタフェース回路20〜22では、第1図の31
.32および33の接続を時分割スイッチ2にて行なう
ことで“0”チャネルのモニタ、すなわちフレーム番号
のモニタができる。したがって、端末インタフェース回
路20および22を介して端末40および41の通信に
おいて、8Kbps以下の速度でも34および35の接
続はシステム同期がとれた通信ができる。この例では、
−K b p sの速度である。In the terminal interface circuits 20 to 22, 31 in FIG.
.. By connecting 32 and 33 with the time division switch 2, the "0" channel can be monitored, that is, the frame number can be monitored. Therefore, in the communication between the terminals 40 and 41 via the terminal interface circuits 20 and 22, the connections 34 and 35 can perform communication with system synchronization even at a speed of 8 Kbps or less. In this example,
−K b ps.
次に、端末41が、端末40との通信を切断して、端末
42との通信を開始した場合を考えると、端末インタフ
ェース回路21および22はシステム同期がとれている
ため、端末41と42は36.37の接続を行なったと
き同期ハズレを全同様に同期信号送出回路102〜10
nにおいでは1フレームの他のチャネルを固定的に予約
しておき、同期信号として別の周期の信号を用意するこ
とで、−にbpsに限らず、自由な同期信号の周期にす
ることが可能であり、複数の同期速度の端末に対して対
応できる。Next, considering the case where the terminal 41 disconnects communication with the terminal 40 and starts communication with the terminal 42, since the terminal interface circuits 21 and 22 are system synchronized, the terminals 41 and 42 36. When the connection in 37 is made, synchronization loss occurs in all synchronization signal sending circuits 102 to 10.
In n, by fixedly reserving other channels of one frame and preparing a signal with a different period as a synchronization signal, it is possible to set the period of the synchronization signal to any desired period, not just bps. , and can support terminals with multiple synchronous speeds.
〔発明の効果]
以上説明したように本発明は、複数の同期信号送出回路
を時分割スイッチの各チャネルに接続し、端末インタフ
ェース回路にて、時分割スイッチ系由で接続された同期
信号送出回路の同期信号に同期して端末と時分割スイッ
チを接続することにより、時分割スイッチにおいて、端
末の接続を切り換えても、システムとして同期が取れて
いるため同期ハズレが発生せず、再同期による、同期ハ
ズレ期間中の通信不能時間をなくす効果と、複数の同期
信号送出回路が収容可能なことから、システムとして必
要な種類の同期速度のすべてに対応が可能となる効果が
ある。[Effects of the Invention] As explained above, the present invention connects a plurality of synchronization signal transmission circuits to each channel of a time division switch, and uses a terminal interface circuit to connect the synchronization signal transmission circuits connected via the time division switch system. By connecting terminals and time division switches in synchronization with the synchronization signal of This has the effect of eliminating the communication failure time during the synchronization loss period, and because it can accommodate a plurality of synchronization signal sending circuits, it has the effect of being able to support all types of synchronization speeds required as a system.
第1図は本発明の時分割電子交換装置の一実施例を示す
ブロック図、第2図は時分割スイッチ2におけるフレー
ム構成を示す図である。FIG. 1 is a block diagram showing an embodiment of the time division electronic switching device of the present invention, and FIG. 2 is a diagram showing the frame structure of the time division switch 2. As shown in FIG.
1・・・時分割電子交換装置、
2・・・時分割スイッチ、
10□〜10.・・・同期信号送出回路、20〜22・
・・端末インタフェース回路、31〜37・・・接続線
、
40〜42・・・端末。1... Time division electronic exchange device, 2... Time division switch, 10□~10. ...Synchronization signal sending circuit, 20-22.
...Terminal interface circuit, 31-37... Connection line, 40-42... Terminal.
Claims (1)
のフレーム番号を送出する複数の同期信号送出回路と、 同期信号送出回路と時分割スイッチ系由で接続が可能で
、同期信号送出回路からの出力に同期して端末と時分割
スイッチを接続可能な端末インタフェース回路を有する
ことを特徴とする時分割電子交換装置。[Claims] 1. In a time division electronic switching device, a plurality of synchronization signal transmission circuits connected to a specific channel of a time division switch and transmitting frame numbers of each frame; and the synchronization signal transmission circuit and the time division switch system. 1. A time division electronic switching device characterized by having a terminal interface circuit capable of connecting a terminal and a time division switch in synchronization with an output from a synchronization signal sending circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5102690A JPH03252296A (en) | 1990-03-01 | 1990-03-01 | Time division electronic exchange |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5102690A JPH03252296A (en) | 1990-03-01 | 1990-03-01 | Time division electronic exchange |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03252296A true JPH03252296A (en) | 1991-11-11 |
Family
ID=12875298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5102690A Pending JPH03252296A (en) | 1990-03-01 | 1990-03-01 | Time division electronic exchange |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03252296A (en) |
-
1990
- 1990-03-01 JP JP5102690A patent/JPH03252296A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6038999A (en) | Exchange control system | |
JPS5810038B2 (en) | Communication exchange method | |
JPH09321870A (en) | Communication measurement instrument | |
JPS6041341A (en) | Time division bidirectional transmission system | |
JPH03252296A (en) | Time division electronic exchange | |
CA2249078C (en) | Apparatus and method for communicating both delay-sensitive data sporadic data | |
JPH0398344A (en) | Terminal synchronization control system | |
JP2669844B2 (en) | Multiple access control method | |
JPS6367929A (en) | Communication controller | |
JPS61280145A (en) | Data exchange and connection system | |
JP2972633B2 (en) | Communication terminal device | |
JPH06125324A (en) | Time division multiplex communication system | |
JPH061920B2 (en) | Time division multiplex communication system | |
JPH04258043A (en) | Common use system for demultiplex and generative relay sections for terminal station equipment | |
JPH01292991A (en) | Isdn terminal adaptor device | |
GB2154397A (en) | Data communication system incorporating network management information arrangements | |
JPS63258130A (en) | Data transmission method | |
JPH0777391B2 (en) | Variable speed terminal interface circuit | |
JPS6046192A (en) | Switching system of multiple data | |
JPS63219295A (en) | Digital bus transmission switching system | |
JPH02185139A (en) | Private branch exchange | |
JPH0514984A (en) | Line processing unit control system | |
JPH03136426A (en) | Transmission control method for plotting communication system | |
JPH0326124A (en) | Data transmission system | |
JPH0117625B2 (en) |