JPH0325054B2 - - Google Patents
Info
- Publication number
- JPH0325054B2 JPH0325054B2 JP58149239A JP14923983A JPH0325054B2 JP H0325054 B2 JPH0325054 B2 JP H0325054B2 JP 58149239 A JP58149239 A JP 58149239A JP 14923983 A JP14923983 A JP 14923983A JP H0325054 B2 JPH0325054 B2 JP H0325054B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- diode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
発明の技術的分野
本発明は、デイジタルデータ伝送に於けるバイ
ポーラ符号再生装置の整流回路に関するものであ
る。TECHNICAL FIELD OF THE INVENTION The present invention relates to a rectifier circuit for a bipolar code reproducing device in digital data transmission.
従来技術と問題点
デイジタルデータ伝送に於いては、例えば、デ
ータの“１”を＋Ｖと−Ｖとのレベルのパルスを
交互に割当て、データの“０”を０レベルとする
バイポーラ符号により伝送するものが一般的であ
る。受信側では、例えば第１図に示すようなバイ
ポーラ符号再生装置によりデータを再生するもの
である。同図に於いて、１は送信側のパルストラ
ンス、２は伝送路、３は受信側のパルストラン
ス、４は整流回路、５は積分回路、６は比較回路
であつて、ATC（Auto Threshold Control）方
式についてのものである。Prior Art and Problems In digital data transmission, for example, data "1" is transmitted by bipolar code in which pulses of +V and -V levels are alternately assigned, and data "0" is set to 0 level. Things are common. On the receiving side, the data is reproduced by a bipolar code reproducing apparatus as shown in FIG. 1, for example. In the figure, 1 is a pulse transformer on the transmitting side, 2 is a transmission line, 3 is a pulse transformer on the receiving side, 4 is a rectifier circuit, 5 is an integrating circuit, and 6 is a comparison circuit. ) method.
送信側のパルストランス１に第２図の(a)に示す
バイポーラ信号ａを加えると、伝送路２の特性に
対応して受信側のパルストランス３からは、第２
図の(b)に示すような波形の鈍つたバイポーラ信号
ｂが出力される。この信号ｂは整流回路４に加え
られて全波整流される。この整流回路４の整流出
力信号ｃは第２図の(c)に示すように一方の極性の
信号となり、積分回路５及び比較回路６に加えら
れる。積分回路５は整流出力信号ｃを積分して、
整流出力信号ｃのレベルルに対応した積分出力信
号ｅを閾値電圧として比較回路６に加える。比較
回路６はこの閾値電圧で整流出力信号ｃを比較す
るもので、第２図の(c)に於ける(e)は閾値電圧を示
すものである。従つて比較回路６の出力信号ｄは
第２図の(d)に示すように波形整形されて、送信デ
ータと同じ再生データとなる。 When the bipolar signal a shown in FIG. 2(a) is applied to the pulse transformer 1 on the transmitting side, a second
A bipolar signal b with a blunt waveform as shown in (b) of the figure is output. This signal b is applied to the rectifier circuit 4 and subjected to full-wave rectification. The rectified output signal c of the rectifying circuit 4 becomes a signal of one polarity as shown in FIG. 2(c), and is applied to the integrating circuit 5 and the comparing circuit 6. The integrating circuit 5 integrates the rectified output signal c,
An integral output signal e corresponding to the level of the rectified output signal c is applied to the comparison circuit 6 as a threshold voltage. The comparison circuit 6 compares the rectified output signal c with this threshold voltage, and (e) in (c) of FIG. 2 indicates the threshold voltage. Therefore, the output signal d of the comparator circuit 6 is waveform-shaped as shown in FIG. 2(d), and becomes the same reproduced data as the transmitted data.
整流出力信号ｃを閾値電圧と比較してデータを
識別するものであるから、整流回路４に於ける波
形歪やノイズにより、データ識別誤りを生じるこ
とになる。従つて受信バイポーラ信号のレベル及
び波形の制約により、伝送路に於けるマージンが
小さくなる欠点があつた。 Since data is identified by comparing the rectified output signal c with a threshold voltage, data identification errors may occur due to waveform distortion and noise in the rectifier circuit 4. Therefore, due to restrictions on the level and waveform of the received bipolar signal, the margin in the transmission path is reduced.
第３図は、従来の整流回路を示すもので、Ｔは
パルストランス、Ｒ１〜Ｒ４は抵抗、Ｑ１，Ｑ２
はトランジスタ、Ｄはダイオード、INは入力端
子、OUTは出力端子であり、＋Ｖ，−Ｖは例えば
＋5V，−5Vの電圧である。コレクタ及びエミツ
タがそれぞれ共通に接続されたトランジスタＱ
１，Ｑ２のベースには、パルストランスＴの二次
側が接続され、エミツタフオロワで全波整流する
ように接続されている。又ダイオードＤは、トラ
ンジスタＱ１，Ｑ２のベース・エミツタ間電圧
VBEを順方向電圧VDにより補償する為のものであ
る。又抵抗Ｒ３，Ｒ４及びダイオードＤはエミツ
タフオロワのバイアス回路を構成し、抵抗Ｒ３，
Ｒ４により電源電圧を分圧してバイアス電圧とし
ているものである。 Figure 3 shows a conventional rectifier circuit, where T is a pulse transformer, R1 to R4 are resistors, and Q1, Q2
is a transistor, D is a diode, IN is an input terminal, OUT is an output terminal, and +V and -V are voltages of +5V and -5V, for example. Transistor Q whose collector and emitter are connected in common
The secondary side of a pulse transformer T is connected to the bases of 1 and Q2, and is connected to perform full-wave rectification with an emitter follower. Also, diode D is connected to the base-emitter voltage of transistors Q1 and Q2.
This is to compensate V BE with forward voltage V D. Also, resistors R3, R4 and diode D constitute a bias circuit of the emitter follower, and resistors R3, R4,
The power supply voltage is divided by R4 and used as a bias voltage.
入力端子INに伝送路を介したバイポーラ信号
が入力されると、パルストランスＴの二次側に
は、第４図の(A)及び(B)に示すように反対極性の信
号Ａ，Ｂが現れる。信号ＡはトランジスタＱ１の
ベースに、又信号ＢはトランジスタＱ２のベース
にそれぞれ加えられる。トランジスタＱ１のベー
スに正極性の信号Ａが加えられると、トランジス
タＱ１に電流iCが流れ、又ダイオードＤには電流
iDが流れ、トランジスタＱ１のエミツタ電位は、
ベース電位よりベース・エミツタ間電圧VBEだけ
低い電位となり、出力端子OUTはダイオードＤ
の順方向電圧VDだけエミツタ電位より高い電位
となり、VBE＝VDとなるようにすることにより、
出力端子OUTには正極性のベース電位の変化に
対応した電位の出力信号が現われる。なお出力端
子OUTに接続される負荷のインピーダンスは高
く、負荷へ流れる電流はダイオードＤに流れる電
流iDに対して無視できる程度のものである。 When a bipolar signal is input to the input terminal IN via the transmission line, signals A and B of opposite polarity are generated on the secondary side of the pulse transformer T, as shown in (A) and (B) in Fig. 4. appear. Signal A is applied to the base of transistor Q1, and signal B is applied to the base of transistor Q2. When a positive signal A is applied to the base of the transistor Q1, a current i C flows through the transistor Q1, and a current flows through the diode D.
i D flows, and the emitter potential of transistor Q1 is
The potential is lower than the base potential by the base-emitter voltage V BE , and the output terminal OUT is connected to the diode D.
By setting the potential to be higher than the emitter potential by the forward voltage V D of , so that V BE = V D ,
An output signal with a potential corresponding to a change in the positive base potential appears at the output terminal OUT. Note that the impedance of the load connected to the output terminal OUT is high, and the current flowing to the load is negligible compared to the current i D flowing through the diode D.
しかし、信号Ａ，Ｂのレベルに対応してトラン
ジスタＱ１，Ｑ２に流れる電流iC及びダイオード
Ｄに流れる電流iDが変化し、それによつて、VBE
≠VDとなるので、出力端子OUTに出力される整
流出力信号Ｃの波形が歪むことになり、特に第４
図の(C)に示すように、整流出力信号Ｃの０レベル
近傍に於いて、（ｙ）で示す歪のように著しいも
のとなる。又電源電圧＋Ｖ，−Ｖの変動がそのま
ま整流出力信号Ｃに影響を及ぼすので電源ノイズ
に弱い欠点がある。更にトランジスタＱ１，Ｑ２
のバイアスを正確にする為には、抵抗Ｒ３，Ｒ４
を高精度ものとしなければならない欠点がある。 However, the current i C flowing through the transistors Q1 and Q2 and the current i D flowing through the diode D change in accordance with the levels of the signals A and B, and as a result, V BE
≠V D , the waveform of the rectified output signal C output to the output terminal OUT will be distorted, especially the fourth
As shown in (C) of the figure, near the 0 level of the rectified output signal C, the distortion becomes significant as shown in (y). Further, since fluctuations in the power supply voltages +V and -V directly affect the rectified output signal C, there is a drawback that it is susceptible to power supply noise. Furthermore, transistors Q1 and Q2
In order to make the bias accurate, resistors R3 and R4
The disadvantage is that it requires high precision.
発明の目的
本発明は、入力信号を歪なく忠実に整流し、且
つ電源ノイズに強い整流回路を提供することを目
的とするものである。OBJECTS OF THE INVENTION An object of the present invention is to provide a rectifier circuit that faithfully rectifies an input signal without distortion and is resistant to power supply noise.
発明の構成
本発明は、バイポーラ入力信号をトランジスタ
のエミツタフオロワ接続により全波整流する整流
回路に於いて、前記トランジスタのベース・エミ
ツタ間電圧を補償するダイオードを含むバイアス
回路に第１及び第２の定電流回路を接続し、前記
トランジスタに流れる電流と前記ダイオードに流
れる電流とを等しくするように、前記第１の定電
流回路の電流より前記第２の定電流回路の電流を
大きく設定した構成とするものであり、以下実施
例について詳細に説明する。Structure of the Invention The present invention provides a rectifier circuit that performs full-wave rectification of a bipolar input signal by emitter follower connection of a transistor, in which a bias circuit including a diode for compensating the base-emitter voltage of the transistor is provided with first and second constants. A current circuit is connected, and the current in the second constant current circuit is set to be larger than the current in the first constant current circuit so that the current flowing through the transistor and the current flowing through the diode are equal to each other. Examples will be described in detail below.
発明の実施例
第５図は、本発明の実施例の回路図であり、第
３図と同一符号は同一部分を示し、CI１，CI２
は第１，第２の定電流回路である。全波整流を行
うトランジスタＱ１，Ｑ２とパルストランスＴと
の接続構成は第３図に示す従来例と同一である
が、本発明に於いては、エミツタフオロワのバイ
アス回路に定電流回路CI１，CI２を接続したも
のである。電源電圧の＋Ｖ側に接続された定電流
回路CI１の電流i1と、電源電圧の−Ｖ側に接続さ
れた定電流回路CI２の電流i2とは、i1＜i2の関係
に選定されており、２・i1＝i2とすると、トラン
ジスタＱ１，Ｑ２に流れる電流iCとダイオードＤ
に流れる電流iDとは同じになる。Embodiment of the invention FIG. 5 is a circuit diagram of an embodiment of the invention, in which the same symbols as in FIG. 3 indicate the same parts, CI1, CI2
are the first and second constant current circuits. The connection configuration between the transistors Q1 and Q2 that perform full-wave rectification and the pulse transformer T is the same as the conventional example shown in FIG. 3, but in the present invention, constant current circuits CI1 and CI2 are added to the emitter follower bias circuit. It is connected. The current i 1 of the constant current circuit CI1 connected to the +V side of the power supply voltage and the current i 2 of the constant current circuit CI2 connected to the -V side of the power supply voltage are selected to have a relationship of i 1 < i 2 . If 2・i 1 = i 2 , the current i C flowing through transistors Q1 and Q2 and the diode D
The current i D flowing through is the same as the current i D.
このような条件で、パルストランスＴの二次側
の信号Ａ，Ｂが第６図の(A)，(B)に示すように反対
極性でトランジスタＱ１，Ｑ２のベースに加えら
れ、信号Ａが正極性，信号Ｂが負極性の場合に、
トランジスタＱ２はオフ状態となり、トランジス
タＱ１のベース・エミツタ間電圧とダイオードＤ
の順方向電圧とは等しくなるので、トランジスタ
Ｑ１のベース電位と出力端子OUTの電位とは等
しくなる。又信号Ａが負極性，信号Ｂが正極性の
場合は、トランジスタＱ１がオフ状態となり、ト
ランジスタＱ２のベース・エミツタ間電圧とダイ
オードＤの順方向電圧とは等しくなるので、トラ
ンジスタＱ２のベース電位と出力端子OUTの電
位とは等しくなる。従つて整流出力信号Ｃは第６
図の(C)に示すように、入力信号を忠実に整流した
波形となる。 Under these conditions, the signals A and B on the secondary side of the pulse transformer T are applied to the bases of the transistors Q1 and Q2 with opposite polarities as shown in (A) and (B) in Figure 6, and the signal A is When the polarity is positive and signal B is negative polarity,
Transistor Q2 is in the off state, and the base-emitter voltage of transistor Q1 and diode D
Since the forward voltages of the transistor Q1 and the output terminal OUT become equal, the base potential of the transistor Q1 and the potential of the output terminal OUT become equal. Also, when signal A has negative polarity and signal B has positive polarity, transistor Q1 is in the off state, and the base-emitter voltage of transistor Q2 and the forward voltage of diode D are equal, so the base potential of transistor Q2 and It becomes equal to the potential of the output terminal OUT. Therefore, the rectified output signal C is the sixth
As shown in (C) of the figure, the waveform is a faithful rectification of the input signal.
又電源電圧＋Ｖ，−Ｖが変化しても、定電流回
路CI１，CI２がエミツタフオロワのバイアス回
路に接続されているので、トランジスタＱ１，Ｑ
２に流れる電流iCと、ダイオードＤに流れる電流
iDとは等しく、従つてトランジスタＱ１，Ｑ２の
ベース電位と等しい電位の整流出力信号Ｃが出力
端子OUTに現れることになる。即ち電源電圧の
変化しても、整流出力信号Ｃは影響を受けないも
のとなる。これは電源電圧にノイズが重畳されて
いても、整流出力信号の波形に影響を与えないこ
とになる。 Also, even if the power supply voltage +V, -V changes, the constant current circuits CI1, CI2 are connected to the bias circuit of the emitter follower, so the transistors Q1, Q
Current flowing through 2 C and current flowing through diode D
i D is equal, and therefore, a rectified output signal C having a potential equal to the base potential of transistors Q1 and Q2 appears at the output terminal OUT. That is, even if the power supply voltage changes, the rectified output signal C will not be affected. This means that even if noise is superimposed on the power supply voltage, it will not affect the waveform of the rectified output signal.
発明の効果
以上説明したように、本発明は、バイポーラ符
号再生装置の整流回路に於いて、エミツタフオロ
ワ接続の第１，第２のトランジスタＱ１，Ｑ２に
よりバイポーラ入力信号を全波整流し、トランジ
スタＱ１，Ｑ２のベース・エミツタ間電圧を補償
するダイオードＤを含むバイアス回路に第１，第
２の定電流回路CI１，CI２を接続し、トランジ
スタＱ１，Ｑ２に流れる電流iCとダイオードＤに
流れる電流iDとが等しくなるように、第１の定電
流回路CI１の電流i1より第２の定電流回路CI２の
電流i2を大きく設定したものであり、電源電圧の
変動やノイズに影響されることなく、バイポーラ
入力信号を忠実に全波整流することができる利点
があるから、受信バイポーラ信号を誤りなく再生
することができる。Effects of the Invention As explained above, the present invention provides full-wave rectification of a bipolar input signal using first and second transistors Q1 and Q2 connected as emitter follower in a rectifier circuit of a bipolar code reproducing device. The first and second constant current circuits CI1 and CI2 are connected to a bias circuit including a diode D that compensates the voltage between the base and emitter of Q2, and the current i C flowing through the transistors Q1 and Q2 and the current i D flowing through the diode D are calculated. The current i2 of the second constant current circuit CI2 is set to be larger than the current i1 of the first constant current circuit CI1 so that , the bipolar input signal can be faithfully full-wave rectified, so the received bipolar signal can be reproduced without error.
第１図はバイポーラ符号再生装置の要部ブロツ
ク図、第２図はその動作説明図、第３図は従来の
整流回路、第４図はその動作説明図、第５図は本
発明の実施例の整流回路、第６図はその動作説明
図である。
Ｔはパルストランス、Ｑ１，Ｑ２はトランジス
タ、Ｒ１〜Ｒ４は抵抗、Ｄはダイオード、CI１，
CI２は定電流回路、INは入力端子、OUTは出力
端子である。
Fig. 1 is a block diagram of the main part of a bipolar code reproducing device, Fig. 2 is an explanatory diagram of its operation, Fig. 3 is a conventional rectifier circuit, Fig. 4 is an explanatory diagram of its operation, and Fig. 5 is an embodiment of the present invention. FIG. 6 is an explanatory diagram of the operation of the rectifier circuit. T is a pulse transformer, Q1 and Q2 are transistors, R1 to R4 are resistors, D is a diode, CI1,
CI2 is a constant current circuit, IN is an input terminal, and OUT is an output terminal.
Claims (1)
タフオロワ接続により全波整流する整流回路に於
いて、 前記トランジスタのベース・エミツタ間電圧を
補償するダイオードを含むバイアス回路に第１及
び第２の定電流回路を接続し、前記トランジスタ
に流れる電流と前記ダイオードに流れる電流とを
等しくするように、前記第１の定電流回路の電流
より前記第２の定電流回路の電流を大きく設定し
たことを特徴とするバイポーラ符号再生装置の整
流回路。[Scope of Claims] 1. In a rectifier circuit that performs full-wave rectification of a bipolar input signal by emitter follower connection of a transistor, first and second constants are provided in a bias circuit including a diode for compensating the base-emitter voltage of the transistor. A current circuit is connected, and the current in the second constant current circuit is set to be larger than the current in the first constant current circuit so that the current flowing through the transistor and the current flowing through the diode are equal to each other. A rectifier circuit for a bipolar code reproducing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14923983A JPS6041350A (en) | 1983-08-17 | 1983-08-17 | Rectifying circuit of bipolar code reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14923983A JPS6041350A (en) | 1983-08-17 | 1983-08-17 | Rectifying circuit of bipolar code reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041350A JPS6041350A (en) | 1985-03-05 |
| JPH0325054B2 true JPH0325054B2 (en) | 1991-04-04 |
Family
ID=15470920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14923983A Granted JPS6041350A (en) | 1983-08-17 | 1983-08-17 | Rectifying circuit of bipolar code reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041350A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003042624A (en) * | 2001-07-31 | 2003-02-13 | Hokuto Kagaku Kogyo Kk | Cold insulation material for food and drink and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271961A (en) * | 1975-12-11 | 1977-06-15 | Sony Corp | Voltage follower |
| JPS55112015A (en) * | 1979-02-20 | 1980-08-29 | Nec Corp | Voltage follower circuit |
| JPS57115021A (en) * | 1981-01-08 | 1982-07-17 | Toshiba Corp | Analog voltage selecting circuit |
| JPS5828417B2 (en) * | 1976-03-26 | 1983-06-15 | 株式会社リケン | Combination of sliding surfaces of sliding parts |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828417U (en) * | 1981-08-18 | 1983-02-24 | パイオニア株式会社 | Detection circuit |
-
1983
- 1983-08-17 JP JP14923983A patent/JPS6041350A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271961A (en) * | 1975-12-11 | 1977-06-15 | Sony Corp | Voltage follower |
| JPS5828417B2 (en) * | 1976-03-26 | 1983-06-15 | 株式会社リケン | Combination of sliding surfaces of sliding parts |
| JPS55112015A (en) * | 1979-02-20 | 1980-08-29 | Nec Corp | Voltage follower circuit |
| JPS57115021A (en) * | 1981-01-08 | 1982-07-17 | Toshiba Corp | Analog voltage selecting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6041350A (en) | 1985-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2095064A (en) | Level-crossing point detection circuit | |
| US7675978B2 (en) | Transformer data coupler with high common mode immunity | |
| JPS6012826B2 (en) | receiving circuit | |
| US4333141A (en) | Full wave rectifier | |
| US4728815A (en) | Data shaping circuit | |
| US4319094A (en) | Three-terminal power supply circuit for telephone set | |
| US4564814A (en) | Full-wave rectifier using an operational amplifier | |
| JPS6318434B2 (en) | ||
| JPH0325054B2 (en) | ||
| EP0589164B1 (en) | Data slicer with hold | |
| US4280100A (en) | Time modulation pulse averaging demodulator | |
| US3369075A (en) | Transmission system for direct current level binary data | |
| JPH0441531B2 (en) | ||
| JP3221058B2 (en) | Rectifier circuit | |
| US3037200A (en) | Computer magnetic drum writing circuits | |
| JPS59193617A (en) | Digital signal receiving circuit | |
| JPS59161391U (en) | switching control circuit | |
| JPH0445298Y2 (en) | ||
| US5138273A (en) | FM demodulator | |
| JPH01221044A (en) | Signal transmission equipment | |
| JPH0216042B2 (en) | ||
| JPH0127602B2 (en) | ||
| JP3284255B2 (en) | Optical pulse receiving circuit | |
| JPS6111519B2 (en) | ||
| JPS6025319A (en) | Level comparator |