JPH0325010B2 - - Google Patents

Info

Publication number
JPH0325010B2
JPH0325010B2 JP58182060A JP18206083A JPH0325010B2 JP H0325010 B2 JPH0325010 B2 JP H0325010B2 JP 58182060 A JP58182060 A JP 58182060A JP 18206083 A JP18206083 A JP 18206083A JP H0325010 B2 JPH0325010 B2 JP H0325010B2
Authority
JP
Japan
Prior art keywords
electron beam
wafer
marker
pattern
main field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58182060A
Other languages
Japanese (ja)
Other versions
JPS6074619A (en
Inventor
Hiroshi Yasuda
Takayuki Myazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58182060A priority Critical patent/JPS6074619A/en
Publication of JPS6074619A publication Critical patent/JPS6074619A/en
Publication of JPH0325010B2 publication Critical patent/JPH0325010B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はマーカの一部が検出できない場合の重
ね合わせ露光法に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to an overlapping exposure method when a portion of a marker cannot be detected.

(b) 技術の背景 半導体ICは小型高密度化が進み、パターン幅、
パターン間隔などが微細化した結果従来の紫外線
露光に代つて電子ビーム露光が用いられている。
(b) Technology background As semiconductor ICs become smaller and more dense, pattern width,
As pattern spacing has become finer, electron beam exposure is being used instead of conventional ultraviolet exposure.

こゝで半導体ICのパターン形成には導体層、
絶縁層などの薄膜形成技術とホトレジストを用い
る写真蝕刻技術(ホトリングラフイ)とを併用し
て多層構成をとるICチツプ群が作られている。
For semiconductor IC pattern formation, conductor layers,
IC chips with multilayer structures are being created by combining thin film formation technology such as insulating layers with photolithography using photoresist.

こゝで半導体基板材料そシリコン(Si)とする
場合は、半導体基板(以下略してウエハ)の厚さ
は約500(μm)で直径は3〔インチ〕〜6〔イン
チ〕と各種あり、一方ICチツプの寸法は最大の
ものでも10〔mm〕角であるため1板のウエハから
数多くのICチツプがとれることになる。さてIC
チツプは10層以上の多層構成をとつて形成されて
いるがこの場合極めて高い重で合わせ精度が要求
されており、例えば10〔mm〕角のパターン上に10
〔mm〕角のパターンを重ね合わす場合でも0.1〔μ
m〕程度の精度が要求されている。
When the semiconductor substrate material is silicon (Si), the thickness of the semiconductor substrate (hereinafter referred to as wafer) is approximately 500 (μm) and the diameter varies from 3 [inches] to 6 [inches]. The maximum size of an IC chip is 10 mm square, so a large number of IC chips can be made from a single wafer. Now IC
Chips are formed with a multilayer structure of 10 or more layers, but in this case extremely high weight and alignment accuracy are required. For example, 10 layers are placed on a 10 mm square pattern.
[mm] Even when overlapping square patterns, 0.1 [μ
An accuracy of about 100 m is required.

そこでこの位置合わせ法としてウエハ上にマー
カを設け、このマーカを検出し位置決めすること
により行つているがこれが検出できない場合があ
る。
Therefore, this positioning method is performed by providing a marker on the wafer and detecting the marker for positioning, but there are cases where this cannot be detected.

本発明はかかる場合の位置合わせ方法に関する
ものである。
The present invention relates to an alignment method in such a case.

(c) 従来技術と問題点 第1図はウエハ1の上に電子ビーム露光装置を
用いてパターンを描画する場合のメインフイール
ドとマーカとの関係を示している。
(c) Prior Art and Problems FIG. 1 shows the relationship between a main field and a marker when a pattern is drawn on a wafer 1 using an electron beam exposure device.

電子ビーム装置において電子銃から放射された
電子ビームはアライメントコイルにより軸合わせ
され軸線上に設けられた複数のスリツトによりビ
ーム形が決められると共に複数個のレンズで収束
され、アパーチヤにより鮮鋭度を確保された状態
でウエハ1に投射されるが、そのウエハ1に到る
前に第4図に示すようにレンズ2と互に直交する
X、Yコイル3,4が一体化して設けられている
偏向コイル5があつてこれによりウエハ1面の或
る範囲に互つて電子ビームを振らすことができ、
この描画可能な領域はメインフイールドと云われ
ている。すなわちウエハ上に5〔mm〕角のICチツ
プパターンを抽画する場合メインフイールドとし
て10〔mm〕角が確保されるとすると1度の位置合
わせ毎に4個づつのICチツプパターンを画くこ
とができ、次にウエハを10〔mm〕移動させ位置合
わせ後露光する操作を繰返すことにより、この例
の場合は4個単位でICチツプパターンが抽画さ
れてゆく。こゝで重ね合わせ露光用としてメイン
フイールドの4隅に位置合わせ用のマーカーがエ
ツチングにより作られている。
In an electron beam device, the electron beam emitted from the electron gun is aligned by an alignment coil, the beam shape is determined by multiple slits provided on the axis, the beam is focused by multiple lenses, and the sharpness is ensured by an aperture. However, before reaching the wafer 1, a deflection coil is provided which is integrated with a lens 2 and mutually orthogonal X and Y coils 3 and 4, as shown in FIG. 5, which allows electron beams to be swung over a certain area of the wafer surface,
This drawable area is called the main field. In other words, when drawing a 5 [mm] square IC chip pattern on a wafer, if a 10 [mm] square is secured as the main field, four IC chip patterns can be drawn for each alignment. Then, by repeating the operation of moving the wafer 10 mm, positioning it, and exposing it to light, IC chip patterns are drawn in units of four in this example. Here, alignment markers are etched at the four corners of the main field for overlapping exposure.

第1図はこの状態を示すものでウエハ1の上に
はメインフイールドを単位として描画が行われ、
この4隅に位置合わせ用マーカー7がエツチング
により作られる。
FIG. 1 shows this state, in which drawing is performed on the wafer 1 in units of main fields.
Positioning markers 7 are made at these four corners by etching.

第2図はマーカーの平面図Aと断面形状Bを示
すもので、この形状は任意であるが例えば10〔μ
m〕角、深さ寸法8は5000〔Å〕〜1〔μm〕であ
る。
Figure 2 shows a plan view A and a cross-sectional shape B of the marker. Although this shape can be arbitrary, for example, 10 [μ
m] angle and depth dimension 8 are 5000 [Å] to 1 [μm].

さて第1図に示すウエハ1を用いパターン形成
を繰返して多層構造のICチツプを形成するがそ
の方法としてウエハホルダにセツトされたウエハ
1が電子ビーム装置に装置された場合最初に投射
されるメインフイールド位置にある4個のマーカ
位置を電子ビームで走査し反射電子を反射電子検
出器で検出して第2図Aで示す中心位置9を求め
る。
Now, pattern formation is repeated using the wafer 1 shown in Fig. 1 to form a multilayer IC chip.The method is to use the main field that is first projected when the wafer 1 set in a wafer holder is placed in an electron beam device. The center position 9 shown in FIG. 2A is determined by scanning four marker positions with an electron beam and detecting backscattered electrons with a backscattered electron detector.

第2図Bはマーカ7の左右および上下から電子
ビームで走査して中心位置9を求める方法を示す
ものでマーカのエツチング凹部の縁端部10走査
するとき生ずる反射電子の変化量から中心線を検
知しこれを直交する方向からも走査することによ
り中心位置9が検出できる。なおウエハ1の上に
マーカの凹部を含んで形成されている薄層はホト
レジスト膜11を示している。
Fig. 2B shows a method for determining the center position 9 by scanning the marker 7 from the left and right and above and below with an electron beam. The center position 9 can be detected by detecting it and scanning it also from the orthogonal direction. Note that the thin layer formed on the wafer 1 including the marker recesses represents the photoresist film 11.

このようにして4隅にあるマーカ7の位置の検
出が終つた後はこれに合わせて重ね合わせ露光を
行えばよい筈であるが、ウエハ材料の温度係数に
原因するウエハパターンの膨張或は収縮、ウエハ
1の湾曲、ウエハ1をウエハホルダにセツトして
電子ビーム装置に挿入した位置のずれなどにより
電子ビーム装置から見てマーカの予測位置とウエ
ハ上のマーカ位置とは必ずしも一致しない。そこ
で電子ビームの描画プログラムはウエハ1の4個
のマーカー位置に合わせ、次式に示すようにパタ
ーン修正を行う必要がある。
After the positions of the markers 7 at the four corners have been detected in this way, overlay exposure should be performed in accordance with the detection, but the wafer pattern may expand or contract due to the temperature coefficient of the wafer material. Due to curvature of the wafer 1, misalignment of the position of the wafer 1 set in the wafer holder and inserted into the electron beam device, etc., the predicted position of the marker and the marker position on the wafer do not necessarily match when viewed from the electron beam device. Therefore, it is necessary to adjust the electron beam writing program to the four marker positions on the wafer 1 and perform pattern correction as shown in the following equation.

ΔX=GxX+RxY+HxXY+Ox ……(1) ΔY=GYY+RYX+HYXY+OY ……(2) ここで X……電子ビーム装置が予測していたX座標値。 ΔX=G x X+R x Y+H x XY+O x ...(1) ΔY=G Y Y+R Y X+H Y XY+O Y ...(2) Here, X...X coordinate value predicted by the electron beam device.

Y……電子ビーム装置が予測していたY座標値。Y...Y coordinate value predicted by the electron beam device.

ΔX……マーカーの期待位置とウエハ上ののマ
ーカー位置の差を表わすX方向距離 ΔY……マーカーの期待位置とウエハ上ののマー
カー位置の差を表わすY方向距離 Gx,Gy……ゲイン補正係数 Rx,Ry……ローテーシヨン補正係数 Hx,Hy……台形補正係数 Ox,Oy……オフセツト補正係数 第3図は電子ビーム装置にプログラムしたパタ
ーンをウエハ上のパターンに重ね合わせするに必
要な変形操作を示すものであつて、プログラムパ
ターンが実線で示す角形パターン12である場
合、第3図Aで破線で囲まれた矩形パターン13
はウエハ1が伸び且つ湾曲している場合に生じて
おり、プログラムパターンをこの矩形パターン1
3と重ね合わすにはゲイン補正係数Gx,Gyによ
り修正する必要がある。また第3図Aで一点破線
で囲まれた平行四辺形パターン14はウエハ上の
パターンがプログラムパターンよりねじれている
場合に生じローテーシヨン補正係数Rx,Ryで修
正する必要がある。また第3図Bで破線で示す台
形パターン15はウエハが湾曲している場合に現
われ、この場合は台形補正係数Hx,Hyでプログ
ラムパターンを修正し合致させる必要がある。ま
た第3図Bで一点破線を示す角形パターン16は
プログラム12の予測位置より横にずれている場
合でローテーシヨン補正係数Ox,Oyで修正する
必要がある。
ΔX...Distance in the X direction representing the difference between the expected position of the marker and the marker position on the wafer ΔY...Distance in the Y direction representing the difference between the expected position of the marker and the marker position on the wafer G x , G y ...Gain Correction coefficients R x , R y ... Rotation correction coefficients H x , H y ... Trapezoidal correction coefficients O x , O y ... Offset correction coefficients Figure 3 shows how the pattern programmed in the electron beam device is converted into a pattern on the wafer. It shows the deformation operation necessary for superimposition, and when the program pattern is a rectangular pattern 12 shown by a solid line, a rectangular pattern 13 surrounded by a broken line in FIG.
This occurs when the wafer 1 is stretched and curved, and the program pattern is changed to this rectangular pattern 1.
In order to overlap with 3, it is necessary to correct it using gain correction coefficients G x and G y . Further, the parallelogram pattern 14 surrounded by a dotted line in FIG. 3A occurs when the pattern on the wafer is more twisted than the program pattern and must be corrected using rotation correction coefficients R x and R y . Further, a trapezoidal pattern 15 shown by a broken line in FIG. 3B appears when the wafer is curved, and in this case, it is necessary to correct the program pattern using trapezoidal correction coefficients H x and H y to make it match. Furthermore, the rectangular pattern 16 indicated by a dotted line in FIG. 3B is laterally shifted from the predicted position of the program 12, and needs to be corrected using rotation correction coefficients O x and O y .

こゝで実際にプログラムパターンを修正して、
ウエハ上に形成されているパターンと重ね合わせ
露光するには4箇所のマーカについてΔXとΔY
の値を計測し(1)式と(2)式から8つの補正係数を求
め、次に次式によりおよびを求める。
Here you can actually modify the program pattern and
To perform overlapping exposure with the pattern formed on the wafer, set ΔX and ΔY for the four markers.
Measure the value of , find eight correction coefficients from equations (1) and (2), and then find and from the following equation.

=X+GxX+RxY+HxXY+Ox ……(3) =Y+GyY+RyX+HyXY+Oy ……(4) こゝで ……電子ビーム装置に入れるX座標軸の値。 =X+G x X+R x Y+H x XY+O x ...(3) =Y+G y Y+R y X+H y XY+O y ...(4) Here...the value of the X coordinate axis to be inserted into the electron beam device.

……〃Y座標軸の値。……〃Y coordinate axis value.

これらの計測と計算は電子ビーム装置と電算機
を用いて第4図に示すように自動的に行われる。
すなわちXデータとYデータはADD(加算器)1
7で補正項を加算した後デイジタル・アナログ・
コンバータ(DAC)18で信号に変換し増幅器
19で増幅して偏向コイル5のXコイル3および
Yコイル4に加えられる。
These measurements and calculations are automatically performed using an electron beam device and a computer as shown in FIG.
In other words, X data and Y data are ADD (adder) 1
After adding the correction term in step 7, digital, analog,
The signal is converted into a signal by a converter (DAC) 18, amplified by an amplifier 19, and applied to the X coil 3 and Y coil 4 of the deflection coil 5.

以上のように電子ビーム装置を用いて重ね合わ
せ露光する場合はメインフイールド内の4隅にあ
るマーカを検出して行つている。然しながら、メ
インフイールド内に4個のマーカ7が見当たらぬ
場合がある。この理由は、第1図の6′で示すよ
うに、メインフイールドがウエハの端部にある場
合や、第1層のパターン形成の際マーカをつけ忘
れたり或いはマーカ7が破損する場合があるため
で、この場合はマーカ7の1個が見つからなけれ
ば3個しか検出できないことになる。このような
場合従来は隣接し4個のマーカーのあるメインフ
イールド6の補正係数をそのまゝ使用して描画を
行つていた。然し、この場合重ね合わせ精度が低
下するため問題であつた。
As described above, when overlapping exposure is performed using an electron beam device, markers at the four corners of the main field are detected. However, there are cases where four markers 7 are not found in the main field. The reason for this is that, as shown at 6' in Figure 1, the main field is located at the edge of the wafer, or the marker 7 may be forgotten or damaged during pattern formation of the first layer. In this case, if one marker 7 is not found, only three markers can be detected. In such cases, conventionally, the correction coefficients of the main field 6 where there are four adjacent markers are used as they are for drawing. However, in this case, there was a problem because the overlay accuracy decreased.

(d) 発明の目的 本発明は電子ビーム露光装置を用いて重ね合わ
せ露光を行う際、メインフイールド内に4個のマ
ーカーの内3個しか見当らぬ場合に精度を下げず
に行う方法を提供することを目的とする。
(d) Purpose of the Invention The present invention provides a method for overlapping exposure using an electron beam exposure device without reducing accuracy when only three out of four markers are found in the main field. The purpose is to

(e) 発明の構成 上記の目的は、半導体基板上に設けられている
マーカを検出して位置決めをし電子ビーム露光に
より該基板上に新たなパターンを描画することを
繰り返し多層構成をとるICチツプ群を形成する
電子ビーム露光方法に於いて、電子ビームで描画
しようとするメインフイールド内の期待位置にあ
るべき4個のマーカの内3個しか検出出来ない場
合に、ゲイン、ローテーシヨン、台形およびオフ
セツトの4種の補正係数の内、台形の補正係数に
就いては隣接するメインフイールドを描画する時
に求めた値を使用し、ゲイン、ローテーシヨンお
よびオフセツトの補正係数については描画しよう
とするメインフイールドで検出した3個のマーカ
の位置により求めて位置決めすることを特徴とす
る電子ビーム露光方法により実現することができ
る。
(e) Structure of the Invention The above object is to provide an IC chip having a multilayer structure in which a marker provided on a semiconductor substrate is detected and positioned, and a new pattern is repeatedly drawn on the substrate by electron beam exposure. In the group-forming electron beam exposure method, when only three of the four markers that should be at the expected positions in the main field to be drawn with the electron beam can be detected, gain, rotation, trapezoid, and Among the four types of offset correction coefficients, for the trapezoid correction coefficient, the value obtained when drawing the adjacent main field is used, and for the gain, rotation, and offset correction coefficients, the value obtained when drawing the main field to be drawn is used. This can be realized by an electron beam exposure method characterized in that positioning is determined based on the positions of three markers detected in .

(f) 発明の実施例 本発明はウエハの膨張、収縮による変形量を補
正するゲイン頂の補正係数Gx,Gyや、ウエハホ
ルダにセツトしたウエハのねじれを補正するロー
テーシヨン頂の補正係数Rx,Ryや移動位置のズ
レを補正するオフセツト長の補正係数Ox,Oy
較べてウエハのソリによる変形量を補正する台形
頂の補正係数Hx,Hyは比較的影響が少く、前の
値をそのまゝ用いてもこれ程精度が低下しない点
に着目したものである。実際に,の値を求め
る方法としては3個のマーカーから得られた6個
の値について(1)式と(2)式からGx,Gy,Rx,Ry
Ox,Oyの値を求め、Hx,Hyの値は前の値をその
まゝ使用し(3)式と(4)式からとの値を求める。
なおマーカ4個の内2個しか検出できない場合も
生じてくるがこの場合はオフセツト頂の補正係数
Ox,Oyのみを求め他の3種類の補正係数につい
ては隣接したメインフイールドの重ね合わせで使
用した数値をそのまゝ固定して使用するとよい。
(f) Embodiments of the Invention The present invention provides gain peak correction coefficients G x and G y that correct the amount of deformation due to expansion and contraction of the wafer, and rotation peak correction coefficient R that corrects the twist of the wafer set in the wafer holder. Compared to x , R y and offset length correction coefficients O x , O y that correct deviations in movement position, trapezoidal apex correction coefficients H x , H y that correct the amount of deformation due to wafer warping have relatively little influence. This method focuses on the fact that the accuracy does not deteriorate to this extent even if the previous value is used as is. In fact, the method for calculating the values of is G x , G y , R x , Ry ,
The values of O x and O y are determined, and the values of H x and H y are determined from equations (3) and (4) using the previous values as they are.
Note that there may be cases where only 2 out of 4 markers can be detected, but in this case, the offset top correction coefficient
It is preferable to obtain only O x and O y and use the other three types of correction coefficients by fixing the values used in the superposition of adjacent main fields.

以上の方法をとることにより従来と較べて遥か
に高精度の重ね合わせ露光が可能となる。
By employing the above method, it becomes possible to perform overlapping exposure with much higher precision than in the past.

(g) 発明の効果 本発明はICチツプ製造においてパターンが複
雑で且つ微細化するに従つて高い重ね合わせ精度
が要求されているが電子ビーム露光を行う際に全
部のマーカーが見当らない場合が多いことからな
されたもので本発明の実施により従来と較べて重
ね合わせ精度が向上し、そのため歩留の向上が可
能となる。
(g) Effects of the invention The present invention requires high overlay accuracy as patterns become more complex and finer in IC chip manufacturing, but in many cases not all markers can be seen during electron beam exposure. By implementing the present invention, the overlay accuracy is improved compared to the conventional method, and therefore the yield can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はウエハとメインフイールドとの関係を
示す平面図、第2図Aはマーカーの平面図、同図
Bは断面図、第3図Aと同図Bはプログラムパタ
ーンと修正パターンとの関係図、また第4図は偏
向コイルの機構を説明する構成図である。 図において1はウエハ、3,4は偏向コイルの
X、Yコイル、6,6′はメインフイールド、7
はマーカ。
Figure 1 is a plan view showing the relationship between the wafer and the main field, Figure 2 A is a plan view of the marker, Figure B is a sectional view, and Figures 3 A and B are the relationship between the program pattern and the correction pattern. FIG. 4 is a configuration diagram illustrating the mechanism of the deflection coil. In the figure, 1 is the wafer, 3 and 4 are the X and Y deflection coils, 6 and 6' are the main field, and 7
is a marker.

Claims (1)

【特許請求の範囲】 1 半導体基板上に設けられているマーカを検出
して位置決めをし電子ビーム露光により該基板上
に新たなパターンを描画することを繰り返し多層
構成をとるICチツプ群を形成する電子ビーム露
光方法に於いて、 電子ビームで描画しようとするメインフイール
ド内の期待位置にあるべき4個のマーカの内3個
しか検出出来ない場合に、ゲイン、ローテーシヨ
ン、台形およびオフセツトの4種の補正係数の
内、台形の補正係数については隣接するメインフ
イールドを描画する時に求めた値を使用し、ゲイ
ン、ローテーシヨンおよびオフセツトの補正係数
については描画しようとするメインフイールドで
検出した3個のマーカの位置により求めて位置決
めをすることを特徴とする電子ビーム露光方法。
[Claims] 1. Detecting and positioning a marker provided on a semiconductor substrate, and repeatedly drawing a new pattern on the substrate by electron beam exposure to form a group of IC chips having a multilayer structure. In the electron beam exposure method, when only three of the four markers that should be at the expected positions in the main field to be drawn with the electron beam can be detected, four types of markers are used: gain, rotation, trapezoid, and offset. Among the correction coefficients, for the trapezoid correction coefficient, the value obtained when drawing the adjacent main field is used, and for the gain, rotation, and offset correction coefficients, the three values detected in the main field to be drawn are used. An electron beam exposure method characterized in that positioning is determined based on the position of a marker.
JP58182060A 1983-09-30 1983-09-30 Method for exposure by electron beam Granted JPS6074619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182060A JPS6074619A (en) 1983-09-30 1983-09-30 Method for exposure by electron beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182060A JPS6074619A (en) 1983-09-30 1983-09-30 Method for exposure by electron beam

Publications (2)

Publication Number Publication Date
JPS6074619A JPS6074619A (en) 1985-04-26
JPH0325010B2 true JPH0325010B2 (en) 1991-04-04

Family

ID=16111641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182060A Granted JPS6074619A (en) 1983-09-30 1983-09-30 Method for exposure by electron beam

Country Status (1)

Country Link
JP (1) JPS6074619A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233427A (en) * 1985-08-06 1987-02-13 Fujitsu Ltd Electron beam exposure method
JPH0673344B2 (en) * 1987-04-08 1994-09-14 株式会社日立製作所 Electron beam drawing method

Also Published As

Publication number Publication date
JPS6074619A (en) 1985-04-26

Similar Documents

Publication Publication Date Title
US6132910A (en) Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks
JP3335845B2 (en) Charged beam drawing apparatus and drawing method
US6573516B2 (en) Electron-beam lithography method and electron-beam lithography system
US6225011B1 (en) Method for manufacturing semiconductor devices utilizing plurality of exposure systems
JPH025010B2 (en)
EP0078579B1 (en) Method of using an electron beam
EP0033138B1 (en) A method for correcting deflection distortions in an apparatus for charged particle lithography
EP0022329B1 (en) Electron beam exposure method
KR20040067847A (en) Exposure method and exposure apparatus using complementary division mask, and semiconductor device and method for making the same
JPH0352210B2 (en)
US6950187B2 (en) Method for determining rotational error portion of total misalignment error in a stepper
JPH0325010B2 (en)
JP4023262B2 (en) Alignment method, exposure method, exposure apparatus, and mask manufacturing method
US4737646A (en) Method of using an electron beam
US6541283B1 (en) Method for determining magnification error portion of total misalignment error in a stepper
US5543256A (en) Method for exposing a pattern plate having an alignment pattern and a pattern plate exposed by said method
JP2962273B2 (en) Exposure / drawing apparatus, exposure / drawing method, and recording medium storing exposure / drawing processing program
JPS6145858B2 (en)
JP2000040649A (en) Exposure method and position alignment mark
JPH05158218A (en) Mask substrate and plotting method
JP2886294B2 (en) Electron beam exposure method
JPS6028230A (en) Manufacture of semiconductor device
JP2502704B2 (en) Electronic beam drawing method
JP3464832B2 (en) Alignment method and alignment mark for charged beam writing apparatus
JPS636862B2 (en)