JPH0324776B2 - - Google Patents

Info

Publication number
JPH0324776B2
JPH0324776B2 JP15438181A JP15438181A JPH0324776B2 JP H0324776 B2 JPH0324776 B2 JP H0324776B2 JP 15438181 A JP15438181 A JP 15438181A JP 15438181 A JP15438181 A JP 15438181A JP H0324776 B2 JPH0324776 B2 JP H0324776B2
Authority
JP
Japan
Prior art keywords
etching
chamber
substrate
heat treatment
chambers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15438181A
Other languages
English (en)
Other versions
JPS5856336A (ja
Inventor
Kyoshi Asakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15438181A priority Critical patent/JPS5856336A/ja
Publication of JPS5856336A publication Critical patent/JPS5856336A/ja
Publication of JPH0324776B2 publication Critical patent/JPH0324776B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明はドライエツチング装置に関するもので
ある。
ドライエツチング技術は、今日、半導体、特に
Siを用いた電子工業において、LSI(大規模集積
回路)の基幹製造技術の一つとして、極めて重要
な位置を占めている。元来、エツチング技術は
IC(集積回路)を製造する上で、電極・絶縁物・
半導体等の薄膜や基板材料を固有のパターンに加
工する為の不可欠な技術である。近年、ICの集
積度が飛躍的に向上し、前記固有パターンの最小
寸法が1ミクロン(μm)以下の微小寸法になる
に及び、旧来用いられていた化学薬品の溶液によ
るウエツト(湿式)エツチングは、結晶ウエハー
内でのパターン寸法精度・均一性が悪いため使用
工程が限定され、最近では専らドライエツチング
が用いられている。ドライエツチングには、活性
ガス(例えばハロゲンガス等)プラズマ中の化学
活性粒子(ラジカル、イオン等)と基板物質との
化学反応を利用したプラズマエツチングと、不活
性ガス(例えばアルゴン等)を高電界中でイオン
化し、これを電場で加速して基板物質に衝撃を与
えて削り取るイオンビームエツチング(又はイオ
ンミリング)に大別される。前者は、使用ガスと
基板材料との組合せ次第では、エツチング速度が
非常に大きい為ICの製造時間を短縮できるとい
う利点を有する。反面、ウエツトエツチングと同
様、エツチングが等方的である為、レジストマス
クパターンを用いて選択エツチングを行う時マス
ク直下にエツチングが進行し、微細寸法のエツチ
ングが困難であるという欠点がある。これに対
し、後者はエツチングがイオンの加速方向に速や
かに進む為エツチングの異方性が強く、従つて急
峻な断面を持つた所謂シヤープカツトのエツチン
グが可能であるという利点を有する。反面、後者
はイオン衝撃のみでエツチングが行われる為前者
に比べて一般にエツチング速度が一桁近く小さく
その上基板に与える損傷は遥かに大きいという欠
点がある。
近年、前述のプラズマエツチングとイオンビー
ムエツチングの双方の利点を活用した反応性イオ
ンエツチング(又は反応性スパツタエツチング、
反応性ドライエツチングとも言う)が脚光を浴び
ている。
かかる反応性イオンエツチングの装置構造は、
多種多様なものが知られているが、基本的には真
空装置内でアノードとカソードを構成する対向電
極例えば平行平板型電極の一方、例えばカソード
側にエツチング用基板を置き、活性ガス、例えば
ハロゲン化炭素(CF4、CCl4等)やハロゲン化硫
黄(SF6等)などのガスを導入し、両電極間に高
電圧、例えば1KV程度のRF電圧(しばしば周波
数13.56MHz)を印加してプラズマ放電を発生せ
しむる様になつている。このとき、基板側のカソ
ード電極近傍には所謂イオンシースが発生し、カ
ソードは負の直流電位となるので、前記プラズマ
中のイオンが加速され、基板に衝撃を与える。従
つてかかる構造においては前述の如く、基板表面
にはプラズマ反応による化学的エツチングとイオ
ン衝撃による物理的エツチングの両エツチング現
象が適当な寄与率で絡み合いながらエツチングが
進行する。
この為かかる反応性イオンエツチングは急峻な
加工断面のパターンが速いエツチング速度で得ら
れ、しかもエツチングの材料依存性が強いので、
加工精度が優れている上にプロセスの経済性が高
いという利点を有する。又イオン衝撃による基板
の損傷も、前述のイオンビームエツチングに比べ
ると遥かに少ない。
ところで、Siを用いたLSIとは別に、GaAs等
の所謂−族化合物半導体を用いたICの研
究・開発が注目される様になつてきた。かかる
ICの狙いの1つはこれらの化合物半導体の易動
度がSiに比べて大きい事を利用して高速の論理回
路ICを実現しようとするものである。他の狙い
は前記化合物半導体がレーザー、フオトダイオー
ド等の光素子を実現できる事から、これら光素子
と前記高速電子素子をモノリシツクに組み込んだ
IC、即ちオプトエレクトロニツク(Opto−
Eletronic IC以後略してOEICと呼ぶ)を実現し
ようというものである。特に後者は現在、実用化
が急速に進展している光通信の分野で、将来、光
フアイバーケーブルを中心とする通信網が社会の
いたるところに張りめぐらされるようになつた
時、前記網目の結線部に登場するものであり、大
容量、光回線の高速スイツチ、中継器あるいは信
号処理等の機能を有するICと考えられているも
のである。
前記化合物半導体ICを製造する場合、Si−IC
と同様、ドライエツチング技術は不可欠な重要技
術である。しかしながら、当該のドライエツチン
グ技術が適用される対象材料、あるいは要求され
る加工性能についてみると、特に前記OEICを実
現する場合、Si−ICの場合とかなり様相を異にす
る。即ち、Si−ICの場合、被エツチング材料は例
えばMOS構造におけるゲート電極(例えばポリ
シリコン)配線用Al電極あるいはこれのコンタ
クトホール形成の為の絶縁膜(例えばシリコン酸
化膜、窒化膜など)等であつた。又加工に要請さ
れる条件はパターンの高密度化の為、加工寸法が
サブミクロンの微小領域まで可能であり、且つ加
工断面形状が急峻である事、エツチングの材料選
択性が大である事、あるいはスループツト(プロ
セスの経済性)が大である事等々であつた。
これに対し、例えばGaAs−OEICの場合、エ
ツチングされるべき領域は、例えばレーザにおい
て従来劈開によつて得られていた出射端面部、あ
るいは電流狭窄もしくは光導波構造用活性層の加
工等、光学的な活性層を含むGaAs自身である事
が多い。従つて、加工に課せられた条件は可能な
限りエツチングによる表面損傷及び表面汚染を抑
制する事であり、又或る場合には鏡面の如く滑ら
かに仕上げる事である。更に或る場合には加工断
面プロフイールを時に鋭く、垂直に、時に正弦波
状に近く制御することである。
上述の如く、化合物半導体OEICに対し、ドラ
イエツチングに要求されるべき加工性能には、真
に厳しいものがある。かかる要求を満足せしむる
為の方法としては、第1にドライエツチング前
後、あるいは加工中に表面の損傷・汚染・物理的
化学的状態を正確に検知する事であり、第2に前
述の化学的、及び物理的両エツチング機構の寄与
率を正確に制御できる事であり、更に第3に表面
損傷を検知した時には速やかに損傷を回復せしむ
る手段を設ける事等である。これに対し、従来の
ドライエツチング装置、とりわけ、加工性能に優
れている点が多いといわれる前述の反応性イオン
エツチング装置に着目しても、上記の要求を満足
するには程遠いといわねばならない。即ち、従来
の装置において、前記化学的・物理的エツチング
現象の寄与率は、一般に印加電圧、イオン電流、
導入ガス種、ガス圧等によつて決定付けられるが
これらのパラメータは装置の構造に依存してい
る。
従つて、前記パラメータを任意に変えて前記化
学的エツチングと物理的エツチングを独立に制御
できる範囲は、装置によつて異なるものの、一般
に狭い領域に限られている。更に、前記化学的エ
ツチング機構の寄与率が大きい条件下では、基板
物質と化学活性ガスが反応して生じた生成物の蒸
気圧が低いと基板表面に残り、汚染源としてエツ
チングのムラを生ずる事があるが、現在知られて
いる反応性イオンエツチング装置では、これら基
板表面の残渣を定量的に、もしくは定性的に分析
する手段を備えていない。又、前記物理的エツチ
ング機構の寄与率が大きいエツチング条件下では
前述の如くイオン衝撃による基板表面損傷が発生
するが、現在の反応性イオンエツチング装置では
かかる表面損傷を定量的もしくは定性的に分析し
たり、表面損傷を回復させたりせしむる手段を備
えていない。この様な事情は、反応性イオンエツ
チング装置のみならず、前述の従来知られたプラ
ズマエツチング装置やイオンビームエツチング装
置においても同様であつた。
以上の様に、従来のドライエツチング装置は化
合物半導体IC、特にGaAs等の−族化合物半
導体を用いたOEICを製造する為のエツチング装
置としては、多くの欠点を有していた。
本発明の目的はこれらの欠点を除去した新しい
構造のドライエツチング装置を提供するものであ
る。本発明によれば、真空装置内にて、エツチン
グガスとしての気相と、被エツチング基板として
の固相との物理的もしくは化学的相互作用をなさ
しめる手段を設けたエツチング装置において、該
エツチング装置が準備室・エツチング室・熱処理
室及び表面分析室の4室から構成され、前記エツ
チング室は少なくとも前記気相・固相間の物理的
もしくは化学的相互作用をせしむる手段と、該相
互作用に関与する1次もしくは2次粒子の質量分
析手段を備え、前記熱処理室は少なくとも基板を
加熱する手段と、基板加熱時に発生する、基板構
成元素の化学量論比の変動を補償する手段と、基
板表面層の結晶状態を評価する手段とを備え、前
記表面分析室は少なくとも基板表面層の構成元素
もしくは表面吸着元素の同定及び化学結合状態の
分析を可能ならしめる手段を備え、更に前記準備
室・エツチング室・熱処理室及び表面分析室は各
各の結合部に挿入されたゲートバルブで遮断され
て独立に真空排気され、基板はロードロツク機構
によつて、前記4室間を移送する可能ならしめる
事を特徴とする複合ドライエツチング装置が得ら
れる。
次に図面を用いて本発明の詳細を説明する。
第1図は、本発明実施例の構成概略図である。
同図において、準備室1、エツチング室2、熱
処理室3及び表面分析室4は結合部5,6及び7
に挿入されたゲートバルブ8,9及び10によつ
て遮断され、各々独立の真空装置となつている。
第2図は、第1図のエツチング室2の構造詳細
図である。同図において、イオンシヤワーエツチ
ング部がプラズマ室11、マイクロ波導波管1
3、ハロゲン化合物のエツチングガス導入管14
及びイオン引出し用グリツド12から成つてい
る。
複数種のエツチングガスの切り換え・流量制御
等が可能なガスフローコントローラ15から、ガ
ス導入管14を通して、プラズマ室11に送り込
まれたエツチングガスは、導波管13を通つて注
入され、2.4GHzのマイクロ波によりプラズマ状
態に励起されている。プラズマ室の周辺はプラズ
マ収束用のマグネツト23で覆われている。プラ
ズマ室11にはイオン又は中性ラジカル状態の、
ハロゲンガス又はハロゲン化合物ガスが存在して
いるが、このうちイオン状態の粒子は、グリツド
12に印加した電場により加速されてプラズマ室
外に飛び出し、基板支持台16上に固定した試料
17の表面にイオン衝撃を与え、エツチングを行
う。この時、前記プラズマ室内に存在する中性ラ
ジカル粒子は、前記グリツドによつては加速され
ないが、熱運動によりプラズマ室を飛び出し、試
料表面に到来した粒子は化学反応により試料表面
のエツチングを行う。
電界により加速されて試料面に到来したイオン
(1次粒子)の一部は、支持台16に設けた透過
孔を通過して矢印21を通つて四重極型質量分析
計18に突入し、元素分析が行われる。同様に前
記1次粒子が試料表面に衝撃を与えた時に基板か
ら飛び出した粒子(2次粒子)のうち、矢印22
の方向に飛来した粒子は、四重極型質量分析計1
9に突入し元素分析が行われる。これらの質量分
析計は1次粒子、2次粒子の元素の同定と同時に
定量分析もある程度可能であるので、前記プラズ
マ室への所定エツチングガス流量、イオン引出し
電圧に対する試料入射1次粒子と2次粒子の関
係、即ちスパツタ率等に関する情報を入手でき
る。尚、20は排気孔である。又、当然ながら、
大気中から準備室(第1図1)に入れられた試料
はゲートバルブ8を開いて当該のエツチング室2
に送り込まれエツチング終了と同時にゲートバル
ブ9を開いて隣室3に転送される。これら試料の
転送は以下の説明の場合も含めて全てロードロツ
ク機構により行われる。
第3図は、第1図の熱処理室3の具体的構造説
明図である。図において、熱処理用ヒーターが組
込まれた試料支持台31に固定された試料32は
熱処理を行う前に高速反射型電子線回折(所謂
RHEED)33により、表面の結晶状態に関する
分析を行い、ドライエツチングによる表面損傷度
を評価する。
34は、前記RHEEDの回折パターンを投射す
るスクリーンである。上記表面損傷が大きい場合
には試料支持台31内のヒーターに通電して試料
を高温処理し、損傷回復を計る。熱処理条件例
は、700℃15分である。この時、試料32が
GaAsの場合は、Asが蒸発し、試料表面層が化学
量論比から変動する事が多い。この為、As蒸着
源35を設け、これによりAsを蒸着しながら熱
処理を行い室内のAs分圧を制御する必要がある。
尚、フオトミネセンス評価用光ビーム入射窓36
及び表面清浄化の為のアルゴンイオン銃37は必
要に応じて設ける。本熱処理室も、前エツチング
室と同様独立の排気孔38を通して排気されてい
る。前記エツチング室の真空度は最高到達時で
10-6〜10-7Torr、エツチング時10-4〜10-5Torr
であつたが、当熱処理室は10-9〜10-10Torrに到
達する。この為前述のAs蒸着は清浄な雰囲気中
で行われる為、分子線蒸着に近く、従つて前記熱
処理時のAs補償は極めて効果的に行われる。
第4図は、第1図の表面分析室4の具体的構造
を示す説明図である。図において、試料支持台4
1に固定された試料42は、前記ドライエツチン
グ直前、または直後であり、時として前記熱処理
直後となることもある。
試料42がいずれの場合も当室にて表面分析を
行う。43はオージエ電子分光計(AES)、45
及び46は各々X線励起光電子分光(XPS)用
X線源及び紫外線励起光電子分光(UPS)用紫
外線源である。44はXPS及びUPS検出用エネ
ルギー分析機である。当表面分析室では主として
AESによつて試料表面層の元素分析(深さ方向
分布も含む)が得られ、XPS,UPSによつて試
料表面層元素又は表面吸着元素の化学結合状態が
明らかとなる。尚、排気孔47は前記2室と同様
独立の排気系につながつており、当表面分析室を
10-10〜10-11Torrの超高真空に保つている。
次に本発明の効果を、実施例を用いて述べる。
まず、本発明が特にGaAsの如き化合物半導体
のOEICを製造するために考案されたドライエツ
チング装置である事は前述した通りである。この
場合要求される加工性能を、再度ここで明確化す
ると、まず表面損傷又は汚染が極力抑制され、加
工表面が極めて滑らかであり、更に加工断面は或
る時は極めて急峻で鏡面の如き平面である事が必
要である。これに対し、従来Si−LSIに対して様
様な点で優れていた反応性イオンエツチング装置
は、エツチング直前もしくは直後大気中に晒す事
なく試料表面層の元素分析あるいは化学結合状態
評価を行う手段や、エツチングによつて発生する
表面損傷の回復や、汚染源の追求を行う手段を全
く持ち合わせていなかつた。従つて従来の装置は
第1図のエツチング室のみから構成されていたに
過ぎないと言える。これに対し、本発明ではまず
エツチング直前に表面分析室にて試料表面状態の
正確な評価が可能な為、試料毎の表面前処理状態
のバラツキに関する情報が得られ、従つてかかる
バラネキを補正する為のエツチング条件の設定が
容易となる。又、イオン衝撃が支配的である様な
エツチングを過度に行つて表面損傷が著しい場合
には、大気に晒す事なく、即ち試料表面を清浄に
保つたまま熱処理室において損傷回復が可能であ
り、又回復後の不完全さ次第では再度エツチング
室に戻して化学反応が支配的である様なエツチン
グ条件下で損傷を新たに加える事なく古い損傷層
を除去する事ができる。この様に、本発明の装置
では試料表面を清浄に保つたままエツチング・熱
処理・表面分析をいろいろ組み合せることにより
従来の装置では達成されなかつた化合物半導体に
望ましいエツチング加工を行う事が可能であり、
この事が本発明最大の効果であり、利点である。
尚、本発明実施例ではエツチング室に所謂イオ
ンシヤワーエツチング方式を導入した。これは当
方式がプラズマ中のイオンの挙動を制御し易い構
造である事に着目した為である。その他エツチン
グの方式としては有磁場マイクロ波プラズマエツ
チング等も有望であり、本発明の装置に採用する
事は容易である。又、実施例では第3図の熱処理
方式としてヒーターを用いた電気炉アニール方式
を採用したがその他レーザービームアニール、電
子ビームアニールを用いる事も可能である。
以上実施例を用いて本発明の詳細を説明したが
本発明の特許の権利は前記実施例にとどまる事な
く、特許請求の範囲に示す全ての複合ドライエツ
チング装置に及ぶ。
【図面の簡単な説明】
第1図は本発明実施例の構成概略図、第2図は
第1図のエツチング室の具体的構造説明図、第3
図は第1図の熱処理室の具体的構造説明図第4図
は第1図の表面分析室の具体的構造説明図であ
る。 尚、図において17,32,42は試料、11
はプラズマ室、19は四重極型質量分析計、33
はRHEED、31は電気炉アニーラー、43は
AES、45はX線源、46は紫外線源、44は
エネルギー分析器である。

Claims (1)

  1. 【特許請求の範囲】 1 真空装置内にてエツチングガスとしての気相
    と、被エツチング基板としての固相との間の、物
    理的もしくは化学的相互作用をせしむる手段を設
    けたエツチング装置において、該エツチング装置
    が準備室・エツチング室・熱処理室・及び表面分
    析室の4室から構成され前記エツチング室は少な
    くとも前記気相・固相間の物理的もしくは化学的
    相互作用をせしむる手段と、該相互作用に関与す
    る1次もしくは2次粒子の質量分析手段を備え、
    前記熱処理室は少なくとも基板を加熱する手段
    と、基板加熱時に発生する、基板構成元素の化学
    量論比の変動を補償する手段と、基板表面層の結
    晶状態を評価する手段を備え、前記表面分析室は
    少なくとも、基板表面層の構成元素もしくは表面
    吸着元素の同定及び化学結合状態の分析を可能な
    らしめる手段を備え、更に前記準備室・エツチン
    グ室・熱処理室及び表面分析室は、各々の結合部
    に挿入されたゲートバルブにより遮断されて独立
    に真空排気され、基板はロード・ロツク機構によ
    つて前記4室間を移送可能ならしめられている事
    を特徴とする複合ドライエツチング装置。 2 前記エツチングガスがハロゲン化物であり、
    前記気相・固相間相互作用をせしむる手段が、イ
    オンシヤワーエツチング装置であり、前記1次も
    しくは2次粒子の質量分析手段が四重極型質量分
    析計であり、前記結晶状態を評価する手段が、高
    速反射型電子線回折装置であり、前記基板表面層
    の構成元素もしくは表面吸着元素の同定及び化学
    結合状態の分析を可能ならしめる手段が、オージ
    エ電子分光装置もしくは光電子分光装置である、
    特許請求の範囲第1項記載の複合ドライエツチン
    グ装置。
JP15438181A 1981-09-29 1981-09-29 複合ドライエツチング装置 Granted JPS5856336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15438181A JPS5856336A (ja) 1981-09-29 1981-09-29 複合ドライエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15438181A JPS5856336A (ja) 1981-09-29 1981-09-29 複合ドライエツチング装置

Publications (2)

Publication Number Publication Date
JPS5856336A JPS5856336A (ja) 1983-04-04
JPH0324776B2 true JPH0324776B2 (ja) 1991-04-04

Family

ID=15582895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15438181A Granted JPS5856336A (ja) 1981-09-29 1981-09-29 複合ドライエツチング装置

Country Status (1)

Country Link
JP (1) JPS5856336A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4693777A (en) * 1984-11-30 1987-09-15 Kabushiki Kaisha Toshiba Apparatus for producing semiconductor devices
JPH02166747A (ja) * 1988-12-20 1990-06-27 Nec Corp 半導体装置の製造方法
US20060278164A1 (en) * 2005-06-10 2006-12-14 Petrach Philip M Dual gate isolating maintenance slit valve chamber with pumping option

Also Published As

Publication number Publication date
JPS5856336A (ja) 1983-04-04

Similar Documents

Publication Publication Date Title
Schaepkens et al. Influence of reactor wall conditions on etch processes in inductively coupled fluorocarbon plasmas
US6238582B1 (en) Reactive ion beam etching method and a thin film head fabricated using the method
US4705595A (en) Method for microwave plasma processing
US6136214A (en) Plasma processing method and apparatus
US5587039A (en) Plasma etch equipment
US5401356A (en) Method and equipment for plasma processing
US5627105A (en) Plasma etch process and TiSix layers made using the process
US5145554A (en) Method of anisotropic dry etching of thin film semiconductors
JPH10261623A (ja) プラズマ処理方法、および半導体装置の製造方法
WO2001001457A1 (en) Moveable barrier for multiple etch processes
US5356514A (en) Process and apparatus for etching iron-containing materials
JPH0729879A (ja) 半導体装置の製造方法
JPH0324776B2 (ja)
JPH04186831A (ja) 荷電ビーム処理方法およびその装置
EP0386518B1 (en) Etching method for compound semiconductors
US5133830A (en) Method of pretreatment and anisotropic dry etching of thin film semiconductors
US5194119A (en) Method of anisotropic dry etching of thin film semiconductors
US5236537A (en) Plasma etching apparatus
JP2949731B2 (ja) 半導体装置の製造方法
JP3038984B2 (ja) ドライエッチング方法
JP2003234328A (ja) エッチング方法
JPH05275376A (ja) ドライエッチング装置およびドライエッチング方法
JPH07335618A (ja) プラズマプロセスの方法及びプラズマプロセス装置
JPS6350854B2 (ja)
Ramaswami et al. Polysilicon Planarization Using Spin‐On Glass