JPH0323998A - Ic memory card - Google Patents

Ic memory card

Info

Publication number
JPH0323998A
JPH0323998A JP1157831A JP15783189A JPH0323998A JP H0323998 A JPH0323998 A JP H0323998A JP 1157831 A JP1157831 A JP 1157831A JP 15783189 A JP15783189 A JP 15783189A JP H0323998 A JPH0323998 A JP H0323998A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
printed wiring
memory
memory card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1157831A
Other languages
Japanese (ja)
Other versions
JP2811759B2 (en
Inventor
Kikuo Kuma
熊 喜久雄
Koji Sakuta
浩司 作田
Zenichiro Ito
伊藤 善一郎
Kenzo Hatada
畑田 賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1157831A priority Critical patent/JP2811759B2/en
Priority to PCT/JP1989/000643 priority patent/WO1990000117A1/en
Priority to EP19890907813 priority patent/EP0379592A4/en
Publication of JPH0323998A publication Critical patent/JPH0323998A/en
Application granted granted Critical
Publication of JP2811759B2 publication Critical patent/JP2811759B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

PURPOSE:To realize an increase in capacity and to reduce a wiring space by a method wherein the other end parts of the conductor leads of the common electrode of respective laminated memory LSI chips are connected to the conductor wirings of a printed wiring board and the other end parts of the conductor leads connected to uncommon electrodes are connected to conductor wirings different from the others at every lamination level. CONSTITUTION:One end parts 12a, 12'a of conductor leads 12, 12' are connected to the electrodes 10, 10' of memory LSI chips 6, 6' through metal projections 11, 11' and one end parts 15a, 15'a of conductor leads 15, 15' are connected to separate electrodes 13, 13' through metal projections 14, 14'. Since the electrodes 10, 10' are the common electrode of the LSI chips 6, 6', the other end part 12b of the conductor lead 12 is superposed on the other end part 12'b of the conductor lead 12' to be connected to the conductor wiring 16 of the printed wiring board 2. However, since the electrodes 13, 13' are the uncommon electrodes of the LSI chips 6, 6', the conductor leads 15, 15' are led out to different positions and the other end parts 15b, 15'b thereof are connected to the different conductor wirings 17, 18 of the wiring board 2 and not brought to a mutual contact state.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメ
モリカードに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an IC memory card incorporating a large number of memory LSI chips.

従来の技術 ICメモリカードは、RAM ,ROM等のメモリLS
Iを内蔵した携帯型情報記憶装置として多方面で利用さ
れている。近年その用途の拡大に伴ない記憶容量の太き
い、すなわち大容量のICメモリカードが要望されるよ
うになってきた。そして、大容量のICメモリカードに
かいては、多数個のメモリ L S Iを、一定面積の
プリンI・配線板に高密度に実装しなければならない。
Conventional technology IC memory cards are memory LS such as RAM, ROM, etc.
It is used in many fields as a portable information storage device with a built-in I. In recent years, with the expansion of its uses, there has been a demand for IC memory cards with a large storage capacity, that is, a large capacity. In the case of a large-capacity IC memory card, a large number of memory LSIs must be mounted at high density on a printed circuit board/wiring board of a certain area.

ところで、メモリ L S Iの高密度な実装方法とし
ては、メモリ L S Iのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリ L S Iチップをプリント配線板に平面的に
並べて実装する方法が効果的とされていた0た0 以下図面を参照しながらフィルムキャリア方式によ9、
多数のメモリLSIをプリント配線板に実装した従来の
ICメモリカードの構造について説明する。
By the way, as a high-density mounting method for a memory LSI, conductor leads are bonded to the electrodes of a bare chip of the memory LSI using a so-called film carrier method, and the memory LSI chip is flatly mounted on a printed wiring board. The method of mounting side by side was considered to be effective.
The structure of a conventional IC memory card in which a large number of memory LSIs are mounted on a printed wiring board will be described.

第9図は従来のICメモリカードを示す断面図である。FIG. 9 is a sectional view showing a conventional IC memory card.

第9図に耘いて、31はケースで、プリント配線板32
を収納している。プリント配線板32には導体配線33
が形成されている。34.34′はメモリLSIチップ
で、プリント配線板32に平面的に配置されている。メ
モリLSIチ5.、−..; ップ34の電極36には、フィルムキャリア方式によシ
金属突起36を介して導体リード37の一端部371L
が接合されている。導体リード37の他端部37bは、
プリント配線板32の導体配線33に接合されている。
Referring to FIG. 9, 31 is a case, and printed wiring board 32
is stored. Conductor wiring 33 is provided on the printed wiring board 32.
is formed. Reference numerals 34 and 34' designate memory LSI chips, which are arranged in a plane on the printed wiring board 32. Memory LSI chip 5. ,-. .. ; One end 371L of the conductor lead 37 is connected to the electrode 36 of the conductor lead 34 via the metal protrusion 36 using a film carrier method.
are joined. The other end 37b of the conductor lead 37 is
It is joined to the conductor wiring 33 of the printed wiring board 32.

このようにベアチソプを使用しているので、プリント配
線板でのメモリLSIの占有面積は比較的小さいもので
ある。
Since Beatisop is used in this way, the area occupied by the memory LSI on the printed wiring board is relatively small.

発明が解決しようとする課題 しかしながら上記従来の構成では、メモリLsIチップ
がプリント配線板に平面的に配置されているので、メモ
リ L S Iチップの数が多くなると、その占有面積
も拡大する。従って一定の面積を有するプリント配線板
に対し、実装できるメモリLSIチップの数には自ずと
限界があった。′1.た、メモリLSIチップの数が増
えると、メモリLSIチップの電極に接合された導体リ
ード間を接続するプリント配線板の導体配線の距離が長
くなり、従って配線スペースが増えるので、プリント配
線板がコスト高になるとともに、信号の伝達速度も遅く
なるという課題があった。
Problems to be Solved by the Invention However, in the conventional configuration described above, the memory LSI chips are arranged in a plane on the printed wiring board, so as the number of memory LSI chips increases, the area occupied by the memory LSI chips also increases. Therefore, there is a natural limit to the number of memory LSI chips that can be mounted on a printed wiring board having a certain area. '1. In addition, as the number of memory LSI chips increases, the distance of the conductor wiring on the printed wiring board that connects the conductor leads bonded to the electrodes of the memory LSI chips becomes longer, and therefore the wiring space increases, so the cost of the printed wiring board increases. There was a problem in that as the signal transmission speed increased, the signal transmission speed also became slower.

6ベー,・ 本発明は、上記従来の課題を解決するもので、一定の面
積を有するプリント配線板に、多数のメモリ L S 
Iチップを搭載して大容量化を実現し、1た配線スペー
スを減少して、プリント配線板のコストダウンと、信号
伝達の高速化をも実現できるICメモリカードを提供す
るとともに,積層組立を容易にし、咬た積層したメモリ
LSIチッフ間の絶縁性を確保して信頼性を高めること
を目的としている。
6. The present invention solves the above-mentioned conventional problem, and includes a large number of memories L S on a printed wiring board having a certain area.
We provide an IC memory card that is equipped with an I-chip to increase capacity, reduce the wiring space, reduce the cost of printed wiring boards, and increase the speed of signal transmission. The purpose is to improve reliability by ensuring insulation between stacked memory LSI chips.

課題を解決するための手段 この目的を達或するために本発明のICメモリカードは
、導体リードの一端部をメモリLSIチップの電極に接
合し、プリント配線板にメモリLSIチップをその電極
配列が同一となる方向に複数個積層するとともに、積層
した各メモリLsIチップの共通電極の導体リードの他
端部を、積層方向に重ね合わせてプリント配線板の導体
配線に接合し、捷た、非共通電極に接合された導体リー
ドの他端部ぱ、積層されたチップの各階数ごとに、プリ
ント配線板の対応するそれぞれ他とは異なっア、−7 た導体配線に接合した構成である。そして各導体リード
は絶縁フィルム上に形成・支持され、導体リードの他端
部が絶縁フィルムの端部からチップの積層階数ごとに異
なった形状に折りrlilげ成型されてかり、1た絶縁
フィルムとプリント配線板には位置決め孔を設けるとと
もに、積層したチップの間には絶縁材が挿入された構成
である。
Means for Solving the Problems To achieve this object, the IC memory card of the present invention connects one end of a conductor lead to an electrode of a memory LSI chip, and connects the memory LSI chip to a printed wiring board with its electrode arrangement. A plurality of memory LsI chips are stacked in the same direction, and the other end of the conductor lead of the common electrode of each stacked memory LsI chip is overlapped in the stacking direction and bonded to the conductor wiring of the printed wiring board. The other end of the conductor lead connected to the electrode is connected to a corresponding conductor wiring of the printed wiring board for each level of the stacked chips, each having a different value from the others. Each conductor lead is formed and supported on an insulating film, and the other end of the conductor lead is bent and molded into a different shape for each layer of chip stacking from the end of the insulating film. The printed wiring board is provided with positioning holes, and an insulating material is inserted between the stacked chips.

作用 この構成によって、メモjj L S Iチップの占有
面積が大幅に縮小されるので、限られた面積のプリント
配線板に多数のメモリ L S Iチップを搭載して大
容量化を実現できるとともに、積層した各チップ間の共
通電極の導体リードどうしを直接接合しているので、配
線スペースが減少し、プリント配線板のコス1・ダウン
と信号伝達の高速化を実現できる。
Function: With this configuration, the area occupied by the memory LSI chip is greatly reduced, so it is possible to mount a large number of memory LSI chips on a printed wiring board with a limited area and achieve large capacity. Since the conductor leads of the common electrodes between the stacked chips are directly connected to each other, the wiring space is reduced, reducing the cost of the printed wiring board and increasing the speed of signal transmission.

さらに、絶縁フィルムとプリント配線板との位置決め孔
によシ積層組立が容易とな9、オた導体リードの他端部
が折り曲げ或型されていることによシ、積層した隣接す
る上下のメモリ L S Iチッブ間の距離を適正に保
ち,チップ間に絶縁材を挿入して信頼性の高いICメモ
リカードを実現できる。
Furthermore, the positioning holes between the insulating film and the printed wiring board facilitate stacking and assembling (9), and the bending or shaping of the other end of the conductor lead facilitates stacking of adjacent upper and lower memories. By maintaining the appropriate distance between LSI chips and inserting insulating material between the chips, a highly reliable IC memory card can be realized.

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
EXAMPLE An example of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例に訃けるICメモリカードの
一部を切欠いた斜視図、第2図は同じく部分断面図、第
3図は同じぐ電気回路のブロソク図、第4図はメモリ 
L S Iチップの積層状態を示す斜視図である。第1
図から第4図に訃いて、1はケースでプリント配線板2
を収納している。プリント配線板2は、メモリ回路部3
,コントロール回路都4,外部インターフェイス回路部
6で構成されている。メモリ回路部3は、複数のメモリ
LSIチップ6で構成され、メモリ L S Iチソブ
を2層に積層したものを多数組プリント配線板2に搭載
している。コントロール回路都4は、デコーダIC7等
で構成され、アドレス信号によるチップ選択,電源切換
えによるバックアップコント9 ・\ ロール等を行う。外部インターフェイス回路部5は、接
続コネクタ8等で構成され、接続コネクタ8は、他の機
器や装置に取付けられた接続部(図示せず)に結合され
、プリント配線板2に対して電源の供給と信号の授受を
行なう。9ぱメモリ回路部3をバックアップする電池で
、ボタン型リチウム電池等を使用し、ケース1に収納さ
れている。
FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG. 2 is a partial sectional view of the same, FIG. 3 is a block diagram of the same electric circuit, and FIG. memory
FIG. 2 is a perspective view showing a stacked state of LSI chips. 1st
From the diagram to Figure 4, 1 is a case and printed wiring board 2
is stored. The printed wiring board 2 includes a memory circuit section 3
, a control circuit 4, and an external interface circuit 6. The memory circuit section 3 is composed of a plurality of memory LSI chips 6, and a plurality of sets of two-layered memory LSI chips are mounted on the printed wiring board 2. The control circuit 4 is composed of a decoder IC 7 and the like, and performs chip selection based on an address signal, backup control 9 and roll based on power supply switching, and the like. The external interface circuit section 5 is composed of a connecting connector 8 and the like, and the connecting connector 8 is coupled to a connecting section (not shown) attached to another device or device, and supplies power to the printed wiring board 2. and send and receive signals. 9 is a battery that backs up the memory circuit section 3, and is housed in the case 1 using a button type lithium battery or the like.

電池9ぱ、メモリ回路部3に対して接続コネクタ8から
電源が供給されない時に、バンクアップ電源を供給する
The battery 9 supplies bank-up power to the memory circuit section 3 when power is not supplied from the connector 8.

次に、メモリL S Iチップ6の積層状態について述
べる。メモリLSIチッフ6は他のメモリLSIチップ
6′の上に、それぞれの電極配列が同一となる方向に積
層されている。1 0 . 1 0’はメモリ L S
 Iチップ6,6′のそれぞれの電極で、金属突起11
.11’ を介して導体リード1 2 . 1 2’の
一端部122L,12’aが接続されている。1 3 
. 1 3’はメモリLSIチップ6,6′の別の電極
で、それぞれ金属突起j4.14’を介して導体リード
IEi,1.6’の一端部162L10ノ\一/′ 16′aが接合されている。そして電極10.10′は
メモリ L S Iチップ6,6′の共通電極であるの
で、導体リード12′の他端部12′bの上に導体リー
ド12の他端部12bを重ねて、プリント配線板2の導
体配線16に接合されている。しかし、電極13.13
’はメモリLSIチップ6,6′の非共通電極であるの
で、導体リード1616′はそれぞれ異なった位置に引
出されてかり、導体リードの他端郁16b,16’bは
プリント配線板2の異なる導体配線17.18に接合さ
れ、互いに接触しないようにしてある。
Next, the stacked state of the memory LSI chip 6 will be described. The memory LSI chip 6 is stacked on top of another memory LSI chip 6' in such a direction that the respective electrode arrangements are the same. 1 0. 1 0' is memory L S
A metal protrusion 11 is connected to each electrode of the I-chip 6, 6'.
.. 11' via the conductor lead 1 2 . 1 2' end portions 122L and 12'a are connected. 1 3
.. 1 3' is another electrode of the memory LSI chips 6, 6', and one end portion 162L10\1/'16'a of the conductor lead IEi, 1.6' is connected via a metal protrusion j4, 14', respectively. ing. Since the electrode 10.10' is a common electrode of the memory LSI chips 6, 6', the other end 12b of the conductor lead 12 is overlapped on the other end 12'b of the conductor lead 12' and printed. It is joined to the conductor wiring 16 of the wiring board 2. However, electrode 13.13
' are non-common electrodes of the memory LSI chips 6, 6', so the conductor leads 1616' are drawn out to different positions, and the other ends of the conductor leads 16b, 16'b are connected to different locations on the printed wiring board 2. They are joined to the conductor wirings 17 and 18 so that they do not come into contact with each other.

19ぱ樹脂等で構成された絶縁材であり、電極10.1
0’ ,13.13’を保護するとともに、メモリ L
 S Iチップ6の裏面と導体リードの一端部1 2’
a , 1 6’!Lが直接接触するのを防ぐ役目をし
ている。
19 is an insulating material made of resin etc., and the electrode 10.1
0', 13.13' and memory L
Back side of SI chip 6 and one end of conductor lead 1 2'
a, 1 6'! Its role is to prevent L from coming into direct contact with it.

以上のように本実施例によれば、メモリ L S Iチ
ップ6を複数個積層してプリント配線板2に搭載するこ
とによシ、メモリLSIチソブ6の占有面積を大巾に縮
小することができ、一定面積のプリント配線板2に多数
のメモリLSIチソフ6を搭載できるので、大容量のI
Cメモリカードを実現できる。
As described above, according to this embodiment, by stacking a plurality of memory LSI chips 6 and mounting them on the printed wiring board 2, the area occupied by the memory LSI chips 6 can be greatly reduced. Since a large number of memory LSI chips 6 can be mounted on a printed wiring board 2 of a certain area, large-capacity I
C memory card can be realized.

さらに積層したメモリLSIチップ6,6′の共通電極
10,10′の導体リードの他端部12b12′bを,
重ね合わせてプリント配線板2の導体配線16に接合し
ているので、配線スペースが小さくなシ、プリント配線
板2のコストダウンが図れるとともに、信号の伝達速度
の速いICメモリカードを実現できる。
Furthermore, the other ends 12b12'b of the conductor leads of the common electrodes 10, 10' of the stacked memory LSI chips 6, 6' are
Since they are overlapped and bonded to the conductor wiring 16 of the printed wiring board 2, the wiring space is small, the cost of the printed wiring board 2 can be reduced, and an IC memory card with high signal transmission speed can be realized.

次に本発明の第2の実施例について図面を参照しながら
説明する。第6図は第2の実施例に訃けるICメモリカ
ードの部分断面図、第6図は同じくその部分斜視図であ
る。第6図及び第6図にむいて、ケース1に収納された
ブリン1一配線板2には、同一種類のメモリ L S 
Iチソブ6,6′がその電極配列が同一になる方向に2
層に積層されている。メモリLSIチップ6,6′の電
極10,10′には、金属突起11.11’を介して導
体リード1 2 . 1 2’の一端部12&,12’
&が接合されている。導体リード12.12’は絶縁フ
ィルム20,20′の上に形成され、接着等の方法で支
持されている。13,13′ (図示せず)はメモリ 
L S Iチップ6,6′の別の電極で、それぞれ金属
突起14.14’(図示せず)を介して導体リード16
.15’(図示せず)の一端部16a,16’a(図示
せず)が接合されている。
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a partial sectional view of an IC memory card according to the second embodiment, and FIG. 6 is a partial perspective view thereof. 6 and 6, the Bling 1 housed in the case 1 and the wiring board 2 have the same type of memory L S
2 in the direction that the electrode arrangement is the same.
Laminated in layers. Conductor leads 12 . 1 2' end part 12 &, 12'
& is joined. The conductor leads 12, 12' are formed on the insulating films 20, 20' and are supported by adhesive or other methods. 13, 13' (not shown) are memory
Another electrode of the L S I chip 6, 6' is connected to the conductor lead 16 through a metal protrusion 14, 14' (not shown), respectively.
.. 15' (not shown), one end portions 16a and 16'a (not shown) are joined.

導体リード1 6 . 1 5’は絶縁フィルム20.
20’上に形成・支持されている。そして電極10,1
0′はメモリLSIチップ6,6′の共通電極であるの
で、導体リード12′の他端部12′bの上に導体リー
ド12の他端部12bを重ねて、プリント配線板2の導
体配線16に接合されている。しかし、電極13”,1
3’はメモリLSIチップ6,6′の非共通電極である
ので、導体リード16.16′は絶縁フィルム20の上
で2本に分岐させ、導体リード16の他端部1521;
j:プリント配線板2の導体配線17に接合され、導体
リード16の他端部15Cは切断されている。導体リー
ド16′の他端都15′bは切断されて訃9、16′C
ぱプリ13ノ\−2 ント配線板2の導体配線18に接合されている。
Conductor lead 16. 1 5' is an insulating film 20.
It is formed and supported on 20'. and electrodes 10,1
Since 0' is a common electrode of the memory LSI chips 6, 6', the other end 12b of the conductor lead 12 is overlapped with the other end 12'b of the conductor lead 12', and the conductor wiring of the printed wiring board 2 is connected. 16. However, electrode 13”,1
Since 3' is a non-common electrode of the memory LSI chips 6 and 6', the conductor leads 16 and 16' are branched into two on the insulating film 20, and the other end 1521 of the conductor lead 16;
j: It is joined to the conductor wiring 17 of the printed wiring board 2, and the other end 15C of the conductor lead 16 is cut off. The other end 15'b of the conductor lead 16' is cut off and the ends 9 and 16'C
The printed circuit board 13 is connected to the conductor wiring 18 of the node wiring board 2.

このように非共通電極の導体リード1 5 . 1 5
’の他端部はプリント配線板2の異なる導体配線17.
18に接合され、互いに接触しないようにしている。1
9は樹脂等で構成された絶縁桐である。2’l ,21
’は絶縁フィルム20,20′に設けた位置決め孔であ
シ、22はプリント配線板2に設けた位置決めの孔であ
る。それぞれ各孔の位置は対応してpI)、例えばピン
等を通すことによって容易に位置決めをし、導体リード
12.12’の他端部12b,12′bを重ね合わせた
時のずれを防止する。
In this way, the conductor lead 1 5 of the non-common electrode. 1 5
'The other end is a different conductor wiring 17 of the printed wiring board 2.
18 so that they do not come into contact with each other. 1
9 is an insulating paulownia made of resin or the like. 2'l ,21
' is a positioning hole provided in the insulating films 20, 20', and 22 is a positioning hole provided in the printed wiring board 2. The position of each hole corresponds to pI), for example, by passing a pin, etc., to easily position the conductor leads 12, 12', and prevent misalignment when the other ends 12b, 12'b of 12' are overlapped. .

以上のように本実施例によれば、メモリL S Iチッ
プ6,6′を2個積層してプリント配線板2に搭載する
ことによって、メモリL S Iチップ6,6′の占有
面積を半減することができ、一定面積のプリント配線板
2に多数のメモリLSIチッソを実装できるので、大容
量のICメモリカードを実現できる。
As described above, according to this embodiment, by stacking two memory LSI chips 6, 6' and mounting them on the printed wiring board 2, the area occupied by the memory LSI chips 6, 6' can be halved. Since a large number of memory LSI chips can be mounted on a printed wiring board 2 having a fixed area, a large-capacity IC memory card can be realized.

さらに積層したメモリ L S Iチップ6,6′の1
 4ベーノ 共通電極に接合された導体リード1 2 . 1 2’
の他端部12b,12’bを重ね合わせてプリンI一配
線板2の導体配線16に接合しているので、配線スペー
スが小さくなり、プリント配線板2のコストダウンが図
れるとともに、信号伝達速度の速いICメモリカードが
実現できる。
1 of the further stacked memory LSI chips 6 and 6'
4 conductor leads 1 2 . connected to the common electrode. 1 2'
Since the other ends 12b and 12'b are overlapped and connected to the conductor wiring 16 of the printed wiring board 2, the wiring space is reduced, the cost of the printed wiring board 2 is reduced, and the signal transmission speed is increased. A fast IC memory card can be realized.

−!た、絶縁フィルム20 .20’の位置決め孔21
 .21’  ,プリント配線板2の位置決め孔22に
ビン等を通すことで精度よく容易に積層が可能であり、
導体リード1 2 . 1 2’の他端部12b,12
’bのずれによる短絡等を防止でき,組立の容易な信頼
性の高いICメモリカードを実現できる。
-! Insulating film 20. 20' positioning hole 21
.. 21', by passing a bottle or the like through the positioning hole 22 of the printed wiring board 2, lamination can be easily performed with high precision;
Conductor lead 1 2 . 1 2' other end portions 12b, 12
It is possible to prevent short circuits caused by misalignment of 'b' and realize a highly reliable IC memory card that is easy to assemble.

次に本発明の第3の実施例について図面を参照しながら
説明する。第7図は第3の実施例に訃けるICメモリカ
ードの部分断面図、第8図はその導体リードの他端部の
折り曲げ状態を示す断面図である。第7図pよび第8図
に唱いて、ケース1に収納されたプリン1一配線板2K
は、同一種類のメモリ L S Iチソブ6,6’,6
″′がその電極配1 6 \− , 列が同一になる方向に3層に積層されている。メモリ 
L S Iチップ6の電極10には、金属突起11を介
して導体リード12の一端部121Lが接合されている
。導体リード12ぱ絶縁フィルム20の上に形成・支持
されている。前記の構成は他のメモリ L S Iチッ
プ6’,6”も同様である。
Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 7 is a partial sectional view of the IC memory card according to the third embodiment, and FIG. 8 is a sectional view showing the bent state of the other end of the conductor lead. As shown in Figure 7 p and Figure 8, Print 1 - Wiring board 2K stored in case 1
is the same type of memory LSI CHIsub 6, 6', 6
″′ is stacked in three layers in the direction that the electrode arrangement 1 6 \− and the rows are the same.Memory
One end 121L of a conductor lead 12 is connected to the electrode 10 of the LSI chip 6 via a metal protrusion 11. The conductor leads 12 are formed and supported on an insulating film 20. The above configuration is the same for the other memory LSI chips 6', 6''.

導体リード12.12’,12”の他端都1 2b ,
 1 2’b,12″bは、絶縁フィルムの端部20N
,20′&,20′/?Lから第8図の折り曲げ高さH
、折り曲げ角度人が、それぞれ異なって成型されている
。そして電極10,10′,10′′はメモリLSIチ
ソブ6,e/ . 6″の共通電極であるので、導体リ
ードの他端部12b,12’b,12″bは積層順に重
ね合わされて、プリント配線板2の導体配線16に、は
んだ付け等の方法で接合されている。積層されたメモリ
LSIチップ6と6/ , e /と6″の間の距離s
 , s’は、導体リード12b,12’b ,12”
bの折り曲げ成型される形状によって適正な値(0.0
4調以上0. 6 fl)に保たれている。19はメモ
リLSIチソプ6とe / . e /と6″の問に挿
入された絶縁材である。
Conductor lead 12.12', 12'' other end 12b,
1 2'b, 12''b are the ends of the insulating film 20N
,20′&,20′/? From L to bending height H in Figure 8
, the bending angle of each person is molded differently. The electrodes 10, 10', 10'' are connected to the memory LSI chips 6, e/. Since it is a common electrode of 6", the other end portions 12b, 12'b, 12"b of the conductor leads are stacked in the order of lamination and joined to the conductor wiring 16 of the printed wiring board 2 by a method such as soldering. There is. Distance s between stacked memory LSI chips 6 and 6/, e/ and 6''
, s' are conductor leads 12b, 12'b, 12''
The appropriate value (0.0
4 key or higher 0. 6 fl). 19 is a memory LSI chip 6 and e/. This is the insulating material inserted between e/ and 6''.

以上のように本実施例によれば、プリント配線板2にメ
モリ L S Iチップ6等が複数個積層されるととも
に、共通電極10等に接続されている導体リードの他端
部12b,12’b,12″bは積層順に重ね合わされ
て、プリント配線板2の導体配線16に接合されている
。従って一定面積のプリン1一配線板2に多数のメモリ
LSIチップ6等を搭載できるので、大容量のICメモ
リカードを実現でき、′!f.た配線スペースが小さく
なり、プリント配線板2のコスl−ダウンが図れるとと
もに、信号の伝達速度の速いICメモリカードを実現で
きる。
As described above, according to this embodiment, a plurality of memory LSI chips 6, etc. are stacked on the printed wiring board 2, and the other ends 12b, 12' of the conductor leads connected to the common electrode 10, etc. b, 12''b are stacked in the stacked order and are bonded to the conductor wiring 16 of the printed wiring board 2. Therefore, a large number of memory LSI chips 6 etc. can be mounted on the printed wiring board 2 of a fixed area, so It is possible to realize an IC memory card with a high capacity, the wiring space is small, the cost of the printed wiring board 2 can be reduced, and an IC memory card with a high signal transmission speed can be realized.

さらに、導体リードの他端部1 2b , 1 2’b
 , 12′lbはそれぞれ異なった形状に折り曲げ成
型されることにより、メモリLSIチソプ6と6’,6
’と6′の間の距離を適正な値に保ち、これらの間に絶
縁材11.11’を挿入してあるので,導体リードの一
端部12&とメモリLSIチップ6′との接触を防止で
きる等、信頼性の高いICメモリカドを実現できる。
Furthermore, the other end portions 1 2b and 1 2'b of the conductor leads
, 12'lb are bent and molded into different shapes to form memory LSI chips 6, 6', and 6'.
By keeping the distance between ' and 6' at an appropriate value and inserting insulating material 11 and 11' between them, contact between one end of the conductor lead 12 & and the memory LSI chip 6' can be prevented. etc., it is possible to realize a highly reliable IC memory card.

1 7・\−ノ 発明の効果 本発明は、ICメモリカードにトいて導体リードの一端
部をメモリ L S Iチップの電極に接合し、プリン
ト配線板にメモリ L S Iチップをその電極配列が
同一になる方向に複数個積層するとともに5積層した各
メモリ L S Iチップの共通電極の導体リードの他
端部を,積層方向に重ね合わせてプリント配線板の導体
配線に接合し、1た非共通電極に接合された導体リード
の他端部ぱ、積層されたチップの各階数ごとに、プリン
ト配線板の対応するそれぞれ他とは異なった導体配線に
接合した構成である。そして各導体リードは絶縁フィル
ム上に形成・支持され、導体リードの他端部が絶縁フィ
ルムの端部からチップの積層階数ごとに具なった形状に
折り曲げ成型されてかり、1た絶縁フィルムとプリント
配線板には位置決め孔を設けるとともに、積層したチッ
プの間には絶縁イ」が押入された構成である。従って、
メモリLSIチップの占有面積が大幅に縮小されるので
、限られた面積のフIJン1・配線板に多数のメモリ 
L S Iチップを1 8ペ−ノ 搭載して大容量化を実現できるとともに、積層した各チ
ップ間の共通電極の導体リードどうしを直接接合してい
るので、配線スペースが減少し、フリン1・配線板のコ
ス1・ダウンと信号伝達の高速化を実現できる。
1 7. Effects of the Invention The present invention connects one end of a conductor lead to an electrode of a memory LSI chip on an IC memory card, and connects the memory LSI chip to a printed wiring board with its electrode arrangement. A plurality of memory LSI chips are stacked in the same direction, and the other end of the conductor lead of the common electrode of each of the five stacked memory LSI chips is overlapped in the stacking direction and bonded to the conductor wiring of the printed wiring board. The other end of the conductor lead connected to the common electrode is connected to a corresponding different conductor wiring of the printed wiring board for each level of stacked chips. Each conductor lead is formed and supported on an insulating film, and the other end of the conductor lead is bent and molded from the end of the insulating film into a shape that corresponds to the number of stacked layers of the chip. Positioning holes are provided in the wiring board, and insulating holes are inserted between the stacked chips. Therefore,
Since the area occupied by the memory LSI chip is significantly reduced, a large number of memories can be mounted on a limited area of the IJ/wiring board.
It is possible to increase the capacity by mounting 18 LSI chips, and since the conductor leads of the common electrode between each stacked chip are directly connected, the wiring space is reduced and the Flynn 1. It is possible to reduce the cost of the wiring board by 1 and increase the speed of signal transmission.

さらに、絶縁フィルムの位竹決め孔によシ積節組立が容
易となり、寸た導体リードの他端部が折り曲げ成型され
ていることにより、積層した隣接する上下のメモリ L
 S Iチップ間の距離を適正に保ち、チップ間に絶縁
材を挿入して信頼性の高いICメモリカードを実現でき
るというすぐれた効果を奏する。
Furthermore, the positioning holes in the insulating film make it easy to assemble the stacks, and the other ends of the thin conductor leads are bent and formed, allowing the stacking of adjacent upper and lower memory L
This has an excellent effect in that a highly reliable IC memory card can be realized by maintaining an appropriate distance between SI chips and inserting an insulating material between the chips.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例にトけるICメモリカードの
一部を切欠いた斜視図、第2図はその部分断面図、第3
図は同じく電気回路のブロック図、第4図はメモリL 
S Iチップの積層状態を示す斜視図であり、第5図は
本発明の第2の実施例にむけるICメモリカードの部分
断面図、第6図は同じ( ;’jls分斜視図であり、
第7図は本発明の第3の1 9 ,\ 実施例にpけるICメモリカードの部分断面図、第8図
はその導体リードの他端部の折り曲げ状態を示す斜視図
、第9図はこれまでのICメモリカドを示す断面図であ
る。 2・・・・・プリント配線板、3・・・・・メモリ回路
部、4・・・・・コン1・ロールrl5部、6・・・・
・・外部インクフェイス回路部、6・・・・・・メモリ
LSIチップ、10・・・・・電極(共通)、13・・
・・・・電極(非共通)、12.15・・・・・・導体
リード、12a,15a・・・・導体リードの一端部、
12b,1sb・・・・・導体リードの他端部、16,
1了,18・・・・・導体配線、19・・・・・・絶縁
材、20・・・・・・絶縁フィルム、20Δ・・・・・
絶縁フィルムの端部、21.22・・・・位置決め孔。
FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG. 2 is a partial sectional view thereof, and FIG.
The figure is also a block diagram of the electric circuit, and Figure 4 is the memory L.
FIG. 5 is a partial cross-sectional view of an IC memory card according to a second embodiment of the present invention; FIG.
FIG. 7 is a partial sectional view of an IC memory card according to the third embodiment of the present invention, FIG. 8 is a perspective view showing the bent state of the other end of the conductor lead, and FIG. FIG. 2 is a sectional view showing a conventional IC memory card. 2...Printed wiring board, 3...Memory circuit section, 4...Control 1/roll rl5 part, 6...
...External ink face circuit section, 6...Memory LSI chip, 10...Electrode (common), 13...
... Electrode (uncommon), 12.15 ... Conductor lead, 12a, 15a ... One end of the conductor lead,
12b, 1sb...Other end of conductor lead, 16,
1 completed, 18... Conductor wiring, 19... Insulating material, 20... Insulating film, 20Δ...
End of insulating film, 21.22...positioning hole.

Claims (8)

【特許請求の範囲】[Claims] (1)プリント配線板にメモリLSIチップを、複数個
積層して搭載したことを特徴とするICメモリカード。
(1) An IC memory card characterized by having a plurality of stacked memory LSI chips mounted on a printed wiring board.
(2)プリント配線板と、このプリント配線板に搭載さ
れるメモリLSIチップと、一端部が前記メモリLSI
チップの電極に接合され、他端部が前記プリント配線板
側に接合される導体リードとを有し、前記プリント配線
板に前記メモリLSIチップを、その電極配列が同一に
なる方向に複数個積層するとともに、前記積履された各
メモリLSIチップの共通電極の導体リードを積層方向
に重ね合わせて、前記プリント配線板の導体配線に接合
したことを特徴とするICメモリカード。
(2) a printed wiring board, a memory LSI chip mounted on this printed wiring board, and one end of which is connected to the memory LSI chip;
a conductor lead that is connected to an electrode of the chip and whose other end is connected to the printed wiring board side, and a plurality of the memory LSI chips are stacked on the printed wiring board in a direction in which the electrode arrangement is the same. At the same time, the IC memory card is characterized in that the conductor leads of the common electrodes of the stacked memory LSI chips are overlapped in the stacking direction and joined to the conductor wiring of the printed wiring board.
(3)導体リード群が絶縁フィルム上に形成・支持され
ている特許請求の範囲第2項記載のICメモリカード。
(3) The IC memory card according to claim 2, wherein the conductor lead group is formed and supported on an insulating film.
(4)メモリLSIチップの非共通電極に接合された導
体リードの他端部は積層階数分に分岐させ、前記分岐さ
せた各導体リードは、どの階数に積層されるかによって
必要となる1本のみを残し、他の分岐させた各導体リー
ドは電気的に非導通状態にして、前記プリント配線板の
各階数ごとに対応するそれぞれ異なった導体配線に接合
した特許請求の範囲第2項記載のICメモリカード。
(4) The other end of the conductor lead connected to the non-common electrode of the memory LSI chip is branched into layers corresponding to the number of stacked layers, and each branched conductor lead becomes one wire depending on the number of layers to be stacked. According to claim 2, each of the branched conductor leads is electrically non-conductive and connected to different conductor wiring corresponding to each floor of the printed wiring board. IC memory card.
(5)メモリLSIチップの非共通電極に接合された導
体リードの他端部は、積層階数ごとに他とは異なった位
置に引出し、プリント配線板の各階数ごとに対応するそ
れぞれ異なった導体配線に接合した特許請求の範囲第2
項記載のICメモリカード。
(5) The other end of the conductor lead connected to the non-common electrode of the memory LSI chip is drawn out to a different position for each layer of the stack, and a different conductor wire is connected to each layer of the printed wiring board. Claim 2 joined to
IC memory card described in section.
(6)積層したメモリLSIチップの間に、絶縁材が挿
入されている特許請求の範囲第2項記載のICメモリカ
ード。
(6) The IC memory card according to claim 2, wherein an insulating material is inserted between the stacked memory LSI chips.
(7)プリント配線板はメモリ回路部、コントロール回
路部、外部インタフェイス回路部からなる特許請求の範
囲第2項記載のICメモリカード。
(7) The IC memory card according to claim 2, wherein the printed wiring board comprises a memory circuit section, a control circuit section, and an external interface circuit section.
(8)導体リードの他端部が絶縁フィルムの端部から、
メモリLSIチップの積層階数ごとに他とは異なった形
状に折り曲げ成型されている特許請求の範囲第3項記載
のICメモリカード。(9)絶縁フィルムに複数の位置
決め孔を設けるとともに、プリント配線板の前記フィル
ムの位置決め孔と対応する少なくとも2個所の位置に位
置決め用の孔を設けた特許請求の範囲第3項記載のIC
メモリカード。
(8) When the other end of the conductor lead is connected to the end of the insulating film,
4. The IC memory card according to claim 3, wherein each layer of memory LSI chips is bent and molded into a different shape. (9) The IC according to claim 3, wherein the insulating film is provided with a plurality of positioning holes, and positioning holes are provided at at least two positions corresponding to the positioning holes of the film of the printed wiring board.
Memory card.
JP1157831A 1988-06-29 1989-06-20 IC memory card Expired - Lifetime JP2811759B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1157831A JP2811759B2 (en) 1989-06-20 1989-06-20 IC memory card
PCT/JP1989/000643 WO1990000117A1 (en) 1988-06-29 1989-06-28 Ic memory card
EP19890907813 EP0379592A4 (en) 1988-06-29 1989-06-28 Ic memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1157831A JP2811759B2 (en) 1989-06-20 1989-06-20 IC memory card

Publications (2)

Publication Number Publication Date
JPH0323998A true JPH0323998A (en) 1991-01-31
JP2811759B2 JP2811759B2 (en) 1998-10-15

Family

ID=15658284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1157831A Expired - Lifetime JP2811759B2 (en) 1988-06-29 1989-06-20 IC memory card

Country Status (1)

Country Link
JP (1) JP2811759B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138355A (en) * 1983-01-27 1984-08-08 Sanyo Electric Co Ltd Multi-layer mounting structure of memory device
JPS6188382A (en) * 1984-10-03 1986-05-06 Seiko Epson Corp Manufacture of card
JPS63317394A (en) * 1987-06-22 1988-12-26 大日本印刷株式会社 Ic module for ic card
JPS641269A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor device
JPS6481348A (en) * 1987-09-24 1989-03-27 Hitachi Maxell Manufacture of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138355A (en) * 1983-01-27 1984-08-08 Sanyo Electric Co Ltd Multi-layer mounting structure of memory device
JPS6188382A (en) * 1984-10-03 1986-05-06 Seiko Epson Corp Manufacture of card
JPS63317394A (en) * 1987-06-22 1988-12-26 大日本印刷株式会社 Ic module for ic card
JPS641269A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor device
JPS6481348A (en) * 1987-09-24 1989-03-27 Hitachi Maxell Manufacture of semiconductor device

Also Published As

Publication number Publication date
JP2811759B2 (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US7777348B2 (en) Semiconductor device
EP1327265B1 (en) Electronic module having canopy-type carriers
US6157541A (en) Stack arrangement for two semiconductor memory chips and printed board for accepting a plurality of such stack arrangements
CN100477207C (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
JPH077130A (en) Three-dimensional connecting method for electronic component package and three-dimentional component formed thereby
JP2000031617A (en) Memory module and its manufacture
EP0379592A1 (en) Ic memory card
JPH0323998A (en) Ic memory card
JP3151825B2 (en) IC memory card
JP2682152B2 (en) IC memory card
JP2865102B2 (en) Multi-chip module
JP3146487B2 (en) IC memory card
US6690088B2 (en) Integrated circuit package stacking structure
JP2811758B2 (en) IC memory card
US9367712B1 (en) High density memory card using folded flex
JPH077187Y2 (en) IC memory card
JP2811757B2 (en) IC memory card
JP3064438B2 (en) IC memory card
JPH02217296A (en) Ic memory card
JPH0323997A (en) Ic memory card
JP3030879B2 (en) IC memory card
JPH081110Y2 (en) IC memory card
JPH04269598A (en) Ic memory card
JPH0323999A (en) Ic memory card
JP3070191B2 (en) IC memory card

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070807

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

EXPY Cancellation because of completion of term