JP3030879B2 - IC memory card - Google Patents

IC memory card

Info

Publication number
JP3030879B2
JP3030879B2 JP3008305A JP830591A JP3030879B2 JP 3030879 B2 JP3030879 B2 JP 3030879B2 JP 3008305 A JP3008305 A JP 3008305A JP 830591 A JP830591 A JP 830591A JP 3030879 B2 JP3030879 B2 JP 3030879B2
Authority
JP
Japan
Prior art keywords
conductor
wiring board
printed wiring
memory
memory lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3008305A
Other languages
Japanese (ja)
Other versions
JPH04251797A (en
Inventor
喜久雄 熊
浩司 作田
博 櫻井
政博 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP3008305A priority Critical patent/JP3030879B2/en
Publication of JPH04251797A publication Critical patent/JPH04251797A/en
Application granted granted Critical
Publication of JP3030879B2 publication Critical patent/JP3030879B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、メモリLSIチップを
多数個内蔵したICメモリカードに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC memory card containing a large number of memory LSI chips.

【0002】[0002]

【従来の技術】ICメモリカードは、RAM,ROMな
どのメモリLSIを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年その用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のICメモリカード
が強く要望されるようになってきた。このような大容量
のICメモリカードにおいては、多数個のメモリLSI
を一定面積のプリント配線板に高密度に実装しなければ
ならない。
2. Description of the Related Art An IC memory card is widely used as a portable information storage device incorporating a memory LSI such as a RAM and a ROM. In recent years, with the expansion of its use,
An IC memory card having a large storage capacity, that is, a large capacity has been strongly demanded. In such a large-capacity IC memory card, a large number of memory LSIs are required.
Must be densely mounted on a printed wiring board having a fixed area.

【0003】ところで、メモリLSIの高密度な実装方
法としては、メモリLSIのベアチップの電極にいわゆ
るフィルムキャリア方式で導体リードを接合し、前記メ
モリLSIチップをプリント配線板に平面的に並べて実
装する方法が効果的とされていた。以下図面を参照しな
がら、フィルムキャリア方式により多数のメモリLSI
チップをプリント配線板に実装した、従来のICメモリ
カードの構造について説明する。
As a high-density mounting method of a memory LSI, there is a method of bonding conductor leads to electrodes of a bare chip of the memory LSI by a so-called film carrier method and mounting the memory LSI chips on a printed wiring board in a plane. Was considered effective. Referring to the drawings, a number of memory LSIs will be described by a film carrier method.
The structure of a conventional IC memory card in which a chip is mounted on a printed wiring board will be described.

【0004】図5(a)は従来のICメモリカードを示
す部分断面図であり、図5(b)は同じく部分平面図で
ある。図5(a)および図5(b)において、31はケ
ースでプリント配線板32を収納している。プリント配
線板32には導体配線33が形成されている。34,3
4′はメモリLSIチップでプリント配線板32に平面
的に配列されている。またメモリLSIチップ34,3
4′の電極面34a,34′aはともに同一方向を向い
ており、この列ではプリント配線板32と対面しない方
向に配置されている。メモリLSIチップ34,34′
のそれぞれの電極35,35′にはフィルムキャリア方
式により金属突起36,36′を介して導体リード3
7,37′の一端部37a,37′aが接合され、導体
リード37,37′の他端部37b,37′bはプリン
ト配線板32の導体配線33に接合されている。このよ
うにベアチップを使用しているので、プリント配線板で
のメモリLSIの占有面積は比較的小さいものである。
FIG. 5A is a partial sectional view showing a conventional IC memory card, and FIG. 5B is a partial plan view of the same. In FIGS. 5A and 5B, reference numeral 31 denotes a case that houses the printed wiring board 32. Conductive wiring 33 is formed on the printed wiring board 32. 34,3
Reference numeral 4 'denotes a memory LSI chip which is arranged on the printed wiring board 32 in a planar manner. Also, the memory LSI chips 34 and 3
The electrode surfaces 34a and 34'a of the 4 'both face in the same direction, and are arranged in a direction not facing the printed wiring board 32 in this row. Memory LSI chips 34, 34 '
Are connected to the respective electrodes 35, 35 'via metal protrusions 36, 36' by a film carrier method.
7, 37 'are joined to one end 37a, 37'a, and the other ends 37b, 37'b of the conductor leads 37, 37' are joined to the conductor wiring 33 of the printed wiring board 32. Since the bare chip is used as described above, the area occupied by the memory LSI on the printed wiring board is relatively small.

【0005】[0005]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、メモリLSIチップがプリント配線板に平
面的に並べられているので、メモリLSIチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリLS
Iチップの数には自ずと限界があった。また、各メモリ
LSIチップの電極面がプリント配線板の表面に対して
同一方向に配置されているので、各メモリLSIチップ
の共通電極に接合された導体リード間を接続するプリン
ト配線板の導体配線が長くなって配線スペースが増える
ので、信号の伝達速度も遅くなるという課題があった。
However, in the above-mentioned conventional configuration, since the memory LSI chips are arranged in a plane on the printed wiring board, the area occupied by the memory LSI chips increases as the number of memory LSI chips increases. Therefore, a memory LS that can be mounted on a printed wiring board having a certain area
The number of I chips was naturally limited. Also, since the electrode surface of each memory LSI chip is arranged in the same direction with respect to the surface of the printed wiring board, the conductor wiring of the printed wiring board that connects between the conductor leads bonded to the common electrode of each memory LSI chip However, there is a problem that the signal transmission speed is reduced because the wiring length increases and the wiring space increases.

【0006】本発明は、上記従来の課題を解決するもの
で、一定の面積を有するプリント配線板に多数のメモリ
LSIチップを搭載して大容量化を実現すると共に、配
線スペースを減少して信号伝達の高速化をも実現し、さ
らに、導体リードの変形などを防止して組立て工程を容
易にすると共に、フィルムキャリアの製作を容易にして
低コストで信頼性の高いICメモリカードを実現するこ
とを目的とする。
The present invention solves the above-mentioned conventional problems, and realizes a large capacity by mounting a large number of memory LSI chips on a printed wiring board having a fixed area, and reduces a signal space by reducing a wiring space. To realize high-speed transmission, to prevent deformation of conductor leads, etc. to facilitate the assembling process, and to facilitate the production of film carriers to realize a low-cost and highly reliable IC memory card. With the goal.

【0007】[0007]

【課題を解決するための手段】この目的を達成するため
に本発明のICメモリカードは、フィルムキャリア方式
によってメモリLSIチップの電極に導体リードの一端
部を接合し、導体リードの中間部および他端部を絶縁フ
ィルムで連結し、このメモリLSIチップをその電極の
配列が同一になる方向にプリント配線板に複数個積層す
ると共に、共通電極に接続した導体リードの中間部から
他端部の間を部分的に重ねてプリント配線板の導体配線
に接合し、さらに、メモリLSIチップの電極面がプリ
ント配線板に対面する方向に積層した組(以下フェイス
ダウンの組と称する)と、同じくその電極面がプリント
配線板と対面しない方向に積層した組(以下フェイスア
ップの組と称する)とを有し、両組の同一段の導体リー
ドの中間部から他端部の間の長さを同一にした構成であ
る。
In order to achieve the above object, an IC memory card according to the present invention has one end of a conductor lead joined to an electrode of a memory LSI chip by a film carrier method, and an intermediate portion of the conductor lead and other parts. The ends are connected by an insulating film, a plurality of the memory LSI chips are stacked on the printed wiring board in a direction in which the arrangement of the electrodes is the same, and between the middle part and the other end of the conductor lead connected to the common electrode. Is partially overlapped and joined to the conductor wiring of the printed wiring board, and further, the electrode surface of the memory LSI chip is stacked in a direction facing the printed wiring board (hereinafter referred to as a face-down set). A pair of layers (hereinafter referred to as a face-up group) stacked in a direction in which the surface does not face the printed wiring board, and a pair of conductor leads of the same stage in both sets, Parts that are identical with the structure of the length between.

【0008】[0008]

【作用】この構成によって、プリント配線板に多数のメ
モリLSIチップを搭載して大容量化を実現し、また積
層した各チップ間の共通電極の導体リードを直接接合す
ると共に、フェイスダウンの組とフェイスアップの組と
を隣接して配置することにより、配線スペースが減少し
て信号伝達の高速化を実現し、さらに、導体リードと導
体配線の接合を容易にすると共に、両組の同一段で同一
形状のフィルムキャリアを使用できるのでフィルムキャ
リアの製作が容易となり、低コスト化を実現できる。
With this configuration, a large capacity is realized by mounting a large number of memory LSI chips on a printed wiring board, the conductor leads of the common electrode between the stacked chips are directly joined, and a face-down set is formed. By arranging the face-up pair adjacent to each other, the wiring space is reduced and the signal transmission is speeded up.Furthermore, the connection between the conductor lead and the conductor wiring is facilitated, and both sets are placed in the same stage. Since film carriers having the same shape can be used, the production of the film carrier is facilitated, and the cost can be reduced.

【0009】[0009]

【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0010】図1は本発明の一実施例におけるICメモ
リカードの一部を切り欠いた斜視図、図2は同じく電気
回路のブロック図、図3は同じく部分断面図、図4は同
じく部分平面図である。図1から図4において、1はケ
ースでプリント配線板2を収納している。プリント配線
板2はメモリ回路部3,コントロール回路部4,外部イ
ンタフェイス回路部5で構成されている。メモリ回路部
3は複数のメモリLSIチップ6,7などで構成され、
同一種類のRAMチップを2段に積層したものを多数組
プリント配線板2に搭載している。コントロール回路部
4はデコーダIC8などで構成され、アドレス信号によ
るチップ選択、電源切り換えによるバックアップコント
ロールなどを行う。外部インタフェイス回路部5は接続
コネクタ9などで構成され、接続コネクタ9は他の機器
や装置に取りつけられた接続部(図示せず)に結合さ
れ、プリント配線板2に対して電源の供給と信号の授受
を行う。10はメモリ回路部3をバックアップする電池
で、コイン型リチウム電池などを使用し、ケース1に収
納されている。電池10はメモリ回路部3に対して、接
続コネクタ9から電源が供給されないときにバックアッ
プ電源を供給する。
FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG. 2 is a block diagram of an electric circuit, FIG. 3 is a partial sectional view, and FIG. FIG. 1 to 4, reference numeral 1 denotes a case in which the printed wiring board 2 is housed. The printed wiring board 2 includes a memory circuit section 3, a control circuit section 4, and an external interface circuit section 5. The memory circuit unit 3 includes a plurality of memory LSI chips 6, 7, and the like.
A large number of stacked RAM chips of the same type are mounted on the printed wiring board 2. The control circuit section 4 includes a decoder IC 8 and performs chip selection by an address signal, backup control by power supply switching, and the like. The external interface circuit section 5 includes a connection connector 9 and the like. The connection connector 9 is connected to a connection section (not shown) attached to another device or apparatus, and supplies power to the printed wiring board 2. Send and receive signals. Reference numeral 10 denotes a battery for backing up the memory circuit unit 3, which is stored in the case 1 using a coin-type lithium battery or the like. The battery 10 supplies backup power to the memory circuit unit 3 when power is not supplied from the connector 9.

【0011】次に、フェイスアップの組であるメモリL
SIチップ6,6′と、フェイスダウンの組であるメモ
リLSIチップ7,7′などの積層状態の構成について
述べる。11,12はそれぞれメモリLSIチップ6,
7の電極で、金属突起13,14を介してフィルムキャ
リア方式により導体リード15,16の一端部15a,
16aがそれぞれ接合されている。17,18はそれぞ
れメモリLSIチップ6,7の別の電極で、導体リード
19,20の一端部19a,20aがそれぞれ同様な方
法で接合されている。導体リードの中間部15bと19
b,16bと20bはそれぞれ絶縁フィルム21,22
で連結され、導体リードの他端部15cと19c,16
cと20cはそれぞれ絶縁フィルム23,24で連結さ
れている。そして、導体リードの中間部15bから他端
部15cまでの長さは、導体リードの中間部16bから
他端部16cまでと同一長さに構成されている。導体リ
ード19,20についても同様である。25,26は樹
脂で形成された絶縁部材であり、電極11などを保護す
る役目をする。以上の構成はメモリLSIチップ6′,
7′についても同様である。
Next, a memory L which is a face-up set
The configuration of the stacked state of the SI chips 6, 6 'and the memory LSI chips 7, 7' which are a face-down set will be described. 11 and 12 are memory LSI chips 6, respectively.
7, one end portions 15 a, 15 a, of the conductor leads 15, 16 via the metal projections 13, 14 by a film carrier method.
16a are respectively joined. Reference numerals 17 and 18 denote other electrodes of the memory LSI chips 6 and 7, respectively, and one ends 19a and 20a of the conductor leads 19 and 20 are joined in a similar manner. Intermediate portions 15b and 19 of conductor leads
b, 16b and 20b are insulating films 21 and 22, respectively.
And the other ends 15c and 19c, 16 of the conductor leads.
c and 20c are connected by insulating films 23 and 24, respectively. The length from the middle part 15b to the other end 15c of the conductor lead is the same as the length from the middle part 16b to the other end 16c of the conductor lead. The same applies to the conductor leads 19 and 20. Reference numerals 25 and 26 denote insulating members made of resin, which serve to protect the electrodes 11 and the like. The above configuration is based on the memory LSI chip 6 ',
The same applies to 7 '.

【0012】次に、導体リード15,16などのプリン
ト配線板2への電気的な接続状態について述べる。電極
11,11′,12,12′は互いにメモリLSIチッ
プ6,7の共通電極であるので、導体リード15,16
は一段目の導体リード15′,16′と共に、それぞれ
プリント配線板2の同じ導体配線27に接続されてい
る。電極17,18もメモリLSIチップ6,7の別の
共通電極であるので、導体リード19,20は積層した
一段目の導体リード(図示せず)と共にプリント配線板
2の導体配線28に接続されている。また図示していな
いが、メモリLSIチップ6,6′,7,7′の非共通
電極に接続する導体リードは、それぞれ互いに他とは異
なった別々の導体配線に接続されている。
Next, the state of electrical connection of the conductor leads 15 and 16 to the printed wiring board 2 will be described. Since the electrodes 11, 11 ', 12, 12' are common electrodes of the memory LSI chips 6, 7, the conductor leads 15, 16
Are connected to the same conductor wiring 27 of the printed wiring board 2 together with the first-stage conductor leads 15 ′ and 16 ′. Since the electrodes 17 and 18 are also common electrodes of the memory LSI chips 6 and 7, the conductor leads 19 and 20 are connected to the conductor wiring 28 of the printed wiring board 2 together with the first-layer conductor leads (not shown). ing. Although not shown, the conductor leads connected to the non-common electrodes of the memory LSI chips 6, 6 ', 7, 7' are respectively connected to different conductor wirings different from each other.

【0013】次に、導体リード15,16などの導体配
線27,28への接合状態について述べる。導体リード
15,15′はそれぞれの中間部15b,15′bか
ら、それぞれの他端部15c,15c′の間を部分的に
重ね合わせて導体配線27にはんだ接合されている。導
体リード16,16′もそれぞれの中間部16b,1
6′bから、それぞれの他端部16c,16′cの間を
部分的に重ね合わせて導体配線27にはんだ接合されて
いる。導体リード19,20についても同様にして、導
体配線28にはんだ接合されている。そして、積層した
一段目の導体リード15′,16′について、中間部1
5′bから他端部15′cまでの長さと、中間部16′
bから他端部16′cまでの長さとは同一である。また
前述したように、二段目の導体リード15,16につい
ても同様な構成である。
Next, the state of joining the conductor leads 15 and 16 to the conductor wirings 27 and 28 will be described. The conductor leads 15, 15 'are soldered to the conductor wiring 27 by partially overlapping the respective other ends 15c, 15c' from the respective intermediate portions 15b, 15'b. The conductor leads 16, 16 'are also connected to the respective intermediate portions 16b, 1
From 6'b, the other end portions 16c and 16'c are partially overlapped and soldered to the conductor wiring 27. Similarly, the conductor leads 19 and 20 are soldered to the conductor wiring 28. Then, with respect to the first-layer conductor leads 15 'and 16',
The length from 5'b to the other end 15'c and the middle 16 '
The length from b to the other end 16'c is the same. As described above, the second-stage conductor leads 15 and 16 have the same configuration.

【0014】以上のように本実施例によれば、メモリL
SIチップ6などを複数個積層してプリント配線板2に
搭載することにより、メモリLSIチップ6などの占有
面積が大幅に縮小され、大容量のICメモリカードを実
現できる。また、メモリLSIチップ6,6′および
7,7′をそれぞれフェイスアップの組とフェイスダウ
ンの組にし、共通電極11,11′などに接続した導体
リード15,15′などを部分的に重ねて導体配線に接
合すると共に、これらの組の同一辺を互いに隣接させて
配置して導体配線27,28の距離を短くすることによ
り、信号の伝達速度の速いICメモリカードを実現でき
る。さらに、導体リードの中間部15b,19bが絶縁
フィルム21で連結され、導体リードの他端部15c,
19cが絶縁フィルム23で連結されているので、導体
リード15,19は変形や位置ずれによって互いに接触
する恐れがなく、はんだ接合が容易となり、また、導体
リード中間部15bから他端部15cまでの長さと、導
体リードの中間部16bから他端部16cまでの長さを
同一にすることにより、フェイスアップの組とフェイス
ダウンの組の同一段では同一形状のフィルムキャリアを
使用しているので、組立てが容易でフィルムキャリアの
製作も容易な、低コストのICメモリカードを実現でき
る。
As described above, according to this embodiment, the memory L
By stacking a plurality of SI chips 6 and the like and mounting them on the printed wiring board 2, the area occupied by the memory LSI chips 6 and the like is greatly reduced, and a large-capacity IC memory card can be realized. Also, the memory LSI chips 6, 6 'and 7, 7' are made into a face-up set and a face-down set, respectively, and the conductor leads 15, 15 'connected to the common electrodes 11, 11' and the like are partially overlapped. An IC memory card with a high signal transmission speed can be realized by joining to the conductor wiring and arranging the same side of these sets adjacent to each other to shorten the distance between the conductor wirings 27 and 28. Further, the middle portions 15b and 19b of the conductor leads are connected by the insulating film 21, and the other end portions 15c and 15c of the conductor leads are connected.
Since the conductor leads 19 and 19c are connected by the insulating film 23, the conductor leads 15 and 19 are not likely to come into contact with each other due to deformation or misalignment, so that soldering is facilitated. By making the length and the length from the middle part 16b to the other end part 16c of the conductor lead the same, the same shape of the film carrier is used in the same stage of the face-up group and the face-down group. A low-cost IC memory card that is easy to assemble and easy to manufacture a film carrier can be realized.

【0015】[0015]

【発明の効果】本発明のICメモリカードは、フィルム
キャリア方式によりメモリLSIチップの電極に導体リ
ードの一端部を接合し、導体リードの中間部および他端
部を絶縁フィルムで連結し、このメモリLSIチップを
プリント配線板に複数個積層すると共に、共通電極に接
続した導体リードの中間部から他端部の間を部分的に重
ねてプリント配線板の導体配線に接合し、さらに、メモ
リLSIチップについてフェイスアップの組とフェイス
ダウンの組とを有し、両組の同一段の導体リードの中間
部から他端部の間の長さを同一にし、両組の同一段で同
一形状のフィルムキャリアを使用できる構成である。従
って本発明は、プリント配線板に多数のメモリLSIチ
ップを搭載して大容量化を実現すると共に、配線スペー
スが減少して信号伝達の高速化を実現し、さらに、導体
リードの取扱いや導体リードと導体配線の接合を容易に
すると共に、フィルムキャリアの製作も容易にして低コ
スト化をも実現するという優れた効果を奏する。
According to the IC memory card of the present invention, one end of the conductor lead is joined to the electrode of the memory LSI chip by a film carrier method, and the middle and the other end of the conductor lead are connected by an insulating film. A plurality of LSI chips are stacked on the printed wiring board, and a portion between the middle part and the other end of the conductor lead connected to the common electrode is partially overlapped and joined to the conductor wiring of the printed wiring board. A film carrier having a face-up set and a face-down set, having the same length between the middle part and the other end of the conductor lead of the same step in both sets, and having the same shape in the same step in both sets Is a configuration that can be used. Accordingly, the present invention realizes a large capacity by mounting a large number of memory LSI chips on a printed wiring board, realizes a high-speed signal transmission by reducing a wiring space, and furthermore, handles a conductor lead and a conductor lead. In addition, the present invention has an excellent effect of facilitating the joining of the wiring and the conductor wiring, and also facilitating the production of the film carrier and realizing the cost reduction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例におけるICメモリカードの
一部を切り欠いた斜視図
FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention.

【図2】同メモリカードの電気回路のブロック図FIG. 2 is a block diagram of an electric circuit of the memory card.

【図3】同メモリカードの部分断面図FIG. 3 is a partial cross-sectional view of the memory card.

【図4】同メモリカードの部分平面図FIG. 4 is a partial plan view of the memory card.

【図5】(a)従来のICメモリカードの部分断面図 (b)同メモリカードの部分平面図FIG. 5A is a partial sectional view of a conventional IC memory card. FIG. 5B is a partial plan view of the memory card.

【符号の説明】[Explanation of symbols]

2 プリント配線板 6,7 メモリLSIチップ 11,12 共通電極 15,16 導体リード 15a,16a 導体リードの一端部 15b,16b 導体リードの中間部 15c,16c 導体リードの他端部 21,22,23,24 絶縁フィルム 27,28 導体配線 2 Printed wiring board 6,7 Memory LSI chip 11,12 Common electrode 15,16 Conductor lead 15a, 16a One end of conductor lead 15b, 16b Intermediate part of conductor lead 15c, 16c Other end of conductor lead 21,22,23 , 24 Insulating film 27, 28 Conductor wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 政博 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平2−217296(JP,A) 特開 平3−45399(JP,A) 実開 平2−139784(JP,U) (58)調査した分野(Int.Cl.7,DB名) G06K 19/077 G11C 5/00 B42D 15/10 521 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Masahiro Tanaka 1006 Kazuma Kadoma, Kadoma City, Osaka Inside Matsushita Electric Industrial Co., Ltd. (56) References JP-A-2-217296 (JP, A) JP-A-3-3 45399 (JP, A) JP-A-2-139784 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G06K 19/077 G11C 5/00 B42D 15/10 521

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】メモリLSIチップの電極に導体リードの
一端部を接合し、前記メモリLSIチップの共通電極に
接続した前記導体リードの中間部および他端部を絶縁フ
ィルムで連結し、前記メモリLSIチップを前記電極の
配列が同一になる方向にプリント配線板に複数個積層
し、前記共通電極に接続した導体リードの中間部から他
端部の間を、部分的に重ね合わせて前記プリント配線板
の導体配線に接合した構成であって、前記メモリLSI
チップの電極面が前記プリント配線板に対面する方向に
積層した組と、前記メモリLSIチップの電極面が前記
プリント配線板に対面しない方向に積層した組とを有
し、前記両組の同一段の前記導体リードの中間部から他
端部の間の長さを同一にしたことを特徴とするICメモ
リカード。
An end of a conductor lead connected to an electrode of a memory LSI chip, and an intermediate portion and the other end of the conductor lead connected to a common electrode of the memory LSI chip connected by an insulating film; A plurality of chips are stacked on the printed wiring board in a direction in which the arrangement of the electrodes is the same, and a portion between the middle portion and the other end portion of the conductor lead connected to the common electrode is partially overlapped with the printed wiring board. The memory LSI
A set in which the electrode surface of the chip is stacked in a direction facing the printed wiring board; and a set in which the electrode surface of the memory LSI chip is stacked in a direction not facing the printed wiring board. 3. The IC memory card according to claim 1, wherein the length between the middle part and the other end of the conductor lead is the same.
JP3008305A 1991-01-28 1991-01-28 IC memory card Expired - Fee Related JP3030879B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3008305A JP3030879B2 (en) 1991-01-28 1991-01-28 IC memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3008305A JP3030879B2 (en) 1991-01-28 1991-01-28 IC memory card

Publications (2)

Publication Number Publication Date
JPH04251797A JPH04251797A (en) 1992-09-08
JP3030879B2 true JP3030879B2 (en) 2000-04-10

Family

ID=11689443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3008305A Expired - Fee Related JP3030879B2 (en) 1991-01-28 1991-01-28 IC memory card

Country Status (1)

Country Link
JP (1) JP3030879B2 (en)

Also Published As

Publication number Publication date
JPH04251797A (en) 1992-09-08

Similar Documents

Publication Publication Date Title
KR100299949B1 (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board
JPH05234582A (en) Application of laminated interconnection medium between laminated power source and semiconductor device
JP2870528B1 (en) 3D memory module
JP2000031617A (en) Memory module and its manufacture
JP3030879B2 (en) IC memory card
JP3123338B2 (en) Integrated circuit device
US20030043650A1 (en) Multilayered memory device
JP3151825B2 (en) IC memory card
JP2581532B2 (en) Semiconductor device
JP3064438B2 (en) IC memory card
JP3021691B2 (en) IC memory card
JP2682152B2 (en) IC memory card
JP2910731B2 (en) Semiconductor device
JP3070191B2 (en) IC memory card
JP3146487B2 (en) IC memory card
JP2811758B2 (en) IC memory card
JPH081110Y2 (en) IC memory card
JP2811757B2 (en) IC memory card
JPH077187Y2 (en) IC memory card
JP2811759B2 (en) IC memory card
JPH02217296A (en) Ic memory card
JPH04269598A (en) Ic memory card
JPH0323999A (en) Ic memory card
JP2868630B2 (en) Semiconductor package mounting structure
JP2002009235A (en) Semiconductor device and its manufacturing method, connector for connecting semiconductor device to substrate and method for connecting semiconductor device to substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees