JPH03237554A - マルチプロセッサ制御方式 - Google Patents
マルチプロセッサ制御方式Info
- Publication number
- JPH03237554A JPH03237554A JP3414590A JP3414590A JPH03237554A JP H03237554 A JPH03237554 A JP H03237554A JP 3414590 A JP3414590 A JP 3414590A JP 3414590 A JP3414590 A JP 3414590A JP H03237554 A JPH03237554 A JP H03237554A
- Authority
- JP
- Japan
- Prior art keywords
- exclusive
- program
- control
- state
- data area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000007717 exclusion Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機によるデータ処理に関し、特にマル
チプロセッサ制御に関する。
チプロセッサ制御に関する。
従来、この種のメモリ共有型のマルチプロセッサシステ
ムでは、プロセッサ間の排他制御を行うため、ロック・
アンロック又はセマフォが用いられていた。
ムでは、プロセッサ間の排他制御を行うため、ロック・
アンロック又はセマフォが用いられていた。
シングルプロセッサシステムでは、ＣＰＵが１個しかな
いため、プロセッサ間での排他制御を行う必要がない。
いため、プロセッサ間での排他制御を行う必要がない。
このため、シングルプロセッサシステムを前提に作られ
たオペレーティングシステムでは、タスクがあるデータ
領域を参照又は更新する際、排他状態にしておらず、Ｉ
／Ｏ終了特等によりＣＰＵ権を放すと、他のタスクがＣ
ＰＵ権を得た時、そのデータ領域を参照又は更新するこ
とができる。このようなオペレーティングシステムをマ
ルチプロセッサ化する際、上述したロック・アンロック
又はセマフォによるプロセッサ間の排他制御方式を適用
すると、あるタスクがある共通データ領域を参照又は更
新するため排他状態にした後、Ｉ／Ｏ終了特等によりＣ
ＰＵ権を放すと、その共通データ領域は排他状態のまま
であるため、他のタスクがＣＰＵ権を得ても、その共通
データ領域を参照又は更新することができずアルゴリズ
ムを修正しなければならないという問題点がある。
たオペレーティングシステムでは、タスクがあるデータ
領域を参照又は更新する際、排他状態にしておらず、Ｉ
／Ｏ終了特等によりＣＰＵ権を放すと、他のタスクがＣ
ＰＵ権を得た時、そのデータ領域を参照又は更新するこ
とができる。このようなオペレーティングシステムをマ
ルチプロセッサ化する際、上述したロック・アンロック
又はセマフォによるプロセッサ間の排他制御方式を適用
すると、あるタスクがある共通データ領域を参照又は更
新するため排他状態にした後、Ｉ／Ｏ終了特等によりＣ
ＰＵ権を放すと、その共通データ領域は排他状態のまま
であるため、他のタスクがＣＰＵ権を得ても、その共通
データ領域を参照又は更新することができずアルゴリズ
ムを修正しなければならないという問題点がある。
本発明のマルチプロセッサ制御方式の構成は、メモリ共
有型マルチプロセッサシステムにおいて、プロセッサ間
の排他制御を行うため、そのプロセッサ間の共通データ
領域に対し、その領域が排他状態であるか否かを示す排
他情報、および、排他状態である場合に、その排他状態
が解けるのを待合せる排他待行列、および、あるタスク
がどの共通データ領域を排他状態にしているか、又は、
その排他状態が解けるのを待合せているかを示す排他Ｉ
Ｄ、および、前記共通データ領域を排他状態にする排他
開始制御、前記共通データ領域の排他状態を解く排他終
了制御、Ｉ／Ｏ終了待などのイベントの終了を待合せす
る際、そのタスクが排他状態にしている共通領域の排他
状態を解くイベント待制御、前記イベントが終了した場
合に、そのタスクがイベント待になる時点で排他状態に
していた共通領域を排他状態にするイベント終了制御を
含むタスク制御機構を有することを特徴とする。
有型マルチプロセッサシステムにおいて、プロセッサ間
の排他制御を行うため、そのプロセッサ間の共通データ
領域に対し、その領域が排他状態であるか否かを示す排
他情報、および、排他状態である場合に、その排他状態
が解けるのを待合せる排他待行列、および、あるタスク
がどの共通データ領域を排他状態にしているか、又は、
その排他状態が解けるのを待合せているかを示す排他Ｉ
Ｄ、および、前記共通データ領域を排他状態にする排他
開始制御、前記共通データ領域の排他状態を解く排他終
了制御、Ｉ／Ｏ終了待などのイベントの終了を待合せす
る際、そのタスクが排他状態にしている共通領域の排他
状態を解くイベント待制御、前記イベントが終了した場
合に、そのタスクがイベント待になる時点で排他状態に
していた共通領域を排他状態にするイベント終了制御を
含むタスク制御機構を有することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図、第２図（ａ）〜（
ｄ）は第１図のタスク制御機構の各制御の実行フローチ
ャート、第３図（ａ）および（ｂ）は第１図のプログラ
ム（Ｘ）および（Ｙ）の実行フローチャートである。
ｄ）は第１図のタスク制御機構の各制御の実行フローチ
ャート、第３図（ａ）および（ｂ）は第１図のプログラ
ム（Ｘ）および（Ｙ）の実行フローチャートである。
プログラム（Ｘ）５０はプロセッサ間共通データ領域を
参照・更新するプログラムであり、そのフローは第３図
（ａ）で示すようになっている。
参照・更新するプログラムであり、そのフローは第３図
（ａ）で示すようになっている。
これは、シングルプロセッサシステムで作られていたも
の（プログラムＺとする）にαとβのステップを追加し
、マルチプロセッサに対応できるようにしたものである
。このプログラムを例にとり説明する。
の（プログラムＺとする）にαとβのステップを追加し
、マルチプロセッサに対応できるようにしたものである
。このプログラムを例にとり説明する。
まず、シングルプロセッサシステムで作られていたプロ
グラムＺを２本同時に動かした場合、次のように動作す
る。最初に動き始めたプログラムｚ１は共通データ領域
４０の参照・更新を行った（γ１）後、イベント待制御
１２（γ２）を行い、ＣＰＵ権を放す。
グラムＺを２本同時に動かした場合、次のように動作す
る。最初に動き始めたプログラムｚ１は共通データ領域
４０の参照・更新を行った（γ１）後、イベント待制御
１２（γ２）を行い、ＣＰＵ権を放す。
この結果２番目に動き始めたプログラムＺ２にＣＰＵ権
が移り、同様にγ１．γ２のステップを実行しｃｐｕ権
を放す。
が移り、同様にγ１．γ２のステップを実行しｃｐｕ権
を放す。
次に、最初に動き始めたプログラムＺ１が、プログラム
（γ）６０によってイベントを終了すると、γ３を実行
し処理を終了する。その後、２番目に動き始めたプログ
ラムＺ２がプログラム（γ〉６０によってイベントが終
了すると、γ３を実行し処理を終了する。
（γ）６０によってイベントを終了すると、γ３を実行
し処理を終了する。その後、２番目に動き始めたプログ
ラムＺ２がプログラム（γ〉６０によってイベントが終
了すると、γ３を実行し処理を終了する。
次に、マルチプロセッサシステムで、プログラムＺに排
他制御のステップα、βを追加したプログラム（Ｘ）５
０を２本同時に動かした場合の動作を説明する。
他制御のステップα、βを追加したプログラム（Ｘ）５
０を２本同時に動かした場合の動作を説明する。
最初に動き始めたプログラムＸ１が、あるプロセッサ上
で最初に排他開始制御１３（α〉を実行すると、排他情
報３１がＯのため、排他情報３１を１にし、ＴＣＢ２０
内の排他ＩＤ２２に排他情報３１のアドレスがセットさ
れる。
で最初に排他開始制御１３（α〉を実行すると、排他情
報３１がＯのため、排他情報３１を１にし、ＴＣＢ２０
内の排他ＩＤ２２に排他情報３１のアドレスがセットさ
れる。
次に、共通データ領域４０の参照・更新を行う（γ１）
。一方、２番目に動き始めたプログラムＸ２が、他のプ
ロセッサ上で排他開始制御１３（α）を実行すると、排
他情報３１は１であるため、プログラムＸ２のＴＣＢを
排他待行列３３内の末尾に登録し、ウェイト状態にし、
ＴＣＢ’２０内の排他ＩＤ２２に排他情報３１のアドレ
スをセットし、プログラムＸ２の処理を停止する（排他
待ちとなる）（第２図（ａ））。
。一方、２番目に動き始めたプログラムＸ２が、他のプ
ロセッサ上で排他開始制御１３（α）を実行すると、排
他情報３１は１であるため、プログラムＸ２のＴＣＢを
排他待行列３３内の末尾に登録し、ウェイト状態にし、
ＴＣＢ’２０内の排他ＩＤ２２に排他情報３１のアドレ
スをセットし、プログラムＸ２の処理を停止する（排他
待ちとなる）（第２図（ａ））。
プログラムＸ１がイベント時制ｍ１２（γ２）を実行す
ると、ＴＣＢ２０の排他ＩＤ２２には排他情報３１のア
ドレスが格納されており、又、排他待行列３３内にプロ
グラムｘ２のタスクがあるため、それを排他待行列３３
から削除し、レディ状態にし、プログラムＸｒのタスク
をウェイト状態にする。
ると、ＴＣＢ２０の排他ＩＤ２２には排他情報３１のア
ドレスが格納されており、又、排他待行列３３内にプロ
グラムｘ２のタスクがあるため、それを排他待行列３３
から削除し、レディ状態にし、プログラムＸｒのタスク
をウェイト状態にする。
プログラムＸ２はレディ状態となると、共通データ領域
４０の参照・更新を行い（γ、）、イベント待制御１２
（γ２）を実行し、ＴＣＢ２０の排他ＩＤ２２が指す排
他待行列３３にはタスクがないため、排他情報３１をＯ
にした後、ウェイト状態となる。
４０の参照・更新を行い（γ、）、イベント待制御１２
（γ２）を実行し、ＴＣＢ２０の排他ＩＤ２２が指す排
他待行列３３にはタスクがないため、排他情報３１をＯ
にした後、ウェイト状態となる。
プログラム（γ）６０によって、プログラムＸｌに対し
イベント終了制御１１が実行されると、プログラムＸｌ
の排他ＩＤ２２は排他情報３１を指しており、排他情報
３１は０であるので、排他情報３１が１にされ、プログ
ラムＸ１はレディ状態となり、プログラム（Ｘ）５０に
ＣＰＵ権が移り、γ３を実行する。
イベント終了制御１１が実行されると、プログラムＸｌ
の排他ＩＤ２２は排他情報３１を指しており、排他情報
３１は０であるので、排他情報３１が１にされ、プログ
ラムＸ１はレディ状態となり、プログラム（Ｘ）５０に
ＣＰＵ権が移り、γ３を実行する。
これと同時に、プログラム（γ）６０によってプログラ
ムＸ２に対し、イベント終了制御１１が実行されると、
プログラムＸ２の排他ＩＤ２２は排他情報３１を指して
おり、排他情報３１は１であるので、プログラムＸ２は
排他待行列３３内の末尾にＴＣＢ２０が登録される。
ムＸ２に対し、イベント終了制御１１が実行されると、
プログラムＸ２の排他ＩＤ２２は排他情報３１を指して
おり、排他情報３１は１であるので、プログラムＸ２は
排他待行列３３内の末尾にＴＣＢ２０が登録される。
プログラムｘ１にて排他終了制御１４（β〉が実行され
ると、排他待行列３３内にプログラムｘ２のＴＣＢ２０
が登録されているため、そのＴＣＢ２０が排他待行列３
３から削除され、レディ状態となり、プログラムＸ１の
ＴＣＢ２０内の排他ＩＤ２２にはＯがセットされる。
ると、排他待行列３３内にプログラムｘ２のＴＣＢ２０
が登録されているため、そのＴＣＢ２０が排他待行列３
３から削除され、レディ状態となり、プログラムＸ１の
ＴＣＢ２０内の排他ＩＤ２２にはＯがセットされる。
レディ状態となったプログラムＸ２６虚、共通データ領
域４０の参照・更新を行い（γ３）、さらに排他終了制
御１４を行い、ＴＣＢ２０内の排他ＩＤ２２にＯがセッ
トされ処理を終了する。
域４０の参照・更新を行い（γ３）、さらに排他終了制
御１４を行い、ＴＣＢ２０内の排他ＩＤ２２にＯがセッ
トされ処理を終了する。
以上説明したように本発明は、シングルプロセッサシス
テムで既に作られたプログラム中のプロセッサ間で排他
制御の必要な区間の始めと終りに、排他開始制御と排他
終了制御を追加するだけで、アルゴリズムを変更しない
でマルチブロセ・ンサシステムで動作させることができ
る効果がある。
テムで既に作られたプログラム中のプロセッサ間で排他
制御の必要な区間の始めと終りに、排他開始制御と排他
終了制御を追加するだけで、アルゴリズムを変更しない
でマルチブロセ・ンサシステムで動作させることができ
る効果がある。
第１図は本発明の一実施例の構成国、第２図（ａ〉〜（
ｄ）は第１図のタスク制御機構／Ｏの各制御の実行フロ
ーチャート、第３図（ａ）および（ｂ）は第１図のプロ
グラム（Ｘ）および（Ｙ）の実行フローチャートである
。 ／Ｏ・・・タスク制御機構、１１・・・イベント終了制
御、１２・・・イベント待制御、１３・・・排他開始制
御、１４−・・排他終了制御、２０ａ、２０ｂ、２０ｃ
、２０ｄ・・・タスク制御ブロック（ＴＣＢ）、２１ａ
、２１ｂ、２１ｃ、２１ｄ−・タスク待行列ポインタ、
２２ａ、２２ｂ、２２ｃ、２２ｄ・・・排他ＩＤ、３１
・・・共通データ領域４０の排他情報、３２・・・共通
データ領域４０の排他待ポインタ、３３・・・共通デー
タ領域４０の排他待行列、４０・・・共通データ領域、
５０・・・プログラム（Ｘ）、６０・・・プログラム（
Ｙ）。
ｄ）は第１図のタスク制御機構／Ｏの各制御の実行フロ
ーチャート、第３図（ａ）および（ｂ）は第１図のプロ
グラム（Ｘ）および（Ｙ）の実行フローチャートである
。 ／Ｏ・・・タスク制御機構、１１・・・イベント終了制
御、１２・・・イベント待制御、１３・・・排他開始制
御、１４−・・排他終了制御、２０ａ、２０ｂ、２０ｃ
、２０ｄ・・・タスク制御ブロック（ＴＣＢ）、２１ａ
、２１ｂ、２１ｃ、２１ｄ−・タスク待行列ポインタ、
２２ａ、２２ｂ、２２ｃ、２２ｄ・・・排他ＩＤ、３１
・・・共通データ領域４０の排他情報、３２・・・共通
データ領域４０の排他待ポインタ、３３・・・共通デー
タ領域４０の排他待行列、４０・・・共通データ領域、
５０・・・プログラム（Ｘ）、６０・・・プログラム（
Ｙ）。
Claims (1)
- メモリ共有型マルチプロセッサシステムにおいて、プロ
セッサ間の排他制御を行うため、そのプロセッサ間の共
通データ領域に対し、その領域が排他状態であるか否か
を示す排他情報、および、排他状態である場合に、その
排他状態が解けるのを待合せる排他待行列、および、あ
るタスクがどの共通データ領域を排他状態にしているか
、又は、その排他状態が解けるのを待合せているかを示
す排他ＩＤ、および、前記共通データ領域を排他状態に
する排他開始制御、前記共通データ領域の排他状態を解
く排他終了制御、Ｉ／Ｏ終了待などのイベントの終了を
待合せする際、そのタスクが排他状態にしている共通領
域の排他状態を解くイベント待制御、前記イベントが終
了した場合に、そのタスクがイベント待になる時点で排
他状態にしていた共通領域を排他状態にするイベント終
了制御を含むタスク制御機構を有することを特徴とする
マルチプロセッサ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3414590A JPH03237554A (ja) | 1990-02-14 | 1990-02-14 | マルチプロセッサ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3414590A JPH03237554A (ja) | 1990-02-14 | 1990-02-14 | マルチプロセッサ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03237554A true JPH03237554A (ja) | 1991-10-23 |
Family
ID=12406039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3414590A Pending JPH03237554A (ja) | 1990-02-14 | 1990-02-14 | マルチプロセッサ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03237554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011158441A1 (ja) * | 2010-06-17 | 2011-12-22 | 日本電気株式会社 | データ処理装置および方法、そのプロセッサユニット |
-
1990
- 1990-02-14 JP JP3414590A patent/JPH03237554A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011158441A1 (ja) * | 2010-06-17 | 2011-12-22 | 日本電気株式会社 | データ処理装置および方法、そのプロセッサユニット |
| JP5737290B2 (ja) * | 2010-06-17 | 2015-06-17 | 日本電気株式会社 | データ処理装置および方法、そのプロセッサユニット |
| US9158542B2 (en) | 2010-06-17 | 2015-10-13 | Nec Corporation | Data processing device and method, and processor unit of same |
| US9389864B2 (en) | 2010-06-17 | 2016-07-12 | Nec Corporation | Data processing device and method, and processor unit of same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dubois et al. | Synchronization, coherence, and event ordering in multiprocessors | |
| US5727203A (en) | Methods and apparatus for managing a database in a distributed object operating environment using persistent and transient cache | |
| US4809168A (en) | Passive serialization in a multitasking environment | |
| US6112222A (en) | Method for resource lock/unlock capability in multithreaded computer environment | |
| US5257372A (en) | Methods for efficient distribution of parallel tasks to slave processes in a multiprocessing system | |
| US5966543A (en) | Method of using collaborative spinlocks to provide exclusive access to a resource in a multiprocessor computer system | |
| JPH06222936A (ja) | 共用変数の値を更新する方法 | |
| EP1880289A1 (en) | Transparent support for operating system services | |
| US6105050A (en) | System for resource lock/unlock capability in multithreaded computer environment | |
| JPH03237554A (ja) | マルチプロセッサ制御方式 | |
| JP3422504B2 (ja) | タスク間排他制御方法 | |
| JPH07319716A (ja) | 計算機システムの資源の排他制御方式 | |
| JP2553526B2 (ja) | マルチタスク処理装置 | |
| Hermannsson et al. | Fast locks in distributed shared memory systems | |
| US11809219B2 (en) | System implementing multi-threaded applications | |
| Barton et al. | Beyond Threads: Resource Sharing in UNIX. | |
| JPH036654A (ja) | 相互排除方式 | |
| Guptha | Multithreaded programming in a Microsoft Win32* environment | |
| JPH04360265A (ja) | データ分散を扱う並列トランザクション処理システム | |
| Blewett et al. | Basic Thread Safety | |
| JP3764282B2 (ja) | プログラム制御システムの制御装置 | |
| Price | Multlprocessmg made easy | |
| Hermannsson et al. | Appeared in HICSS 1994 Fast Locks in Distributed Shared Memory Systems | |
| JPS62293372A (ja) | マスタスレ−ブプロセツサ | |
| JPH0364888B2 (ja) |