JPH03233517A - Image converter - Google Patents

Image converter

Info

Publication number
JPH03233517A
JPH03233517A JP3067390A JP3067390A JPH03233517A JP H03233517 A JPH03233517 A JP H03233517A JP 3067390 A JP3067390 A JP 3067390A JP 3067390 A JP3067390 A JP 3067390A JP H03233517 A JPH03233517 A JP H03233517A
Authority
JP
Japan
Prior art keywords
picture element
pixel
element unit
display
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3067390A
Other languages
Japanese (ja)
Inventor
Akira Miki
明 三城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP3067390A priority Critical patent/JPH03233517A/en
Publication of JPH03233517A publication Critical patent/JPH03233517A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To allow the easy restoration of images and the displaying with fewer signal lines by disposing plural kinds of the picture element unit groups constituted of plural pieces of picture elements on a substrate and forming these groups in such a manner that one piece of the picture element is subjected to driving control by being attributed simultaneously to different kinds of the picture element unit groups. CONSTITUTION:The many 1st picture element units constituted of plural pieces of the picture elements are disposed on a lower substrate side and the many 2nd picture element units varying from these 1st picture element units are also disposed. These units are so constituted that one piece of the picture element is subjected to driving control by being attributed simultaneously to these different picture element unit groups. Namely, two kinds of the picture element unit groups; the picture element unit 1a... group belonging to the odd lines and rows in, for example, data lines 5 and address lines 6 and the picture element unit 1b... group belonging to the odd lines and rows, are respectively disposed in the form of a matrix. The constitution in which one piece of the picture element is subjected to driving control by being attributed simultaneously to these different picture element unit groups is adopted. The display defects are relieved in this way and the displaying with the fewer signal lines is possible. In addition, the easy and sure control of gradation characteristics is possible as well.

Description

【発明の詳細な説明】 11上り剋貝公工 本発明はフラットパネル形デイスプレィなどの映像表示
用デイスプレィの各画素を駆動制御する画像変換装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image conversion device for driving and controlling each pixel of a video display such as a flat panel display.

従来の技術 近年高度情報化が進むにつれて映像表示用デイスプレィ
の分野においでは、デイスプレィのより層の高精細化及
び高輝度化が望まれている。
2. Description of the Related Art In recent years, with the advancement of information technology, in the field of displays for displaying images, there has been a desire for displays with higher definition and higher brightness.

二の種のデイスプレィとしては現在家庭用やその他はと
んどの分野においてCRT(CathodeRay T
ube :陰極線管〕形デイスプレィがその主流を占め
ているが、次第に小形、軽量、低消費電力であって、し
かも高画質化が可能なフラットパネル形デイスプレィへ
の要望が高まってきている。
The second type of display currently used in home and other fields is CRT (Cathode Ray T).
Cathode ray tube (UBE) type displays are the mainstream, but there is an increasing demand for flat panel displays that are smaller, lighter, have lower power consumption, and can provide higher image quality.

フラットパネル形デイスプレィのうち液晶を用いた液晶
デイスプレィ(!:1quid Crystal !2
isplay:LCD1は現在もっとも広く用いられ、
将来性の高いデイスプレィである。
Among flat panel displays, liquid crystal displays that use liquid crystals (!:1quid Crystal !2
isplay:LCD1 is currently the most widely used,
It is a display with great future potential.

このLCDの駆動方式としては、単純マトリクス駆動方
式やアクティブマトリクス駆動方式等がある。そして、
このうちアクティブマトリクス駆動方式は各画素ごとに
能動素子を配設してこれら各画素を独立的に駆動制御す
るものである。したがって、原理的には各画素ごとに1
00%近いデユーティ比で駆動することができ、画素の
コントラスト比を大きく取ることが可能である。
Examples of driving methods for this LCD include a simple matrix driving method and an active matrix driving method. and,
Among these, the active matrix driving method is a method in which an active element is provided for each pixel and each pixel is independently driven and controlled. Therefore, in principle, 1
It is possible to drive at a duty ratio close to 0.00%, and it is possible to increase the contrast ratio of pixels.

また、前記能動素子としては、例えば多結晶ジノコン(
Poly−5i )やアモルファスシリコン(’a−5
i:H1を用いた薄膜トランジスタ(Thin Fil
m Transistor ; T F T )がある
。このTPTは、比較的低〆温(300°C〜600℃
)でもって石英やガラス基板等の透明基板上に形成する
ことができ、しかも連続的な成膜により膜界面の清浄性
が保たれる等の長所を有している。
Further, as the active element, for example, polycrystalline Zinocon (
Poly-5i) and amorphous silicon ('a-5
Thin film transistor using i:H1
mTransistor; TFT). This TPT has a relatively low temperature (300°C to 600°C).
), it can be formed on a transparent substrate such as a quartz or glass substrate, and has the advantage that the continuous film formation maintains the cleanliness of the film interface.

次に、従来のTFTLCDについて説明する。Next, a conventional TFTLCD will be explained.

第10図はアクティブマトリクス駆動方式を採用した下
部電極基板50の要部の平面図、第11図はTFTLC
Dの要部の正面断面図、第12図はアクティブマトリク
ス回路の概略を模式的に示した回路図である。
FIG. 10 is a plan view of the main part of the lower electrode substrate 50 adopting the active matrix driving method, and FIG. 11 is a TFTLC.
FIG. 12 is a front sectional view of the main part of D, and is a circuit diagram schematically showing the outline of the active matrix circuit.

第10図及び第11図に示したように、下部電極基板5
0において、第1のガラス基板51の上面には、縮方向
に多数のデータライン52・・・が形成され、横方向に
多数のアドレスライン53・・・が形成され、さらにこ
れらデータライン52・・・とアドレスライン53・・
・どの交点近傍にTFT54・・・が形成されている。
As shown in FIGS. 10 and 11, the lower electrode substrate 5
0, on the upper surface of the first glass substrate 51, a large number of data lines 52 . ...and address line 53...
- Near which intersection is the TFT 54... formed?

TFT54は、第11図に示したように、ゲート電極5
5とドレイン電極56及びソース電極57との間に、ゲ
ート絶縁層58、a−5i+Hからなる半導体層59、
オーミックコンタクト層60が順次積層されることによ
り構成されている。アドレスライン53はゲート電極5
5に兼用されており、また、データライン52はドレイ
ン電極56に接続され、さらにソース電極57はゲート
絶縁層58上に形成された画素電極61に接続されてい
る。
As shown in FIG. 11, the TFT 54 has a gate electrode 5.
5 and the drain electrode 56 and source electrode 57, a gate insulating layer 58, a semiconductor layer 59 made of a-5i+H,
It is constructed by sequentially stacking ohmic contact layers 60. The address line 53 is the gate electrode 5
Further, the data line 52 is connected to a drain electrode 56, and the source electrode 57 is connected to a pixel electrode 61 formed on the gate insulating layer 58.

下部電極基板50の上方には上部電極基板62が配設さ
れており、この上部電極基板62は透明材料で形成され
た対向電極63と第2のガラス基板64とを備えている
An upper electrode substrate 62 is disposed above the lower electrode substrate 50, and the upper electrode substrate 62 includes a counter electrode 63 made of a transparent material and a second glass substrate 64.

さらに、下部電極基板50と上部電極基板62との間に
はT N (Twisted Nematicl形の液
晶層65が形成されており、また、第1のガラス基板5
1の下面、及び第2のガラス基板64の上面には偏光フ
ィルム66.67が貼着され、入射光の偏光を制御して
いる。
Further, a twisted nematic liquid crystal layer 65 is formed between the lower electrode substrate 50 and the upper electrode substrate 62, and the first glass substrate 5
Polarizing films 66 and 67 are attached to the lower surface of the glass substrate 1 and the upper surface of the second glass substrate 64 to control the polarization of incident light.

また、データライン52及びアドレスライン53は、第
12図に示したように、夫々信号電圧駆動回路68及び
ゲート電圧駆動回路69に接続されている。
Further, the data line 52 and address line 53 are connected to a signal voltage drive circuit 68 and a gate voltage drive circuit 69, respectively, as shown in FIG.

このように構成されたTFTLCDにおいては以下の原
理により画像表示が行なわれる。すなわち、ゲート電圧
駆動回路69からアドレスライン53にゲート電圧が印
加され、信号電圧駆動回路68からデータライン52に
トレイン電圧が印加される。二の結果画素電極61側に
ソース電圧がかかり、対向電極63との間に電界が生じ
て、液晶層65における液晶の配向方向が変化する。液
晶の配向変化により、・透過光がオンオ)され、画像表
示が行なわれる。上記TFTLCDにおいては、以上の
ような駆動方式を全アドレスライン53・・・および全
データライン52・・・について順次走査しながら、所
望の画像表示が行なわれる。
In the TFTLCD configured in this way, image display is performed according to the following principle. That is, a gate voltage is applied from the gate voltage driving circuit 69 to the address line 53, and a train voltage is applied from the signal voltage driving circuit 68 to the data line 52. As a result of (2), a source voltage is applied to the pixel electrode 61 side, an electric field is generated between it and the counter electrode 63, and the alignment direction of the liquid crystal in the liquid crystal layer 65 changes. By changing the orientation of the liquid crystal, the transmitted light is turned on and off, and an image is displayed. In the TFTLCD, a desired image is displayed by sequentially scanning all the address lines 53 . . . and all the data lines 52 . . . using the driving method described above.

発明が解決しようとする課題 上述′、たように、上記TFTLCDはアドレスライン
531びデータライン52を走査させてTFTE54を
オンオフすることにより各画素を駆動させている。した
がって、TFT54・・・に欠陥(動作不良)、あるい
はデータライン52・・・やアドレスライン53・・・
に断線等が発生すると、前記欠陥箇所の画素や断線した
ライン上の画素は表示欠陥となる。そして、このような
表示欠陥が上記TFTLCDに発生した場合、このTF
TLCDは表示装置としての機能を十分に果たすことが
できないこととなる。
Problems to be Solved by the Invention As mentioned above, the TFTLCD drives each pixel by scanning the address line 531 and the data line 52 and turning on and off the TFTE 54. Therefore, there is a defect (malfunction) in the TFT 54... or the data line 52... or the address line 53...
If a disconnection or the like occurs, the pixels at the defective location or the pixels on the disconnected line will become a display defect. If such a display defect occurs in the TFTLCD, this TF
This means that the TLCD cannot fully function as a display device.

したがって、全画素に亙ってこれら表示欠陥の生じるこ
とがないLCDを作製することが望まれる。特に、LC
Dは今後ますます大面積化、高画質化(高精細化)され
てゆくことが必至であり、基板内の欠陥部分が救済され
、充分な表示性能が確保されたLCDを製作してゆくこ
とが大きな課題となってきている。
Therefore, it is desired to manufacture an LCD in which these display defects do not occur over all pixels. In particular, L.C.
It is inevitable that D will become larger in area and higher in image quality (higher definition) in the future, and it is necessary to repair defective parts in the substrate and manufacture LCDs that ensure sufficient display performance. has become a major issue.

また、上記LCDにおいて、表示画面の濃淡を段階的に
変化させる階調表示は、TFT54・・・に印加される
ゲート電圧又はドレイン電圧を段階的に変化させ、TF
T54・・・に流れるドレイン電流を制御することによ
り行なわれている。しかし、高階調表示を行なう場合に
おいては、TPT54・・・に印加される最高電圧が高
くなる。このため、TFT54・・・における閾値電圧
の変動等が生じ、TFT54・・・の特性が不安定とな
り、階調表示を制御することが困難になるといった課題
もあった。
In addition, in the above LCD, the gradation display that changes the density of the display screen in steps is achieved by changing the gate voltage or drain voltage applied to the TFTs 54 in steps.
This is done by controlling the drain current flowing through T54... However, when performing high gradation display, the maximum voltage applied to the TPTs 54 becomes high. Therefore, the threshold voltage of the TFTs 54, etc. fluctuates, and the characteristics of the TFTs 54 become unstable, making it difficult to control gradation display.

また、上記LCDにおいて、高精細化された画面を実現
する手段としては、画素密度及び信号線を増加させるこ
とが考えられる。信号線を増加させた場合においては情
報量が必然的に増大するため、信号電圧駆動回路68、
ゲート電圧駆動回路69あるいはTFT54・・・の作
動の高速化が要求される。しかし回路内における配線抵
抗等のため、信号電圧駆動回路68、ゲート電圧駆動回
路69あるいはTFT54・・・の充分な高速化を図る
ことができないという課題があった。
Furthermore, in the above LCD, increasing the pixel density and the number of signal lines can be considered as a means of realizing a high-definition screen. Since the amount of information inevitably increases when the number of signal lines is increased, the signal voltage drive circuit 68,
It is required that the gate voltage drive circuit 69 or the TFT 54 operate at high speed. However, there is a problem in that it is not possible to sufficiently increase the speed of the signal voltage drive circuit 68, gate voltage drive circuit 69, or TFT 54 due to wiring resistance in the circuit.

本発明は上記課題に鑑みなされたものであって1表示欠
陥を救済すると共に、階調性に(iれた鮮明な画像表示
が可能で、しかも信号線を増加させずに作動の高速化が
図れる画像変換装置を提供することを目的としている。
The present invention has been developed in view of the above problems, and is capable of resolving display defects, displaying clear images with improved gradation, and speeding up operation without increasing the number of signal lines. The purpose of the present invention is to provide an image conversion device that can convert images into images.

課硬を解決するための ! 上記目的を達成するために本発明に係る画像変化装置は
、下部基板側に複数個の画素から構成された第1の画素
ユニットが多数配設されると共に、これら第1の画素ユ
ニットとは異なる第2の画素ユニットも多数配設され、
1個の画素がこれら異なる画素ユニット群に同時に属し
て駆動制御されることを特徴としている。
To solve the hard work! In order to achieve the above object, an image changing device according to the present invention includes a plurality of first pixel units each including a plurality of pixels disposed on the lower substrate side, and a different number of first pixel units from the first pixel units. A large number of second pixel units are also arranged,
It is characterized in that one pixel belongs to these different pixel unit groups at the same time and is driven and controlled.

■ 上記した構成によれば、複数個の画素から構成される画
素ユニット群の複数種が基板上に配設され、1個の画素
が異なる種類の画素ユニット群に同時に属して駆動制御
されるので、表示欠陥が救済され、少ない信号線による
表示が可能になるとともに、階調性の制御も容易かつ確
実に行なえることとなる。
■ According to the above configuration, multiple types of pixel unit groups each consisting of a plurality of pixels are arranged on the substrate, and one pixel simultaneously belongs to different types of pixel unit groups and is driven and controlled. Display defects can be repaired, display can be performed with fewer signal lines, and gradation can be controlled easily and reliably.

衷立廻 以下、本発明に係る実施例を図面に基づいて説明する。roundabout Embodiments according to the present invention will be described below based on the drawings.

第2図においで、lは1つの画素ユニットを示しており
、この画素ユニット1は、正方形形状に配列された4個
の画素電極2a〜2dと、これら画素電極2a〜2d間
の中心に配設された第1のM OS F E T (M
etal 0xide Sem1conductor 
FieldEffect Transistorl 3
とを含んで構成されている。
In FIG. 2, l indicates one pixel unit, and this pixel unit 1 has four pixel electrodes 2a to 2d arranged in a square shape and is arranged at the center between these pixel electrodes 2a to 2d. The first MOS FET (M
etal Oxide Sem1conductor
Field Effect Transistor 3
It is composed of:

また、第1のMOSFET3は、そのソース電極(図示
せず)を介して画素電極2a〜2dの夫々に接続されて
いる。すなわち、第1のMOSFET3と4個の画素電
極2a〜2dとが略X形状に接続されている。
Further, the first MOSFET 3 is connected to each of the pixel electrodes 2a to 2d via its source electrode (not shown). That is, the first MOSFET 3 and the four pixel electrodes 2a to 2d are connected in a substantially X shape.

1個の画素電極2a・・・に対応する各画素は液晶セル
で構成し、実験を行なった。画素は液晶セル本体内にT
N形の液晶が内蔵されており、また各画素はその基板サ
イズが20mmX 20mm、ギャップが8μmtであ
って、有効表示部のサイズが15mmX 15mmとな
るように形成されている。
Each pixel corresponding to one pixel electrode 2a... was constructed with a liquid crystal cell, and the experiment was conducted. The pixels are T inside the liquid crystal cell body.
An N-type liquid crystal is built in, and each pixel is formed so that the substrate size is 20 mm x 20 mm, the gap is 8 μm, and the effective display area size is 15 mm x 15 mm.

尚、前記液晶は、誘電異方性ΔεがΔε=+3、屈折率
異方性ΔnがΔn=0.13のものを使用しでいる。
The liquid crystal used has a dielectric anisotropy Δε=+3 and a refractive index anisotropy Δn=0.13.

二のように構成された画素ユニットlにおいては、第1
のMOSFET3に所定の電圧が印加された場合、4個
の画素電極2a〜2dが同時に駆動されることとなる。
In the pixel unit l configured as shown in FIG.
When a predetermined voltage is applied to the MOSFET 3, the four pixel electrodes 2a to 2d are driven simultaneously.

第1図は本発明に係る画像変換装置の下部基板側の一実
施例を示した模式的平面図である。
FIG. 1 is a schematic plan view showing an embodiment of the lower substrate side of the image conversion device according to the present invention.

この画像変換装置は、平面視において、多数の上記画素
ユニットト・・がマトリクス状に配設され、さらに画素
電極2a・・・の両側であってその縦方向には多数のデ
ータライン(信号線)5・・・が配設され、横方向には
多数のアドレスライン(信号線)6・・・がデータライ
ン5・・・と直交して配設されている。
This image conversion device has a large number of pixel units arranged in a matrix in a plan view, and a large number of data lines (signal lines) on both sides of the pixel electrodes 2a in the vertical direction. )5... are arranged, and a large number of address lines (signal lines) 6... are arranged in the horizontal direction perpendicular to the data lines 5....

さらに、画素ユニットト・・間であってデータライン5
・・・とアドレスライン6・・・の各交点には第2のM
OSFET (第2の能動素子)7・・・が配設されて
いる。また、第1及び第2のMOSFET3.7のトレ
イン電極は夫々データライン5に接続され、第1及び第
2のMOSFET3.7のゲート電極は夫々アドレスラ
イン6に接続されている。
Further, between the pixel units and the data line 5
. . . and the address line 6 . . .
OSFET (second active element) 7... are arranged. Furthermore, the train electrodes of the first and second MOSFETs 3.7 are connected to the data line 5, respectively, and the gate electrodes of the first and second MOSFETs 3.7 are connected to the address line 6, respectively.

そして、第3図に示したように、第2のMOSFET7
を中心としで考えると、4個の画素ユニットl’a、l
a、1’b、1bが互いに接続され、画素ユニットパタ
ーン8が形成された構成となっている。そして、データ
ライン5及びアドレスライン6に信号が印加されて第2
のMOSFET7が作動すると、画素ユニットパターン
8の4個の画素ユニット1a、1a、1b、1bが同時
に駆動される。
Then, as shown in FIG. 3, the second MOSFET 7
Considering that the center is the four pixel units l'a, l
a, 1'b, and 1b are connected to each other to form a pixel unit pattern 8. Then, a signal is applied to the data line 5 and the address line 6, and the second
When the MOSFET 7 is activated, the four pixel units 1a, 1a, 1b, and 1b of the pixel unit pattern 8 are simultaneously driven.

すなわち、データライン5及びアドレスライン6におい
て、奇数行列に属する画素ユニット1a・・・群(図中
黒丸で接続部を示す)と、偶数行列に属する画素ユニッ
1−1b・・・群(図中白丸で接続部を示す)との2 
f! W−mの画素ユニット群がそれぞれマトリクス状
に配置され、これら異なる画素ユニット群に1個の画素
が同時に属して駆動制御される構成となっている。また
、換言すればこれらの画素ユニット1a・・・、lb・
・・は、画素ユニット1a・・・の一部と画素ユニット
1b・・・の一部とが重なり合った如くに縦横に配設さ
れている。例えば、図中、上から4番目のアドレスライ
ン6と左から4番目のデータライン5に属する画素ユニ
ット(このような番地表示を(4,4)と記す)は4個
の画素電極2a・・・を有しているが、その内、図中、
右上に位置する画素電極2dは、(3,5)の画素ユニ
ットに属する図中、左下に位置する画素電極2bと重な
り合った如くに構成されているのである。
That is, in the data line 5 and the address line 6, the pixel units 1a... group belonging to odd-numbered matrices (connections are indicated by black circles in the figure) and the pixel units 1-1b... group belonging to even-numbered matrices (in the figure 2 with white circles indicating connections)
f! W-m pixel unit groups are arranged in a matrix, and one pixel belongs to each of these different pixel unit groups at the same time and is driven and controlled. In other words, these pixel units 1a..., lb.
... are arranged vertically and horizontally so that a part of the pixel unit 1a ... and a part of the pixel unit 1b ... overlap. For example, in the figure, a pixel unit belonging to the fourth address line 6 from the top and the fourth data line 5 from the left (such address display is written as (4, 4)) has four pixel electrodes 2a...・In the figure,
The pixel electrode 2d located at the upper right is configured to overlap the pixel electrode 2b located at the lower left in the figure, which belongs to the pixel unit (3, 5).

また、画素の階調性はMOSFETに流れる駆動電流に
比例する。したがって、第2のMOSFET7の作動に
より駆動される画素は、第1のMOSFET3の作動−
により駆動される画素に比べ、そのコントラスト比は1
/4となる。すなわち、第2図に示した画素ユニット1
が第1のMOSFET3により駆動された場合と第3図
に示した画素ユニットLa、la、lb、1bが第2の
MOSFET7により駆動された場合との階調性(コン
トラスト比)を比較すると、後者は前者の1/4となる
。また、画素ユニットパターン8において、第2のMO
SFET7の近傍に位置する画素は、上述の如く重なり
合っているため、その周囲に位置する画素と比べ、階調
性の強度は2倍となる。
Furthermore, the gradation of a pixel is proportional to the drive current flowing through the MOSFET. Therefore, the pixel driven by the operation of the second MOSFET 7 is driven by the operation of the first MOSFET 3.
Its contrast ratio is 1 compared to the pixel driven by
/4. That is, the pixel unit 1 shown in FIG.
Comparing the gradation (contrast ratio) between the case where is driven by the first MOSFET 3 and the case where the pixel units La, la, lb, 1b shown in FIG. 3 are driven by the second MOSFET 7, the latter is 1/4 of the former. Furthermore, in the pixel unit pattern 8, the second MO
Since the pixels located near the SFET 7 overlap each other as described above, the intensity of gradation is twice as high as that of the pixels located around it.

また、第1図において、(4,4)に配設された第1の
MOSFET3により駆動される画素ユニット1は、(
4,4)の第1のMOSFET3以外の第1あるいは第
2のMOSFET3.7の駆動によっても画像表示され
る。第1表は画素電極2a、2b、2C12dに相当す
る部分が、r4.4)以外(7Th’l05FET3.
7により駆動される場合を示しでいる。
In addition, in FIG. 1, the pixel unit 1 driven by the first MOSFET 3 arranged at (4, 4) is (
An image is also displayed by driving the first or second MOSFET 3.7 other than the first MOSFET 3 of 4 and 4). In Table 1, the portions corresponding to the pixel electrodes 2a, 2b, and 2C12d are 7Th'l05FET3.
7 is shown.

第  1  表 この第1表に示したように、画素電極2a、2b、2C
12dは(4,4)のMOSFET3が故障しても周囲
に位置するMOSFET3.7が作動すると、これら画
素電極2a、2b、2C2dに相当する箇所の画像表示
がなされ、表示欠陥が救済されることとなる。また、す
べてのMOSFET3.7が正常に作動する場合におい
ては、画素が重畳的に駆動されることとなり、MOSF
ET3.7へのオン/オフ信号の2値信号のみて、画素
の階調性を種々変えることができ階調性を制御すること
ができる。すなわち、画素のコントラストはMOS F
 ET 3.7の駆動に関与する画素の密集度に応じて
変化させることができることとなる。
Table 1 As shown in Table 1, pixel electrodes 2a, 2b, 2C
12d indicates that even if the MOSFET 3 at (4, 4) fails, when the surrounding MOSFET 3.7 is activated, images are displayed at the locations corresponding to these pixel electrodes 2a, 2b, and 2C2d, and the display defect is repaired. becomes. In addition, when all MOSFETs 3.7 operate normally, the pixels are driven in a superimposed manner, and the MOSFETs
The gradation of the pixel can be changed in various ways and the gradation can be controlled using only the binary signal of the on/off signal to the ET3.7. In other words, the pixel contrast is MOS F
This means that it can be changed depending on the density of pixels involved in driving the ET 3.7.

しかして、本実施例に係る画像変換装置においては、ニ
ューラルネットワークモデルに類似した機構でもって画
素が駆動され、画像表示が行なわれる。
In the image conversion device according to this embodiment, pixels are driven by a mechanism similar to a neural network model, and images are displayed.

ニューラルネットワークモデルとは、第4図に示したよ
うに、多数の入力信号X 1. X 2・・・xoが演
算部9に入力された場合、この演算部9でf=ΣWi 
X+  (i=1.2、・・・、n)の演算がなされ、
関数fの値がある閾値を越えると開数fの有する一定の
入力出力特性に従って出力信号yが発せられるように構
成されたモデルをいい、wlは重み係数を表わす。本実
施例においては、画素を構成している液晶は、第5図に
示したような印加電圧−透過率特性を有しており、閾値
電圧71以上の電圧を印加すると透過率は急激に上昇す
る。
As shown in FIG. 4, the neural network model consists of a large number of input signals X1. When X 2...xo is input to the calculation unit 9, this calculation unit 9 calculates f=ΣWi
The calculation of X+ (i=1.2,...,n) is performed,
This is a model configured such that when the value of a function f exceeds a certain threshold, an output signal y is generated according to a fixed input/output characteristic of a numerical number f, and wl represents a weighting coefficient. In this example, the liquid crystal constituting the pixel has an applied voltage-transmittance characteristic as shown in FIG. do.

つまり、上記ニューラルネットワークモデルにおいて、
入力信号X、が画素電極2a・・・へのMOSFET3
.7からの入力に対応し、出力信号yは表示された画素
2のコントラスト比に対応する。
In other words, in the above neural network model,
The input signal X is connected to the MOSFET 3 to the pixel electrode 2a...
.. 7, and the output signal y corresponds to the contrast ratio of the displayed pixel 2.

また、重み係数W、は自己又は周辺部の駆動により上昇
した画素電極2a・・・における電位に対応し、関数f
は印加電圧−透過率特性に対応する。つまり、印加電圧
に対応してその透過率が変化し、ある特定の画素の電位
が闇値電圧V1を越えた時点でその画素がONされる。
Further, the weighting coefficient W corresponds to the potential at the pixel electrode 2a... that has increased due to driving of itself or the peripheral part, and the weighting coefficient W corresponds to the potential at the pixel electrode 2a...
corresponds to the applied voltage-transmittance characteristic. That is, the transmittance changes in accordance with the applied voltage, and when the potential of a certain pixel exceeds the dark value voltage V1, that pixel is turned on.

また印加電圧の電圧値によって駆動される画素の階調性
が制御されることとなる。このようにアドレスライン5
及びデータライン6に印加されるゲート電圧及びドレイ
ン電圧がオン/オフの2値信号であっても画素は種々の
階調性を有して表示させることができる。
Furthermore, the gradation of the driven pixel is controlled by the voltage value of the applied voltage. Address line 5 like this
Even if the gate voltage and drain voltage applied to the data line 6 are on/off binary signals, the pixels can be displayed with various gradations.

第6図〜第9図は、ある特定番地のMOSFET3.7
に駆動パルス電圧を印加した場合における表示パターン
の具体例を示した図である。尚、MOSFET3.7の
駆動パルス電圧はゲート電圧を4■、ドレイン電圧を±
2vに設定し、駆動周波数を30)(z、パルス幅を1
m5ecに設定して行なった。
Figures 6 to 9 show MOSFET 3.7 at a specific address.
FIG. 3 is a diagram showing a specific example of a display pattern when a driving pulse voltage is applied to the display pattern. In addition, the drive pulse voltage of MOSFET3.7 is gate voltage 4μ, drain voltage ±
Set to 2v, drive frequency to 30)(z, pulse width to 1
This was done by setting m5ec.

第6図は(3,4)(4,4)(5,4)(4,3)(
4,5)のMOSFET3.7・・・(図中、ム印で示
す)を駆動させた場合における階調表示を示したもので
ある。すなわち、(3,4)(5,4)(4,3)(4
,5)のMOSFET7の作動は、第3区に示した画素
ユニットパターン8が駆動される場合を示しており、第
7図(a)の斜線部で示した画素が駆動される。またM
OSFET7の近傍の4個の画素は画素ユニット同士の
重なり合いのため、周囲の画素に比べ2倍のコントラス
ト比を有している。また、(4,4)のMOSFET3
は、第2図に示した画素ユニットlが駆動される場合を
示しており、第7図(b)の斜線部で示した画素が駆動
される。そして、第6図は、これら各画素が全て駆動し
て重なり合った場合における各画素の階調強度を数値表
示で示している。図中、黒枠で囲んだ部分が表示画面に
表示される表示パターンを示している。この第6図から
明らかなように、信号電圧がオン/オフの2値信号であ
るにもかかわらず、階調強度1.2.3.7の表示パタ
ーンを画像表示することができる。
Figure 6 shows (3, 4) (4, 4) (5, 4) (4, 3) (
4 and 5) are driven. That is, (3,4)(5,4)(4,3)(4
, 5) shows the case where the pixel unit pattern 8 shown in the third section is driven, and the pixels shown in the shaded area in FIG. 7(a) are driven. Also M
The four pixels near the OSFET 7 have a contrast ratio twice that of the surrounding pixels because the pixel units overlap each other. Also, MOSFET3 of (4,4)
7 shows a case where the pixel unit l shown in FIG. 2 is driven, and the pixels shown in the shaded area in FIG. 7(b) are driven. FIG. 6 shows numerically the gradation intensity of each pixel when all of these pixels are driven and overlapped. In the figure, a portion surrounded by a black frame indicates a display pattern displayed on the display screen. As is clear from FIG. 6, even though the signal voltage is a binary signal of on/off, a display pattern with a gradation intensity of 1.2.3.7 can be displayed as an image.

第8図は(4,7)(8,7)(6,5)(6,9)(
図中、ム印で示す)のMOSFET7・・・を駆動させ
た場合の表示パターンを図示したものであって、上述と
同様の原理により略円形形状の表示パターンが表示画面
に表示される。この場合の階調表示としては、β情調強
度1と、2との2階調表示がなされる。
Figure 8 shows (4, 7) (8, 7) (6, 5) (6, 9) (
This figure shows a display pattern when the MOSFETs 7 (indicated by square marks in the figure) are driven, and a substantially circular display pattern is displayed on the display screen according to the same principle as described above. The gradation display in this case is a two-gradation display of β tone intensities 1 and 2.

また、第9図は(3,6)(9,6)(6,3)(6,
9)(図中、ム印で示す)のMOSFET7に電圧を印
加した場合の表示パターンを示している。この場合は略
環状に画像表示がなされ、第3図に示した画素ユニット
パターンが独立的に駆動された状態が画像表示される。
Also, Figure 9 shows (3, 6) (9, 6) (6, 3) (6,
9) (indicated by a square in the figure) shows a display pattern when a voltage is applied to the MOSFET 7. In this case, the image is displayed in a substantially circular shape, and the state in which the pixel unit patterns shown in FIG. 3 are independently driven is displayed as an image.

このように上記実施例においては複数個の画素からなる
画素ユニット1が、第1及び第2のMOSFET3.7
により駆動制御されるので、夫々の画素電極2a・・・
が複数個のMOSFET3・・・7・・・により駆動可
能となり、表示欠陥の救済がなされ、表示特性の劣化を
防止することができると共に、信号電圧がオンオフの2
値信号であっても種々の階調表示が可能となる。
In this way, in the above embodiment, the pixel unit 1 consisting of a plurality of pixels is connected to the first and second MOSFETs 3.7.
Since each pixel electrode 2a...
can be driven by multiple MOSFETs 3...7..., display defects can be repaired, and deterioration of display characteristics can be prevented.
Even if it is a value signal, it is possible to display various gradations.

また、アドレスライン5・・・とデータライン6・・・
の交点に配設されるMOSFET3・・・、7・・・の
個数については1個に限定されることはない。例えば、
前記1つの交点に4個のM OS F E Tを設け、
これらMOSFETを夫々の画素に接続し、これら画素
が夫々のMOSFETにより駆動されるように構成して
もよい。
Also, address line 5... and data line 6...
The number of MOSFETs 3..., 7... disposed at the intersections is not limited to one. for example,
four MOSFETs are provided at the one intersection;
These MOSFETs may be connected to respective pixels, and the pixels may be configured to be driven by the respective MOSFETs.

さらに、上記実施例においては能動素子がMOSFET
で構成された例を示したが、能動素子をTPTで構成し
てもよい。
Furthermore, in the above embodiment, the active element is a MOSFET.
Although an example is shown in which the active element is composed of TPT, the active element may be composed of TPT.

また、上記実施例においてはアドレスライン6・・・と
データライン5・・・の各交点にMOSFET3・・・
あるいは7・・・が配設され、これらMOSFET3・
・・、7・・・により複数個の画素を駆動制御している
が、前記MOSFET3・・・、7・・・に代えて、ア
ドレスライン6・・・とデータライン5・・・の各交点
からリード線を引き出し、スイッチング機能を有する駆
動制御機構にこれらリード線を接続し、前記駆動制御機
構を介して夫々の画素を駆動させるように構成すること
も可能である。
Further, in the above embodiment, MOSFETs 3... are placed at each intersection of the address lines 6... and the data lines 5...
Alternatively, MOSFET 7... is arranged, and these MOSFETs 3.
..., 7... drive and control a plurality of pixels, but instead of the MOSFETs 3..., 7..., each intersection of the address line 6... and the data line 5... It is also possible to draw out lead wires from the pixel, connect these lead wires to a drive control mechanism having a switching function, and drive each pixel via the drive control mechanism.

このようにMOSFET3・・・、7・・・に代えてリ
ード線を接続し、前記駆動制御機構により第6図、第8
図、及び第9図と同一番地に±4■の交流電圧を連続的
に印加したところ、第6図、第8図及び第9図と同様の
表示パターンが得られた。
In this way, the lead wires are connected in place of MOSFETs 3..., 7..., and the drive control mechanism is used as shown in FIGS.
When an alternating current voltage of ±4 square meters was continuously applied to the same location as in FIGS. 6, 8, and 9, display patterns similar to those in FIGS. 6, 8, and 9 were obtained.

尚、本発明は上記実施例に限定されることはなく要旨を
逸脱しない範囲において変更可能である。例えば画素の
形状についても正方形形状に限定されることはなく、長
方形形状やそれ以外の形状であってもよい。但し、画素
ユニットを効率よく配列するためには正方形形状又は長
方形形状が望ましい。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be modified within the scope of the invention. For example, the shape of the pixel is not limited to a square shape, and may be a rectangular shape or any other shape. However, in order to efficiently arrange the pixel units, a square or rectangular shape is desirable.

また、画素を構成する物質についても液晶系に限定され
ることはなく、発光ダイオード(LED)等、閾値電圧
を有するその他の電荷発光物質を使用することもできる
Furthermore, the material constituting the pixel is not limited to liquid crystal materials, and other charge-emitting materials having a threshold voltage, such as light emitting diodes (LEDs), can also be used.

土較胴 比較例として「従来の技術」の項で述べたLCD、すな
わちTFTLCD (第1O図〜第12図参照)を作製
して第6図、第8図、第9図で特定された番地と同一番
地のTPTに電圧を印加し、コントラスト比を測定した
。コントラスト比は20てあった。尚、ゲート電圧はオ
ン時を±15■、オフ時をO■に設定し、ドレイン電圧
はオン時を±lO■、オフ時を0■に設定した。また、
駆動周波数は30Hzに設定した。
As a comparison example, we manufactured the LCD mentioned in the "Prior Art" section, that is, TFTLCD (see Figures 10 to 12), and used the addresses specified in Figures 6, 8, and 9. A voltage was applied to the TPT at the same position as that of the first one, and the contrast ratio was measured. The contrast ratio was 20. The gate voltage was set to ±15■ when on and O■ when off, and the drain voltage was set to ±1O■ when on and 0■ when off. Also,
The driving frequency was set to 30Hz.

この比較例においては画素の夫々にTPTが1個配設さ
れているのみであり、入力信号はオン/オフの2値信号
であるため、ゲート電圧及びドレイン電圧が同一の場合
は、一定のトレイン電流しか得られず、コントラスト比
は一定となる。つまり、この比較例においては、各TP
Tに接続された1個の画素のみが1個のTPTにより駆
動され、その周辺部のTPTによっては前記画素が駆動
されないため、前記画素のコントラスト比はゲート電圧
及びドレイン・電圧の電圧値に依存することとなる。
In this comparative example, only one TPT is provided for each pixel, and the input signal is a binary signal of on/off, so if the gate voltage and drain voltage are the same, a constant train Only current is obtained, and the contrast ratio remains constant. In other words, in this comparative example, each TP
Only one pixel connected to T is driven by one TPT, and the pixel is not driven by the TPTs in the periphery, so the contrast ratio of the pixel depends on the voltage values of the gate voltage and the drain voltage. I will do it.

また、この比較例においては、欠陥画素が救済されるこ
とはない。
Further, in this comparative example, the defective pixel is not repaired.

発明の効果 以上の説明により明らかように本発明に係る画像変換装
置は、複数個の画素から構成される画素ユニット群の複
数種が基板上に配設され、1個の画素が異なる種類の画
素ユニット群に同時に属して駆動制御されるので、欠陥
画素の救済が可能となり、容易に画像の復元がなされる
と共に、少ない信号線による表示も可能となる。
Effects of the Invention As is clear from the above description, the image conversion device according to the present invention has a plurality of types of pixel unit groups each composed of a plurality of pixels arranged on a substrate, and one pixel is a pixel of a different type. Since they belong to a unit group and are driven and controlled at the same time, defective pixels can be repaired, images can be easily restored, and display can be performed using fewer signal lines.

また、入力信号がオン/オフの2値信号であっても、高
精細化された種々の階調表示をなすことができる。
Furthermore, even if the input signal is a binary signal of on/off, it is possible to display various gradations with high definition.

このように本発明に係る画像変換装置は、信号線の増加
等、装置の複雑化を招来することなく、所望の階調表示
を行なうことができると共に、画素の表示欠陥をも救済
することができる。
As described above, the image conversion device according to the present invention can perform desired gradation display without complicating the device such as increasing the number of signal lines, and can also repair pixel display defects. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る画像変換装置の下部基板側の一実
施例を示す模式的平面図、第2図は画素ユニットの一例
を示す模式的平面図、第3図は画素ユニットパターンの
一例を示す模式的平面図、第4図は本発明に係る画像変
換装置の動作原理の一例を説明するための模式図、第5
図は液晶の印加電圧−透過率特性の一例を示す特性図、
第6図は表示パターンの一例を示す平面図、第7図(a
)(b)は第6図の表示パターンの表示原理を説明する
ための平面図、第8図は表示パターンの別の例を示す平
面図、第9図は表示パターンのさらに別の例を示す平面
図、第10図は従来例の要部を示す平面図、第11図は
従来例の要部を示す正面断面図、第12図は従来例を示
す信号回路図である。 l・・・画素ユニット、2a、2b・・・画素電極。
FIG. 1 is a schematic plan view showing an example of the lower substrate side of the image conversion device according to the present invention, FIG. 2 is a schematic plan view showing an example of a pixel unit, and FIG. 3 is an example of a pixel unit pattern. FIG. 4 is a schematic plan view for explaining an example of the operating principle of the image conversion device according to the present invention, and FIG.
The figure is a characteristic diagram showing an example of applied voltage-transmittance characteristics of liquid crystal.
FIG. 6 is a plan view showing an example of the display pattern, and FIG.
)(b) is a plan view for explaining the display principle of the display pattern in FIG. 6, FIG. 8 is a plan view showing another example of the display pattern, and FIG. 9 is a plan view showing yet another example of the display pattern. 10 is a plan view showing the main parts of the conventional example, FIG. 11 is a front sectional view showing the main parts of the conventional example, and FIG. 12 is a signal circuit diagram showing the conventional example. l... Pixel unit, 2a, 2b... Pixel electrode.

Claims (1)

【特許請求の範囲】[Claims] (1)下部基板側に複数個の画素から構成された第1の
画素ユニットが多数配設されると共に、これら第1の画
素ユニットとは異なる第2の画素ユニットも多数配設さ
れ、1個の画素がこれら異なる画素ユニット群に同時に
属して駆動制御されることを特徴とする画像変換装置。
(1) A large number of first pixel units composed of a plurality of pixels are arranged on the lower substrate side, and a large number of second pixel units different from these first pixel units are also arranged, and one An image conversion device characterized in that pixels belonging to these different pixel unit groups at the same time are driven and controlled.
JP3067390A 1990-02-09 1990-02-09 Image converter Pending JPH03233517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3067390A JPH03233517A (en) 1990-02-09 1990-02-09 Image converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3067390A JPH03233517A (en) 1990-02-09 1990-02-09 Image converter

Publications (1)

Publication Number Publication Date
JPH03233517A true JPH03233517A (en) 1991-10-17

Family

ID=12310241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3067390A Pending JPH03233517A (en) 1990-02-09 1990-02-09 Image converter

Country Status (1)

Country Link
JP (1) JPH03233517A (en)

Similar Documents

Publication Publication Date Title
KR100704817B1 (en) Liquid crystal panel and liquid crystal display device
US5854616A (en) Active matrix type liquid crystal display system and driving method therefor
KR100253058B1 (en) Liquid crystal display device and its driving method
TWI408473B (en) Liquid crystal display
JP3014291B2 (en) Liquid crystal display panel, liquid crystal display device, and method of manufacturing liquid crystal display panel
TWI386882B (en) Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same
CN102289117B (en) Liquid Crystal Display And Method For Driving
JP5238826B2 (en) Liquid crystal display
US20010011981A1 (en) Active matrix addressed liquid crystal display device
US7027028B2 (en) Electrooptic device, driver circuit for electrooptic device, and electronic equipment
KR20080053644A (en) Liquid crystal display
US6198464B1 (en) Active matrix type liquid crystal display system and driving method therefor
US8542327B2 (en) Liquid crystal display device
KR101323250B1 (en) An array substrate for liquid crystal display device and method for fabrication thereof
JP3157186B2 (en) Active matrix type liquid crystal display
JPH03233517A (en) Image converter
KR20040021893A (en) Driving apparatus of liquid crystal display
KR100640995B1 (en) In-Plane Switching mode Liquid Crystal Display Device
EP0851270A2 (en) Active matrix addressed liquid crystal display apparatus
KR100923350B1 (en) Liquid Crystal Display and Driving Method thereof
JPH02184823A (en) Active matrix type liquid crystal display device
JPH02285327A (en) Active matrix type liquid crystal display element
JPH07244296A (en) Active matrix driving type liquid crystal display device
KR101406290B1 (en) Liquid crystal display
CN117471794A (en) Display panel and display device