JPH0322777Y2 - - Google Patents

Info

Publication number
JPH0322777Y2
JPH0322777Y2 JP1685985U JP1685985U JPH0322777Y2 JP H0322777 Y2 JPH0322777 Y2 JP H0322777Y2 JP 1685985 U JP1685985 U JP 1685985U JP 1685985 U JP1685985 U JP 1685985U JP H0322777 Y2 JPH0322777 Y2 JP H0322777Y2
Authority
JP
Japan
Prior art keywords
signal
display
deflection
luminance
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1685985U
Other languages
Japanese (ja)
Other versions
JPS61132894U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1685985U priority Critical patent/JPH0322777Y2/ja
Publication of JPS61132894U publication Critical patent/JPS61132894U/ja
Application granted granted Critical
Publication of JPH0322777Y2 publication Critical patent/JPH0322777Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案はストロークスキヤン方式によるデイ
スプレイ装置、特にその輝度信号の遅延時間調整
による表示画像の改善に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a display device using a stroke scan method, and particularly to improvement of a displayed image by adjusting the delay time of a luminance signal.

〔従来の技術〕[Conventional technology]

第6図は、従来のストロークスキヤン方式によ
るデイスプレイ装置の構成を示す図であり、図に
おいて1はデイスプレイ装置に表示する内容であ
る表示命令信号SIを受けて、ストロークスキヤン
方式による表示のための信号SX0,SY0,SZ0を
発生する表示信号発生部、2,3はこの表示信号
発生部1により出力される偏向信号SX0,SY0を
増幅する偏向アンプ、7は表示信号発生部1より
出力される輝度信号SZ0を遅延させる遅延回路4
により遅延が生じた輝度信号SZ1を増幅する輝度
アンプ、8は偏向アンプ2,3、輝度アンプ7の
出力信号SX1,SY1,SZ4を受けて画像を表示す
る表示部である。
FIG. 6 is a diagram showing the configuration of a conventional display device using the stroke scan method. In the figure, 1 indicates a signal for displaying using the stroke scan method in response to a display command signal SI, which is the content to be displayed on the display device. A display signal generation section that generates SX0, SY0, and SZ0; 2 and 3 are deflection amplifiers that amplify the deflection signals SX0 and SY0 output from the display signal generation section 1; and 7 is a luminance output from the display signal generation section 1. Delay circuit 4 that delays signal SZ0
8 is a display unit that receives output signals SX1, SY1, and SZ4 of the deflection amplifiers 2 and 3 and the brightness amplifier 7 and displays an image.

従来のストロークスキヤン方式によるデイスプ
レイ装置は上記のように構成され、たとえばデイ
スプレイ装置に第2図aに示すような線分ABを
表示する場合、線分ABを表示するのに必要なデ
ータを表示命令SIとして表示信号発生部1に与え
る。そして表示信号発生部1は表示する線分AB
の位置、長さにより偏向信号SX0、偏向信号
SY0、輝度信号SZ0を発生する。以上の信号によ
り表示部8に表示するために、偏向アンプ2,3
輝度アンプ7において増幅し、表示部8が表示す
る。
A display device using the conventional stroke scan method is configured as described above. For example, when displaying a line segment AB as shown in FIG. It is given to the display signal generator 1 as SI. The display signal generator 1 then displays the line segment AB.
Deflection signal SX0, deflection signal depending on the position and length of
Generates SY0 and brightness signal SZ0. In order to display the above signals on the display section 8, the deflection amplifiers 2 and 3
The brightness amplifier 7 amplifies the signal, and the display section 8 displays it.

ここで輝度信号SZ0とは表示部8の表示画面上
の輝点を点滅させるためのON/OFF信号で、明
るさの階調を制御するものではなく、輝点が点A
から点Bへと移動する間だけ輝点を光らせ、それ
以外の時は輝点を消すようになつており第2図d
のような信号となつている。偏向信号SX0,SY0
は輝点を制御する信号であり、偏向信号SX0は表
示部8の表示画面上のX方向、偏向信号SY0はY
方向の制御を行い、第2図b,cのようになつて
いる。以上のように偏向信号SX0,SY0により輝
点を移動させるが表示画面上で線分ABの明るさ
が一定となるためには、輝点を点Aから点Bまで
一定速度で移動させる必要があり、輝点の移動速
度が速いと暗く、遅いと明るくなる。
Here, the brightness signal SZ0 is an ON/OFF signal for blinking the bright spot on the display screen of the display unit 8, and does not control the brightness gradation.
The bright spot is made to shine only while moving from point B to point B, and is turned off at other times, as shown in Figure 2 d.
It's a signal like this. Deflection signal SX0, SY0
is a signal that controls the bright spot, the deflection signal SX0 is the X direction on the display screen of the display unit 8, and the deflection signal SY0 is the Y direction.
The direction is controlled as shown in Fig. 2 b and c. As described above, the bright spot is moved using the deflection signals SX0 and SY0, but in order to keep the brightness of line segment AB constant on the display screen, the bright spot must be moved from point A to point B at a constant speed. Yes, the faster the bright spot moves, the darker it becomes, and the slower it moves, the brighter it becomes.

偏向アンプ2,3の特性を考えると偏向アンプ
の入出力信号は第3図eのようになる。一方輝度
アンプの入出力信号は偏向アンプの遅延と比べる
と遅延が少ないので、表示部8でタイミングを合
わすために輝度アンプ7の前に遅延回路4を用け
て偏向信号SX1,SY1、輝度信号SZ4とのタイミ
ングを調整して表示を行つている。
Considering the characteristics of the deflection amplifiers 2 and 3, the input and output signals of the deflection amplifiers are as shown in FIG. 3e. On the other hand, since the input/output signals of the brightness amplifier have less delay than the delay of the deflection amplifier, a delay circuit 4 is used before the brightness amplifier 7 to synchronize the timing in the display section 8. The display is performed by adjusting the timing with SZ4.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

上記のような従来のデイスプレイ装置では、偏
向アンプ2,3の特性によつて、線分の書き始め
である立上りの遅延時間と書き終りである立下り
の遅延時間が異る。ここで、表示部8に対する偏
向信号、輝度信号Zの入力SX1,SZ4は第3図
e,fとなる。図において表示信号発生部1より
出力される輝度信号SZ0に対する立上りの遅延時
間をt1、立下りの遅延時間をt2とする。遅延回路
4の出力信号SZ1立上りと立下りの遅延時間が同
じのために第3図fにおいてt1=t2となり遅延回
路4で遅延時間の調整を行つても、線分の始点ま
たは終点において、偏向信号SX1,SY1と輝度信
号SZ4の不一致が生じ、書き始めと書き終り時に
輝度むらが生じるという問題点があつた。
In the conventional display device as described above, depending on the characteristics of the deflection amplifiers 2 and 3, the delay time of the rising edge, which is the beginning of writing a line segment, and the delay time of the falling edge, which is the end of writing, are different. Here, inputs SX1 and SZ4 of the deflection signal and luminance signal Z to the display section 8 are as shown in e and f of FIG. 3. In the figure, the rising delay time with respect to the luminance signal SZ0 output from the display signal generating section 1 is assumed to be t 1 and the falling delay time is t 2 . Since the delay time of the rise and fall of the output signal SZ1 of the delay circuit 4 is the same, t 1 = t 2 in FIG. There was a problem in that the deflection signals SX1, SY1 and the brightness signal SZ4 did not match, resulting in uneven brightness at the beginning and end of writing.

この考案は、かかる問題点を解決するためにな
されたもので、線分ABを表示させる場合、特に
始点と終点で起こりうる輝度むらの発生を防止す
ることを目的とする。
This invention was made to solve this problem, and the purpose is to prevent uneven brightness that may occur particularly at the start and end points when displaying the line segment AB.

〔問題点を解決するための手段〕[Means for solving problems]

この考案に係るデイスプレイ装置は偏向アンプ
出力後に起てる、入力信号に対する偏向信号
SX1,SY1の遅れに、輝度アンプ出力後の輝度信
号SZ4を同期させるために、輝度信号SZ0の遅延
を立ち上り時と立下り時に個別かつ任意に調整で
きる遅延回路を設けたものである。
The display device according to this invention is a deflection signal generated after the output of a deflection amplifier, corresponding to an input signal.
In order to synchronize the luminance signal SZ4 output from the luminance amplifier with the delays of SX1 and SY1, a delay circuit is provided that can individually and arbitrarily adjust the delay of the luminance signal SZ0 at the rise and fall times.

〔作用〕[Effect]

この考案においては、輝度信号SZ0の遅延回路
を改善することにより、輝度信号SZ1の遅延を信
号の立ち上がりと、立ち下がりに対して任意に調
整することを可能とし、輝度信号SZ4を偏向信号
SX1,SY1に同期させることにより、表示画像の
輝度むらを防止する。
In this invention, by improving the delay circuit of the luminance signal SZ0, it is possible to arbitrarily adjust the delay of the luminance signal SZ1 with respect to the rising and falling edges of the signal, and the luminance signal SZ4 can be used as a deflection signal.
By synchronizing with SX1 and SY1, uneven brightness of the displayed image is prevented.

〔実施例〕〔Example〕

第1図はこの考案の一実施例を示す図であり、
1〜4,7〜8は上記従来装置と全く同一のもの
である。5は従来の遅延回路4に対して並列につ
けられた遅延回路、6は遅延回路4,5の信号を
合成する論理回路におけるOR回路である。ここ
で遅延回路4,5は、第4図にあるシフトレジス
タを用いる。
FIG. 1 is a diagram showing an embodiment of this invention.
1 to 4 and 7 to 8 are completely the same as the conventional device described above. 5 is a delay circuit connected in parallel to the conventional delay circuit 4, and 6 is an OR circuit in a logic circuit that combines the signals of the delay circuits 4 and 5. Here, the delay circuits 4 and 5 use shift registers shown in FIG.

上記のように構成されたデイスプレイ装置にお
いて、従来の遅延回路に対して並列に遅延回路を
新しく付加すると各遅延回路4,5に対する入力
信号SZ0は第5図のh、出力信号SZ1,SZ2は第
5図のi,jのようになる。ここで遅延回路の出
力信号の入力信号に対する遅延時間を例えば第4
図のシフトレジスタの出力端子を任意に選ぶこと
により調整する。そして第1図のOR回路6によ
り第1図の遅延回路4,5の出力信号SZ1,SZ2
である第5図のi,jの論理ORを行い、第5図
のkの信号を出力する。このようにシフトレジス
タの出力端子を任意に選び、輝度信号Zの遅延時
間を立上がりと立下がりに対して選ぶことによ
り、偏向信号X,Yの遅延した第3図eの表示部
8の入力信号SX1,SY1に同期した輝度信号SZ4
を作り出すことが可能となり、第3図gの輝度信
号SZ4を表示部8に入力でき、輝度むらがない出
力画像が得られる。
In the display device configured as described above, when a new delay circuit is added in parallel to the conventional delay circuit, the input signal SZ0 to each delay circuit 4, 5 becomes h in FIG. 5, and the output signal SZ1, SZ2 becomes h in FIG. It will look like i and j in Figure 5. Here, the delay time of the output signal of the delay circuit with respect to the input signal is, for example, 4th.
Adjustment is made by arbitrarily selecting the output terminal of the shift register shown in the figure. Then, the output signals SZ1 and SZ2 of the delay circuits 4 and 5 of FIG. 1 are outputted by the OR circuit 6 of FIG.
A logical OR is performed on i and j in FIG. 5, and a signal k in FIG. 5 is output. In this way, by arbitrarily selecting the output terminal of the shift register and selecting the delay time for the rise and fall of the luminance signal Z, the input signal of the display section 8 of FIG. 3e in which the deflection signals X and Y are delayed can be obtained. Brightness signal SZ4 synchronized with SX1 and SY1
The brightness signal SZ4 shown in FIG. 3g can be input to the display unit 8, and an output image without uneven brightness can be obtained.

ところで上記説明では、輝度信号SZ0の遅延信
号を作り出すのに論理回路のシフトレジスタを用
いたが、他の論理回路、又はアナログ回路を用い
ても同様である。
Incidentally, in the above description, a shift register of a logic circuit is used to generate the delayed signal of the luminance signal SZ0, but the same effect can be achieved by using other logic circuits or analog circuits.

〔考案の効果〕[Effect of idea]

この考案は以上説明したとおり、従来ある輝度
信号SZ0の遅延回路と並列に別の遅延回路を持つ
ことにより、輝度信号SZ4の遅延時間を立ち上が
りと立ち下がりに対して別々に調整することを可
能とし、表示画像の輝度むらを抑制するという効
果がある。
As explained above, this idea makes it possible to adjust the delay time of the luminance signal SZ4 separately for the rise and fall by having another delay circuit in parallel with the conventional delay circuit for the luminance signal SZ0. This has the effect of suppressing brightness unevenness in a displayed image.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の一実施例を示すブロツク
図、第2図は表示画像と偏向信号X,Yと輝度信
号Zとの関係を示す図、第3図は偏向アンプの入
出力信号と輝度信号の関係を示す図、第4図は遅
延回路の一例を示す図、第5図は実施例の動作説
明用線図、第6図は従来のデイスプレイ装置を示
す図である。 図において1は表示信号発生部、2,3は偏向
アンプ、4,5は遅延回路、6はOR回路、7は
輝度アンプ、8は表示部である。なお、各図中同
一符号は同一または相当部分を示す。
Figure 1 is a block diagram showing an embodiment of this invention, Figure 2 is a diagram showing the relationship between a display image, deflection signals X, Y, and brightness signal Z, and Figure 3 is a diagram showing the input/output signals of the deflection amplifier and the brightness 4 is a diagram showing an example of a delay circuit, FIG. 5 is a diagram for explaining the operation of the embodiment, and FIG. 6 is a diagram showing a conventional display device. In the figure, 1 is a display signal generation section, 2 and 3 are deflection amplifiers, 4 and 5 are delay circuits, 6 is an OR circuit, 7 is a brightness amplifier, and 8 is a display section. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ストロークスキヤン方式による表示のための信
号を発生する表示信号発生部、この表示信号発生
部から発生した偏向信号を増幅する偏向アンプ、
輝度信号の遅延を立上り時と立下り時に個別、か
つ任意に調整する遅延回路、前記輝度信号を増幅
する輝度アンプ、上記の偏向アンプおよび輝度ア
ンプの出力を受けて画像を表示する表示部とを備
えたデイスプレイ装置。
a display signal generation section that generates a signal for display using the stroke scan method; a deflection amplifier that amplifies the deflection signal generated from the display signal generation section;
A delay circuit that individually and arbitrarily adjusts the delay of the luminance signal at rising and falling times, a luminance amplifier that amplifies the luminance signal, and a display section that receives the outputs of the deflection amplifier and luminance amplifier and displays an image. equipped display device.
JP1685985U 1985-02-08 1985-02-08 Expired JPH0322777Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1685985U JPH0322777Y2 (en) 1985-02-08 1985-02-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1685985U JPH0322777Y2 (en) 1985-02-08 1985-02-08

Publications (2)

Publication Number Publication Date
JPS61132894U JPS61132894U (en) 1986-08-19
JPH0322777Y2 true JPH0322777Y2 (en) 1991-05-17

Family

ID=30504024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1685985U Expired JPH0322777Y2 (en) 1985-02-08 1985-02-08

Country Status (1)

Country Link
JP (1) JPH0322777Y2 (en)

Also Published As

Publication number Publication date
JPS61132894U (en) 1986-08-19

Similar Documents

Publication Publication Date Title
JP4559099B2 (en) Display method, display control device, and display device
EP1455337A1 (en) Control method for a backlight arrangement, display controller using this method and display apparatus
GB2409754A (en) Driving LCD backlight to minimise motion blur
JP2007133211A (en) Signal processing device for driving display, display device, signal processing method for driving display
JPH0322777Y2 (en)
KR100277367B1 (en) Signal waveform display device and method of different time scale
JP2003005690A (en) Display device
KR940010714A (en) Analog screen art circuit
JPH0527701A (en) Video signal correcting circuit
KR940005441B1 (en) Monitor for vga
KR0127755Y1 (en) Transistor-operating power varifying circuit for horizontal driving
JP2010139517A (en) Video display device and method, and signal processing circuit incorporated in the same and liquid crystal backlight driving device
KR100918297B1 (en) Raster circuit capable of controlling timing of video mixing system
KR100190022B1 (en) Video amplification device having osd function
JP3248579B2 (en) Video switching system
JP4527207B2 (en) Display device
KR910005334Y1 (en) Pga mode vertical size control circuit for color monitor
JPH0728426A (en) Display device
KR910005926Y1 (en) Video reverse circuit
KR200145522Y1 (en) Edge enhancement device
JPH0535254A (en) Moving picture display controller
JPH1130972A (en) Picture display device
JPH11338406A (en) Sampling phase adjusting device
JPH10215391A (en) Image processor
JPH08223513A (en) Method for correcting automatic display of display device and display device with automatic display correction function