JPH03224311A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JPH03224311A
JPH03224311A JP1774990A JP1774990A JPH03224311A JP H03224311 A JPH03224311 A JP H03224311A JP 1774990 A JP1774990 A JP 1774990A JP 1774990 A JP1774990 A JP 1774990A JP H03224311 A JPH03224311 A JP H03224311A
Authority
JP
Japan
Prior art keywords
signal
input
input terminal
selection
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1774990A
Other languages
Japanese (ja)
Inventor
Yukio Hagiwara
萩原 幸雄
Yasuhiro Hirabayashi
泰弘 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP1774990A priority Critical patent/JPH03224311A/en
Publication of JPH03224311A publication Critical patent/JPH03224311A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To prevent the change of the duty ratio of an output signal generated at the time of switching by setting the other gate part to the conductive state at the time of the change of the other input signal after the change of a select signal. CONSTITUTION:When a select signal E is changed from the low level to the high level, an inverter circuit 6 generates an inverted signal C in the low level and applies it to the clear input terminal of a flip flop 4. Then, the gate of an AND circuit 7 is closed. When the select signal E is changed from the low level to the high level, a flip flop 5 sends an output signal D to an AND circuit 8 to open the gate of this circuit 8. Since an output signal G sent by switching acquires the rise of an input signal B by the flip flop 5 at this time to open the gate of the AND circuit 8, the duty ratio of the input signal B is surely secured.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本回路は、クロック等を切り替える場合の切り替え回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present circuit relates to a switching circuit for switching clocks and the like.

[従来の技術] 従来、クロック等の入力信号を切り替える回路として、
選択回路がある。この選択回路の一例が第3図に示され
ている。また、第3図の選択回路の波形図が第4図に示
されている。
[Prior Art] Conventionally, as a circuit for switching input signals such as clocks,
There is a selection circuit. An example of this selection circuit is shown in FIG. Further, a waveform diagram of the selection circuit of FIG. 3 is shown in FIG. 4.

この第3図に示される選択回路14は、入力端子13に
加えられる選択信号Eが“ロー゛′状態のときに、入力
端子11に加えられる入力信号Aおよび入力端子12に
加えられる入力信号Bの中から、入力信号Aを選択する
。そして、入力信号Aを出力信号Fとして、出力端子1
5に送る。また、選択信号Eが“ハイ”状態に変化する
と、入力信号Aを入力信号Bに切り替えて、出力信号F
として送り出す。
The selection circuit 14 shown in FIG. Select input signal A from among. Then, input signal A is set as output signal F, and output terminal 1
Send to 5. Also, when the selection signal E changes to the "high" state, the input signal A is switched to the input signal B, and the output signal F
Send it out as.

このように、従来の選択回路は、入力された入力信号を
、選択信号によって切り替え制御を行う回路となってい
る。
In this way, the conventional selection circuit is a circuit that performs switching control of input signals using selection signals.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の選択回路においては、選択信号により切り替え制
御が行われるため、タイミングによって切り替えられた
信号、すなわち出力信号は、第4図に示すように、デユ
ーティ比が変わってしまうという問題がある。
In the conventional selection circuit, since switching control is performed by the selection signal, there is a problem that the duty ratio of the signal switched depending on the timing, that is, the output signal changes as shown in FIG. 4.

本発明の目的は、このような欠点を除去し、切り替え時
に発生する、出力信号のデユーティ比の変化を防止する
切り替え回路を提供することにある。
An object of the present invention is to provide a switching circuit that eliminates such drawbacks and prevents changes in the duty ratio of the output signal that occur during switching.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、パルス状の第1および第2の入力信号から、
選択信号の変化により、どちらか一方の入力信号を選択
して出力信号とする切り替え回路において、 第1の入力信号を導通、非導通の状態にする第1のゲー
ト部と、 第2の入力信号を導通、非導通の状態にする第2のゲー
ト部と、 選択信号の変化により、前記第1および第2のゲート部
の導通、非導通を制御する制御部と、前記第1のゲート
部からの入力信号が加えられる第1の入力端子と、前記
第2のゲート部からの入力信号が加えられる第2の入力
端子とを備え、選択信号の変化により、どちらか一方の
入力端子の入力信号を選択して出力信号とする選択部と
を有し、 前記制御回路は、選択信号が変化したときに、一方の入
力信号を前記選択部の一方の入力端子に送り出している
一方のゲート部を非導通にし、前記選択回路は、選択信
号が変化したときに、他方の入力端子を選択し、 前記制御回路は、選択信号の変化の後で他方の入力信号
の変化が発生したときに、他方のゲート部を導通状態に
することを特徴としている。
According to the present invention, from pulsed first and second input signals,
A switching circuit that selects one of the input signals as an output signal according to a change in a selection signal, the switching circuit comprising: a first gate section that makes the first input signal conductive or non-conductive; and a second input signal; a second gate section that makes the first and second gate sections conductive and non-conductive; a control section that controls whether the first and second gate sections are made conductive or non-conductive according to a change in a selection signal; a first input terminal to which an input signal is applied, and a second input terminal to which an input signal from the second gate section is applied; and a selection section that selects and outputs the selected signal as an output signal, and the control circuit selects one gate section that sends one input signal to one input terminal of the selection section when the selection signal changes. the selection circuit selects the other input terminal when the selection signal changes; and the control circuit selects the other input terminal when a change in the other input signal occurs after the selection signal changes; The feature is that the gate portion of the device is made conductive.

また、本発明は、パルス状の第1および第2の入力信号
から、選択信号の変化により、どちらか一方の入力信号
を選択して出力信号とする切り替え回路において、 第1および第2の入力端子を備え、この第1の入力端子
に加えられた第1の入力信号と第2の入内端子に加えら
れた信号との論理積の演算をする第1のアンドゲートと
、 第1および第2の入力端子を備え、この第1の入力端子
に加えられた第2の入力信号と第2の入力端子に加えら
れた信号との論理積の演算をする第2のアンドゲートと
、 選択信号の変化により、前記第1および第2のアンドゲ
ートに“ハイ′”、“ロー゛の信号を送る制御部と、 第1のアンドゲートからの入力信号が加えられる第1の
入力端子と、第2のアンドゲートからの入力信号が加え
られる第2の入力端子とを備え、選択信号の変化により
、どちらか一方の入力端子の入力信号を選択して出力信
号とする選択部とを有し、 前記制御回路は、選択信号が変化したときに、一方の入
力信号を前記選択部の一方の入力端子に送り出している
一方のアンドゲートの第2の入力端子を“ロー”にし、 前記選択回路は、選択信号が変化したときに、他方の入
力端子を選択し、 前記制御回路は、選択信号の変化の後で他方の入力信号
が“ロー”から“ハイ”に変化したときに、他方のアン
ドゲートの第2の入力端子を°“ハイ”にすることを特
徴としている。
The present invention also provides a switching circuit that selects one of the input signals as an output signal from pulse-shaped first and second input signals by changing a selection signal. a first AND gate comprising a terminal and performing an AND operation between a first input signal applied to the first input terminal and a signal applied to the second input terminal; a second AND gate, which is provided with an input terminal and performs an AND operation between a second input signal applied to the first input terminal and a signal applied to the second input terminal; a control section that sends "high" and "low" signals to the first and second AND gates according to the change; a first input terminal to which an input signal from the first AND gate is applied; and a second input terminal; a second input terminal to which an input signal from the AND gate is applied, and a selection section that selects the input signal of either input terminal as an output signal according to a change in the selection signal; The control circuit causes a second input terminal of one AND gate that sends one input signal to one input terminal of the selection section to be "low" when the selection signal changes, and the selection circuit: The control circuit selects the other input terminal when the selection signal changes, and the control circuit selects the other AND gate when the other input signal changes from "low" to "high" after the selection signal changes. The second input terminal of the controller is set to "high".

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示す回路図である。第1
図に示される切り替え回路は、フリップフロップ4.5
と、インバータ回路6と、AND(アンド)回路7.8
と、選択回路9とを備えている。
FIG. 1 is a circuit diagram showing one embodiment of the present invention. 1st
The switching circuit shown in the figure consists of a flip-flop 4.5
, inverter circuit 6, AND circuit 7.8
and a selection circuit 9.

このような切り替え回路のインバータ回路6は、入力端
子3に加えられた選択信号Eを反転して、反転信号Cを
生成する。
The inverter circuit 6 of such a switching circuit inverts the selection signal E applied to the input terminal 3 to generate an inverted signal C.

フリップフロップ4は、入力端子4aと、クロック入力
端子4bと、出力端子4Cと、クリア入力端子とを備え
ている。入力端子4aには、“1”の状態の信号が加え
られており、クロック入力端子4bには、入力端子lを
経由した入力信号Aが加えられている。クリア入力端子
には、インバータ回路6からの反転信号が加えられてい
る。
The flip-flop 4 includes an input terminal 4a, a clock input terminal 4b, an output terminal 4C, and a clear input terminal. A signal in the "1" state is applied to the input terminal 4a, and an input signal A via the input terminal 1 is applied to the clock input terminal 4b. An inverted signal from the inverter circuit 6 is applied to the clear input terminal.

フリップフロップ5は、入力端子5aと、クロック入力
端子5bと、出力端子5cと、クリア入力端子とを備え
ている。入力端子5aには、“1”の状態の信号が加え
られており、クロック入力端子5bには、入力端子2を
経由した入力信号Bが加えられている。クリア入力端子
には、入力端子3を経由して選択信号Eが加えられてい
る。
The flip-flop 5 includes an input terminal 5a, a clock input terminal 5b, an output terminal 5c, and a clear input terminal. A signal in the "1" state is applied to the input terminal 5a, and an input signal B via the input terminal 2 is applied to the clock input terminal 5b. A selection signal E is applied to the clear input terminal via the input terminal 3.

AND回路7は、フリップフロップ4の出力端子4cか
らの信号と、入力端子1を経由した入力信号Aとの論理
積の演算をする。そして、演算結果を選択回路9に送り
出す。
The AND circuit 7 performs a logical product operation between the signal from the output terminal 4c of the flip-flop 4 and the input signal A via the input terminal 1. Then, the calculation result is sent to the selection circuit 9.

AND回路8は、フリップフロップ5の出力端子5cか
らの信号と、入力端子2を経由した入力信号Bとの論理
積の演算をする。そして、演算結果を選択回路9に送り
出す。
The AND circuit 8 performs a logical product operation between the signal from the output terminal 5c of the flip-flop 5 and the input signal B via the input terminal 2. Then, the calculation result is sent to the selection circuit 9.

選択回路9は、入力端子9a、9b、9cと、出力端子
9dとを備えている。入力端子9aには、AND回路7
からの演算結果が加えられ、入力端子9bには、AND
回路8からの演算結果が加えられている。また、入力端
子9cには、入力端子3を経由した選択信号Eが加えら
れている。この選択回路9の選択の動作は、従来と同様
となっている。そして、出力端子9dからの出力信号G
を出力端子10に送り出す。
The selection circuit 9 includes input terminals 9a, 9b, 9c and an output terminal 9d. The AND circuit 7 is connected to the input terminal 9a.
The calculation results from AND are added to the input terminal 9b.
The calculation results from circuit 8 are added. Further, a selection signal E via the input terminal 3 is applied to the input terminal 9c. The selection operation of this selection circuit 9 is the same as the conventional one. Then, the output signal G from the output terminal 9d
is sent to the output terminal 10.

次に、この切り替え回路の動作を、第2図の波形図を参
照しながら説明する。
Next, the operation of this switching circuit will be explained with reference to the waveform diagram of FIG.

フリップフロップ4の入力端子4aに加えられている信
号は、41″の状態に固定されている。
The signal applied to the input terminal 4a of the flip-flop 4 is fixed at 41''.

また、入力端子3に加えられた選択信号Aが、インバー
タ回路6で反転信号Cとなり、フリップフロップ4のク
リア入力端子に加えられている。このような状態となっ
ているフリップフロップ4のクロック入力端子4bに入
力信号Aが加えられると、フリップフロップ4は、AN
D回路7のゲートを開く。これにより、AND回路7は
、入力端子1に加えられた入力信号Aを、選択回路90
入力端子9aに送る。
Further, the selection signal A applied to the input terminal 3 is turned into an inverted signal C by the inverter circuit 6, and is applied to the clear input terminal of the flip-flop 4. When the input signal A is applied to the clock input terminal 4b of the flip-flop 4 in such a state, the flip-flop 4
Open the gate of D circuit 7. As a result, the AND circuit 7 transfers the input signal A applied to the input terminal 1 to the selection circuit 90.
It is sent to input terminal 9a.

一方、フリップフロップ5の入力端子5aに加えられて
いる信号も“1”の状態に固定されている。また、入力
端子3に加えられた選択信号Eが、フリップフロップ5
のクリア入力端子に加えられている。このような状態と
なっているフリップフロップ5のクロック入力端子4b
に入力信号Bが加えられると、フリップフロップ4は、
AND回路7のゲートを閉じる。これにより、AND回
路8は、入力端子2に加えられた入力信号Bの通過を阻
止する。
On the other hand, the signal applied to the input terminal 5a of the flip-flop 5 is also fixed at the "1" state. Further, the selection signal E applied to the input terminal 3 is applied to the flip-flop 5.
has been added to the clear input terminal. The clock input terminal 4b of the flip-flop 5 is in this state.
When input signal B is applied to , the flip-flop 4 becomes
Close the gate of AND circuit 7. As a result, the AND circuit 8 prevents the input signal B applied to the input terminal 2 from passing through.

選択回路9の入力端子9cには、“ロー”状態の選択信
号Eが加えられている。これにより、選択回路9は、入
力端子9aに加えられている入力信号Aを選択して出力
信号Gとする。そして、この出力信号Gを出力端子10
に送る。
A selection signal E in a "low" state is applied to an input terminal 9c of the selection circuit 9. As a result, the selection circuit 9 selects the input signal A applied to the input terminal 9a and uses it as the output signal G. Then, this output signal G is sent to the output terminal 10.
send to

ところで、選択信号Eが40−”から“ハイ”の状態に
変わると、インバータ回路6は、″ロー状態の反転信号
Cを生成し、フリップフロップ4のクリア入力端子4に
加える。これにより、AND回路7のゲートが閉じられ
る。
By the way, when the selection signal E changes from "40-" to the "high" state, the inverter circuit 6 generates the inverted signal C of the "low" state and applies it to the clear input terminal 4 of the flip-flop 4. This closes the gate of AND circuit 7.

同時に、選択信号Eが°“ロー゛から ハイ”の状態に
変わると、フリップフロップ5は、出力信号りをAND
回路8に送り、AND回路8のゲートを開く。このとき
、切り替えられて送り出される出力信号Gは、フリップ
フロップ5により入力信号Bの立ち上がりをとらえて、
AND回路8のゲートを開くので、確実に入力信号Bの
デユーティ比を確保することが可能となる。したがって
、従来技術で生成された出力信号Fにおける、デユーテ
ィ比の変化を防止できる。
At the same time, when the selection signal E changes from low to high, the flip-flop 5 ANDs the output signal.
The signal is sent to circuit 8 and the gate of AND circuit 8 is opened. At this time, the output signal G that is switched and sent out catches the rise of the input signal B by the flip-flop 5, and
Since the gate of the AND circuit 8 is opened, the duty ratio of the input signal B can be ensured. Therefore, changes in the duty ratio of the output signal F generated by the conventional technique can be prevented.

このように、本実施例である切り替え回路は、入力を“
1パに固定したフリップフロップのクロック入力端子に
入力信号を入力し、クリア信号には選択信号を入力する
ことにより、切り替えが行われた時、フリップフロップ
のクリア信号は“ハイ”となり、入力信号の立ち上がり
をとり込む形でフリップフロップは出力され、AND回
路のゲートを開く役割りをはたす。すなわち、フリップ
フロップの入力クロックに入力信号を用い、その立ち上
がりをとり込む形でAND回路のゲート開閉を行う。よ
って、AND回路から出力される信号は、入力信号のデ
ユーティ比を確保しつつ入力信号を切り替えることを可
能としている。
In this way, the switching circuit of this embodiment inputs “
By inputting an input signal to the clock input terminal of a flip-flop fixed to 1P and inputting a selection signal to the clear signal, when switching is performed, the clear signal of the flip-flop becomes "high" and the input signal The flip-flop receives the rising edge of the signal and outputs it, which serves to open the gate of the AND circuit. That is, the input signal is used as the input clock of the flip-flop, and the gate of the AND circuit is opened and closed by taking in the rising edge of the input signal. Therefore, the signal output from the AND circuit makes it possible to switch the input signal while ensuring the duty ratio of the input signal.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、アンドゲートの開閉を
行うことで、入力信号のデユーティ比を確保しつつ、入
力信号の切り替えを可能にする効果がある。
As described above, the present invention has the effect of making it possible to switch the input signal while ensuring the duty ratio of the input signal by opening and closing the AND gate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示す回路図、第2図は、
第1図の実施例の波形図、 第3図は、従来の選択回路の一例を示す回路図、第4図
は、第3図の選択回路の波形図である。 1〜3・・・入力端子 4.5・・・フリップフロップ 6・・・・・インバータ回路 7.8・・・AND回路 9・・・・・選択回路 lO・・・・・出力端子 入力信号A 第 2図 拍3図 第4図
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an embodiment of the present invention.
FIG. 3 is a circuit diagram showing an example of a conventional selection circuit, and FIG. 4 is a waveform diagram of the selection circuit shown in FIG. 3. 1 to 3...Input terminal 4.5...Flip-flop 6...Inverter circuit 7.8...AND circuit 9...Selection circuit 1O...Output terminal input signal A Figure 2 Beat 3 Figure 4

Claims (2)

【特許請求の範囲】[Claims] (1)パルス状の第1および第2の入力信号から、選択
信号の変化により、どちらか一方の入力信号を選択して
出力信号とする切り替え回路において、第1の入力信号
を導通、非導通の状態にする第1のゲート部と、 第2の入力信号を導通、非導通の状態にする第2のゲー
ト部と、 選択信号の変化により、前記第1および第2のゲート部
の導通、非導通を制御する制御部と、前記第1のゲート
部からの入力信号が加えられる第1の入力端子と、前記
第2のゲート部からの入力信号が加えられる第2の入力
端子とを備え、選択信号の変化により、どちらか一方の
入力端子の入力信号を選択して出力信号とする選択部と
を有し、 前記制御回路は、選択信号が変化したときに、一方の入
力信号を前記選択部の一方の入力端子に送り出している
一方のゲート部を非導通にし、前記選択回路は、選択信
号が変化したときに、他方の入力端子を選択し、 前記制御回路は、選択信号の変化の後で他方の入力信号
の変化が発生したときに、他方のゲート部を導通状態に
することを特徴とする切り替え回路。
(1) In a switching circuit that selects one of the pulse-shaped input signals as an output signal by changing the selection signal, the first input signal is made conductive or non-conductive. a first gate section that makes the second input signal conductive or non-conductive; and a second gate section that makes the first and second gate sections conductive due to a change in the selection signal; A control section that controls non-conduction, a first input terminal to which an input signal from the first gate section is applied, and a second input terminal to which an input signal from the second gate section is applied. , a selection unit that selects the input signal of one of the input terminals as an output signal according to a change in the selection signal, and the control circuit selects the input signal of one of the input terminals as the output signal when the selection signal changes. One of the gates sending to one input terminal of the selection section is made non-conductive, and the selection circuit selects the other input terminal when the selection signal changes, and the control circuit selects the other input terminal when the selection signal changes. A switching circuit characterized in that when a change in the input signal of the other occurs after the switching circuit, the gate of the other becomes conductive.
(2)パルス状の第1および第2の入力信号から、選択
信号の変化により、どちらか一方の入力信号を選択して
出力信号とする切り替え回路において、第1および第2
の入力端子を備え、この第1の入力端子に加えられた第
1の入力信号と第2の入力端子に加えられた信号との論
理積の演算をする第1のアンドゲートと、 第1および第2の入力端子を備え、この第1の入力端子
に加えられた第2の入力信号と第2の入力端子に加えら
れた信号との論理積の演算をする第2のアンドゲートと
、 選択信号の変化により、前記第1および第2のアンドゲ
ートに“ハイ”、“ロー”の信号を送る制御部と、 第1のアンドゲートからの入力信号が加えられる第1の
入力端子と、第2のアンドゲートからの入力信号が加え
られる第2の入力端子とを備え、選択信号の変化により
、どちらか一方の入力端子の入力信号を選択して出力信
号とする選択部とを有し、 前記制御回路は、選択信号が変化したときに、一方の入
力信号を前記選択部の一方の入力端子に送り出している
一方のアンドゲートの第2の入力端子を“ロー”にし、 前記選択回路は、選択信号が変化したときに、他方の入
力端子を選択し、 前記制御回路は、選択信号の変化の後で他方の入力信号
が“ロー”から“ハイ”に変化したときに、他方のアン
ドゲートの第2の入力端子を“ハイ”にすることを特徴
とする切り替え回路。
(2) In a switching circuit that selects one of the input signals from pulse-shaped first and second input signals as an output signal by a change in the selection signal,
a first AND gate, which is provided with an input terminal, and performs an AND operation between a first input signal applied to the first input terminal and a signal applied to the second input terminal; a second AND gate comprising a second input terminal and performing an AND operation between a second input signal applied to the first input terminal and a signal applied to the second input terminal; a control section that sends "high" and "low" signals to the first and second AND gates according to a change in the signal; a first input terminal to which an input signal from the first AND gate is applied; a second input terminal to which input signals from the two AND gates are applied, and a selection section that selects the input signal of one of the input terminals as an output signal according to a change in the selection signal; The control circuit sets a second input terminal of one AND gate that sends one input signal to one input terminal of the selection section to "low" when the selection signal changes; , the other input terminal is selected when the selection signal changes, and the control circuit selects the other input terminal when the other input signal changes from “low” to “high” after the selection signal changes. A switching circuit characterized by setting a second input terminal of a gate to "high".
JP1774990A 1990-01-30 1990-01-30 Switching circuit Pending JPH03224311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1774990A JPH03224311A (en) 1990-01-30 1990-01-30 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1774990A JPH03224311A (en) 1990-01-30 1990-01-30 Switching circuit

Publications (1)

Publication Number Publication Date
JPH03224311A true JPH03224311A (en) 1991-10-03

Family

ID=11952393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1774990A Pending JPH03224311A (en) 1990-01-30 1990-01-30 Switching circuit

Country Status (1)

Country Link
JP (1) JPH03224311A (en)

Similar Documents

Publication Publication Date Title
JPH03502753A (en) Digital programmable high speed frequency divider
US4031448A (en) Motor driving system and circuit therefor
JPH04288607A (en) Clock signal switching circuit
TW437169B (en) Reset circuit for flip-flop
US5355036A (en) Timed make-before-break circuit for analog switch control
JPS634151B2 (en)
JPH03224311A (en) Switching circuit
US6446226B1 (en) Programmable pulse generator and method for using same
JP2527041B2 (en) Power supply circuit
JPH02124627A (en) Clock driver circuit
JPH04369920A (en) Latch circuit with input selection function
JPH01116815A (en) Clock switching circuit
JPS63172517A (en) Time difference type switching circuit
KR100209717B1 (en) Output buffer of semiconductor memory
JPH0222577A (en) Waveform generating circuit
JPH05226989A (en) Output latch circuit
KR100190537B1 (en) Data recognizer
KR100211078B1 (en) Half latch circuit
JPH03263914A (en) signal shaping circuit
JPH05291895A (en) Clock selection circuit
JPH0291897A (en) Semiconductor device
JPS6167345A (en) Duplexer
JPH0786788B2 (en) Clock switching device
JPS63282820A (en) Clock signal switching system
JPS6228823A (en) Signal switching circuit