JPH03223685A

JPH03223685A - 外部磁界検出センサ

Info

Publication number: JPH03223685A
Application number: JP2018439A
Authority: JP
Inventors: Masanori Ueda; 政則上田; Noboru Wakatsuki; 昇若月
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-01-29
Filing date: 1990-01-29
Publication date: 1991-10-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ＩＩ！！要〕磁気抵抗素子を用いた外部磁界検出センサに関し、少なくともヒステリシスに依存せず、直線性に優れた出
力が得られる磁界検出センサを提供することを目的とし
、磁気抵抗素子からなり、外部磁界に応じた検出電圧を出
力する磁気抵抗素子と、該磁気抵抗素子に駆動信号を供
給するドライバと、交流バイアス信号を発生する交流バ
イアス源と、該交流バイアス源からの交流バイアス信号
が供給され、前記磁気抵抗素子の内部磁化方向に交流バ
イアス磁界を印加するバイアスコイルとより構成する。

〔産業上の利用分野〕

本発明は外部磁界検出センサに係り、特に磁気抵抗素子
を用いた外部磁界検出センサに関する。

近年、角度、加速度、パワー等の被検出対象で磁界を変
化させ、その磁界を磁気抵抗素子（以下Ｍ　Ｒ素子とい
う）を用いた外部磁界検出装置で検出するセンサが盛ん
に開発されている。このＭＲ素子は基板上の強磁性体膜
が磁化容易軸に沿って一方向に磁化されており、磁化容
易軸と直交する方向の外部磁界を検出する構成である。

ここで、強磁性体膜を使用しているため、ＭＲ素子には
ヒステリシス特性があり、またＭＲ素子をブリッジ回路
構成とすると検出電圧にはオフセット電圧が生じる。

このようなヒステリシス特性やオフセット電圧は正確な
外部磁界検出の妨げとなるから、ヒステリシス特性やオ
フセット電圧に依存しないセンサが必要とされる。

（従来の技術〕従来の外部磁界検出センサは、第１０図に概略を示す如
＜ＭＲ素子１と電極２，３とからなり、電極２．３間に
直流（ＤＣ）バイアスを与え、口れによりＭＲ素子１の
Ｍで示す磁化容易軸方向に磁化されている。この内部磁
界の磁化容易軸方向Ｍは外部磁界Ｈｅｘによって変化し
、それによって電ｅｆｉ２，３間の磁気抵抗も変化し、
出力電圧が決まる。従って、出力電圧によって外部磁界
の強さを検出することができる。

また、〜ＩＲ素’Ｆ　１はパーマロイ（ＦｅＮｉ）等の
強磁性体を用いて構成されているために、外部磁界と検
出型Ｈとの間にヒステリシス特性を有する。しかし、こ
のヒステリシスは第１０図に示す如く、ＤＣバイアス磁
界を約１００ｅ以上ＭＲ素Ｔ１に与えることにより低減
することができる。

更に、ヒステリシスは素子製造工程上でのダメージによ
っても発生するため、ダメージを極力避けるようなプロ
セス条件で製造したり、また保護膜を強磁性体膜に対し
てできるだけ小なる応力しか与えないようにして歪を極
力回避するようにしてヒステリシスを小さくしている。

一方、従来よりフルブリッジ回路パターンを構成して外
部磁界を検出するブリッジ回路型外部磁界検出センサも
知られているが、このものはブリッジ回路を構成する要
素抵抗のバラツキにより、出力電圧にオフセットが生ず
る。このオフセットを低減するため、従来はブローバで
各ＭＲ素子の抵抗を測定し、ＭＲ素子のトリミングパタ
ーンをレーザで切断してブリッジ回路を構成する要素抵
抗のバランスが揃うように調整している。

〔発明が解決しようとする課題〕

しかるに、従来の外部磁界検出センサでは、ＤＣバイア
スをかけたり、素子プロセス上での歪、バターニングの
際のダメージを極力少なくするなどの方法を採っても、
ヒステリシスを成る程度まで低減することができるだけ
で、ゼロにすることはできず、また再現性に欠け、定量
的なコントロールも困難である。

また、ブリッジ回路型センサでは、オフセット電圧低減
のためのトリミングを、センサ１チツプずつ行なわなけ
ればならず、調整に多大の時間を要してしまう。更に、
ＭＲ素子の製造工程の最後に行なわれる樹脂で封止する
工程により、歪が発生し、オフセット電圧やヒステリシ
スのドリフトが起るという問題もある。

本発明は以上の点に鑑みなされたもので、無調整で少な
くともヒステリシスに依存せず、直線性に優れた出力が
得られる外部磁界検出センサを提供することを目的とす
る。

〔課題を解決するための手段〕

第１図は本発明の原理構成図を示す。同図中、１１は磁
気抵抗素子、１２はドライバで、磁気抵抗素子１１に駆
動信号を供給する。１３は交流バイアス源、１４及び１
５はバイアスコイルで、これらにより磁気抵抗素子１１
の内部磁化方向Ｍに交流バイアス磁界を印加する。

〔０用〕磁気抵抗素子１１を１つの磁気抵抗素子で第２図に２０
で図示するものとすると、この磁気抵抗素子２０（磁気
抵抗素子１１）には、外部磁界１−１ａｘが内部磁化方
向Ｍに対して直角方向に印加される。ここで、本発明で
は上記のように、交流バイアスしているから、上記の内
部磁化方向Ｍは第２図に実線で示す方向と、破線で示す
方向（実線で示す方向に対して１８０°異なる方向）と
に交豆に変化する。

第２図に実線で示す内部磁化方向のときには、第２図に
実線の曲線で示す如く外部磁界Ｈｅｘに対して出力電圧
が変化し、外部磁界１−１ｅｘが増加するときと減少す
るときとでは値が同じ外部磁界であっても異なり、ヒス
テリシスｌ−Ｎ１を有する。

同様に、第２図に破線で示す内部磁化方向のときには、
同図に破線の曲線で示す如く、外部磁界）−１ｅｘに対
し、上記の実線で示した内部磁化方向のときと逆方向に
出力電圧が変化し、またヒステリシスＨｙを有する。こ
こで、第２図からもわかるように、上記のヒステリシス
ＨＶは磁気抵抗素子１１は同一のものであり、内部磁化
方向が異なるだけであるから、外部磁界対出力電圧特性
のヒステリシスはＨｙで不す如く同一である。

従って、交流バイアスによる出力電圧は、第２図中、実
線でホす特性曲線の値Ａ（又はＢ）と、破線で示す特性
曲線のｌ！Ａ’　　（又はＢ’　　）との間の振幅ΔＶ
であり、これは外部磁界が増加する状態にあるときの値
Ａ−Ａ’　と減少する状態にあるときのｆｒｉＢ−Ｂ′
とで一致する。

また、磁気抵抗素子１１の回路パターンがブリッジ回路
を形成するときは、ブリッジの不平衡により第２図にＯ
ｖで示す如きオフセット電圧が生ずるが、これも同様に
して見掛は上、外部磁界の増減力面に関係なく一致させ
ることができる。

〔実施例〕

第３図は本発明の一実施例の構成図、第４図は第３図の
要部構成図を示す。両図中、同一構成部分には同一符号
を付しである。第３図（Ａ）の正面図、同図＜８）の断
面図において、３１はブリッジ回路型Ｍ　Ｒ素子で、前
記磁気抵抗素子１１に相当する。３２はドライバで、第
１図のドライバ１２に相当し、例えば５ｍＡの直流電流
を駆動電流としてブリッジ回路型ＭＲ素子３１に供給す
る。

また、３４及び３５はコイルで、前記バイアスコイル１
４．１５に相当し、これらは交流バイアス源３３（第１
図の交流バイアス源１３に相当）に接続されている。な
お、３６．３７は出力電圧を取り出す端子である。コイ
ル３４及び３５は第３図（Ｂ）に示すように、ブリッジ
回路型ＭＲ素子３１の下側に形成されている。

次にブリッジ回路型ＭＲ素子３１について更に計則に説
明する。ブリッジ回路型ＭＲ素子３１は第４図（Ａ）に
模式的に示す如く、４組のＭＲ素子を構成する要素抵抗
３１ａ、３１ｂ、３１ｃ及び３１ｄがブリッジ回路接続
された構成であり、そのブリッジ回路の対向する一組の
接続点には端子３６．３７が夫々接続され、残りの一組
の対向する接続点にはドライバ３２と接地端子が夫々接
続されている。

ＭＲ素子を構成する要素抵抗３１ａ〜３１ｄはバーバー
ポール型であり、その一部を拡大図示すると第４図（Ｂ
）の平面図、同図（Ｃ）の断面図に示す如くになる。第
４図（Ｂ）及び（Ｃ）において、シリコン（Ｓｌ）製の
基板４１上に二酸化シリコン（Ｓｉ　０２　）等の絶縁
１１（図示せず）を介してパーマロイ（ＦｅＮｉ）によ
る強磁性体膜４２が形成されている。この強磁性体ｇ１
４２上には、更に例えばタンタルモリブデン（Ｔａ　Ｍ
ｏ　）による密着層４３を介して例えば金（ＡＵ　）製
の導′ｉ４躾４４が形成され、その後通常のりソグラフ
ィ技術によって第４図（Ｂ）に示す如く、８１基板４１
の長手方向くこれは内部磁化方向に平行である）に対し
て傾斜した導電性膜４４の帯状部分と、強磁性体１４２
の露出した帯状部分とが、交互に一定間隔で配列される
ように、導電性膜４４と密着層４３の一部が除去される
。

密着層４３はパーマロイによる強磁性体膜４２とＡｕ製
導電＠躾４４とは好適に直接接着しないので、密着性向
上のために設けられている。このようにして形成された
第４図（Ｂ）及び（Ｃ）に示すバーバーポール状パター
ンは更にその上に例えば窒化シリコン＜Ｓｉ　Ｎ）など
による保護膜で覆われた後、樹脂で封止される。

なお、上記のバーバーポール状パターンを有するＭＲ素
子は、全体としてつづら折り状に形成され、第４図（Ａ
）に示す如きブリッジ回路になるような接続状態にされ
ている。また、ブリッジ回路全体のＭＲ素子の内部磁化
方向Ｍは同一であり、第４図＜８）に示す如く、３ｉ基
板４１の長手方向に磁化される。

本実施例では上記のブリッジ回路型ＭＲ素子３１の内部
磁化方向Ｍは、交流バイアス電源３３により、３ｉ基板
４１の長手方向であって、かつ、その方向が交互に１８
０°反転する。このため、第２図と共に説明したように
、出力電圧（交流）はヒステリシス及びオフセット電圧
には原理的に依存しない。

例えば、本実施例の交流バイアス源３３の交流バイアス
信号周波数を１０００Ｈｚ、交流バイアス信号によりバ
イアスコイル３４．３５に流れるバイアス電流によって
決まるバイアス磁界）−１ｂを１００８より大なる値と
した場合、第５図に示す如く、約０．１！ＩＩＶ、約０
．２８ＩＩＩＶ　、約０．４８ｍＶのヒステリシスが生
じていた従来の各センサに対し、本実施例を適用すると
同図の縦軸に示すようにＱｍＶ（ＡＣ）であり、ヒステ
リシスがゼロである。

また、バイアスを印加しないために第６図に示す如く、
約０．７ｍＶ、約２．２ｍＶ、約４．２ｍＶノオフセッ
ト電圧が生じている従来の各センサの夫々に対して本実
施例を適用すると、同図の縦軸に示すように、オフセッ
ト電圧は夫々Ｑｍνとすることができる。

更に、本実施例の外部磁界対出力電圧特性は第７図に工
で示す如くになり、バイアス磁界Ｈｂがゼロの従来セン
サの外部磁界対出力電圧特性（同図に破線■で示す）に
比べて大なる電圧が得られる。

第８図は本発明の他の実施例の構成図を示す。

同図中、第４図と同一構成部分には同一符号を付し、そ
の説明を省略する。第８図において、５０はバーバーポ
ール状パターンで、Ｓｉ基板４１上に形成されており、
その構造は第４図（Ｂ）。

（Ｃ）に示した構造と同じで、強磁性体膜４２゜密着層
４３及び導電性１！４４からなる。

また、５１は絶縁薄膜で、例えばＳｉＮや５ｆＯｚ等の
基板で、その上に複数本の導体パターン５２が互いに平
行に形成されている。この導体パターン５２はバーバー
ポール状パターン５０の長手方向に平行なブリッジ回路
型ＭＲ素子３１の内部磁化方向に対して直角方向に配設
されるよう、絶縁ｉｉｌ膜５１がブリッジ回路型ＭＲ素
了３１と同じＳｉ基板４１上に形成されている。

本実施例によれば、導体パターン５２が前記バイアスコ
イル１４．１５に相当し、導体パターン５２に交流バイ
アス信号を供給することにより、導体パターン５２周辺
に交流磁界が発生し、バーバーポール状パターン５０を
、その長手方向に磁化させる。このとき、導体パターン
５２はバーバーポール状パターン５０に極めて近接した
位置にあるから、小さな電流で極めて効率よく磁化させ
ることができる。

第９図は本発明の更に他の実施例の構成図を示す。同図
中、第４図と同一構成部分には同一符号を付し、その説
明を省略する。第９図において、支持台６１上に磁気シ
ールド板６２を介して交流バイアス用フレキシブルプリ
ント基板６３が搭載されている。更に、このフレキシブ
ルプリント基板６３上にはもう一つのフレキシブルプリ
ント基板６４とＭＲ素子３１どが搭載される。フレキシ
ブルプリント基板６３はＭＲ素子３１への交流バイアス
用である。

また、フレキシブルプリント基板６４はＭＲ素子３１の
入出力用導体であり、その一方の端部はＭＲ素子３１の
電極に接続され、その他方の端部は入力線６５．出力線
６６、グランド線６７の各導体に接続されている。

本実施例によれば、フレキシブルプリント基板６３に交
流電流を流して磁界を発生させ、これによりＭＲ素子３
１を交流バイアスする。また、高透磁率材で形成された
磁気シールド板６２により検出すべき外部磁界以外の不
要な磁界をシールドすることができるため安定した特性
が得られる。

この磁気シールド板６２はフレキシブルプリント基板６
３によるコイルの磁芯の役目を果しており、ＭＲ素子３
１の磁化を効率良く行なうことができる。

〔発明の効果〕

上述の如く、本発明によれば、調整することなくヒステ
リシスに依存しない出力を得ることができ、またブリッ
ジ回路型ＭＲ素子の場合は無調整でオフセット電圧に依
存しない出力を得ることもでき、更にバイアスコイルを
、複数本平行に配設された導体パターンとしてＭＲ素子
と同一基板上に形成することにより、小さな電流で効率
良くＭＲ素子をバイアスすることができる等の特長を有
するものである。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の作用説明図、第３図は本発明の一実施例の構成図、第４図は本発明の一実施例の要部構成図、第５図は本発
明の一実施例と従来センサのヒステリシスを対比して示
す図、第６図は本発明の一実施例と従来センサのオフセット電
圧を対比して示す図、第７図は本発明の一実施例と従来センサの特性を対比し
て示す図、第８図は本発明の他の実施例の構成図、第９図は本発明
の更に他の実施例の構成図、第１０図は従来センサの一
例の特性図である。図において、１１．３１は磁気抵抗素子（ＭＲ素子）１２はドライバ
、１３は交流バイアス源、１４．１５はバイアスコイルを小す。（Ａ）（断管図）（Ｂ）第３図（ｍＶＡｃ）（Ａ）新見困（Ｂ）　Ｘ旬墳へ鉾１関

Claims

【特許請求の範囲】

（１）磁気抵抗素子からなり、外部磁界に応じた検出電
圧を出力する磁気抵抗素子（１１）と、該磁気抵抗素子
（１１）に駆動信号を供給するドライバ（１２）と、交流バイアス信号を発生する交流バイアス源（１３）と
、該交流バイアス源（１３）からの交流バイアス信号が供
給され、前記磁気抵抗素子（１１）の内部磁化方向に交
流バイアス磁界を印加するバイアスコイル（１４、１５
）と、よりなることを特徴とする外部磁界検出センサ。
（２）前記磁気抵抗素子（１１）は、ブリッジ回路パタ
ーンを形成した磁気抵抗素子であることを特徴とする請
求項１記載の外部磁界検出センサ。
（３）前記バイアスコイル（１４、１５）として、前記
磁気抵抗素子（１１）の内部磁化方向と直角方向に、複
数本平行に配置された導体パターン（５２）を、絶縁膜
（５１）を介して前記磁気抵抗素子（１１）と同一基板
（４１）上に形成したことを特徴とする請求項１記載の
外部磁界検出センサ。
（４）前記バイアスコイル（１４、１５）をフレキシブ
ルプリント基板（６３）に形成し、該フレキシブルプリ
ント基板（６３）を前記磁気抵抗素子（１１）と同一支
持台（６１）上に支持したことを特徴とする請求項１記
載の外部磁界検出センサ。
（５）前記磁気抵抗素子（１１）は、バーバーポール型
磁気抵抗素子から構成されることを特徴とする請求項１
乃至４のうちいずれか一項記載の外部磁界検出センサ。