JPH03222509A - Input matching circuit - Google Patents
Input matching circuitInfo
- Publication number
- JPH03222509A JPH03222509A JP1824490A JP1824490A JPH03222509A JP H03222509 A JPH03222509 A JP H03222509A JP 1824490 A JP1824490 A JP 1824490A JP 1824490 A JP1824490 A JP 1824490A JP H03222509 A JPH03222509 A JP H03222509A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- impedance matching
- input matching
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000020169 heat generation Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力整合回路に関する。より詳細には、高周
波信号を入力とする電子回路の、入力インピーダンスを
整合する回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an input matching circuit. More specifically, the present invention relates to a circuit that matches the input impedance of an electronic circuit that receives a high-frequency signal as an input.
従来の技術
交流回路では、一般に負荷に供給する電力を大きくする
ためにインピーダンスを整合させる。特に、高周波回路
では、反射を防止するためにも入力インピーダンスを整
合する必要がある。従って、高周波回路は、一般に入力
インピーダンスを整合する入力整合回路を具備している
。第２図に、従来の入力整合回路を具備する差動増幅回
路の回路図を示す。Prior art AC circuits typically match impedance to increase the power delivered to the load. In particular, in high frequency circuits, it is necessary to match the input impedance to prevent reflections. Therefore, high frequency circuits generally include an input matching circuit that matches input impedance. FIG. 2 shows a circuit diagram of a differential amplifier circuit including a conventional input matching circuit.
第２図の差動増幅回路は、入力信号Ｖ ｉ ｎおよび入
力信号Ｖ Ｉ＋−１の反転信号■１．．をそれぞれ入力
される入力端子１および２と、入力端子１および２がそ
れぞれゲートに接続され、ドレインにそれぞれ負荷抵抗
Ｒ５を介して正電源Ｖａｎが接続され、ソースが共通に
電流源５を介して接地されているＦＥＴＩＩおよび１２
とを具備する。ＦＥＴ１２のドレインは出力信号Ｖ ａ
ｕ ｔを出力する出力端子４にも接続され、同様にＦ
ＥＴＩＩのドレインは、出力信号Ｖ ｏ ｕ Ｌの反転
信号■。。、を出力する出力端子３にも接続されている
。さらに、入力端子１および２は、それぞれインピーダ
ンス整合抵抗Ｒ１およびＲ３を介して正電源Ｖ。Ｉｌｌ
に接続され、また、インピーダンス整合抵抗Ｒ２および
Ｒ４を介して接地されている。上記のインピーダンス整
合抵抗Ｒ４およびＲ２、Ｒ３およびＲ４は、それぞれ上
記の差動増幅回路の入力整合回路を構成している。The differential amplifier circuit of FIG. 2 has an input signal V in and an inverted signal of the input signal V I+-1. ．． Input terminals 1 and 2 are respectively connected to the gate, the drain is connected to the positive power supply Van through the load resistor R5, and the source is commonly connected through the current source 5. FET II and 12 grounded
and. The drain of FET12 is connected to the output signal V a
It is also connected to output terminal 4 that outputs ut, and similarly F
The drain of ETII is the inverted signal ■ of the output signal V o u L. . , is also connected to an output terminal 3 that outputs . Furthermore, input terminals 1 and 2 are connected to the positive power supply V through impedance matching resistors R1 and R3, respectively. Ill
It is also connected to ground via impedance matching resistors R2 and R4. The above impedance matching resistors R4 and R2, R3 and R4 respectively constitute an input matching circuit of the above differential amplifier circuit.
上記の差動増幅回路では、入力信号をＤＣ成分から通す
ために、入力端子は、コンデンサを介さず直接ゲートに
接続されていなければならない。In the differential amplifier circuit described above, in order to pass the input signal from the DC component, the input terminal must be directly connected to the gate without using a capacitor.
また、上記の差動増幅回路のＦＥＴの代わりにバイポー
ラトランジスタを使用した回路では、入力端子はベース
に接続されているが、その場合でも入力端子は、コンデ
ンサを介さず直接ベースに接続されていなければならな
い。In addition, in a circuit that uses bipolar transistors instead of FETs in the differential amplifier circuit described above, the input terminal is connected to the base, but even in that case, the input terminal must be directly connected to the base without going through a capacitor. Must be.
発明が解決しようとする課題
第２図に示した差動増幅回路のように、単一電源で動作
する高周波回路では、入力トランジスタに適切なバイア
スを発生させなければならない。Problems to be Solved by the Invention In a high frequency circuit that operates with a single power supply, such as the differential amplifier circuit shown in FIG. 2, it is necessary to generate an appropriate bias in the input transistor.
従って、インピーダンスを整合させるために、入力整合
回路のインピーダンス整合抵抗Ｒ１、Ｒ２、Ｒ３および
Ｒ７に大きな電流を流す必要がある。Therefore, in order to match the impedances, it is necessary to flow a large current through the impedance matching resistors R1, R2, R3, and R7 of the input matching circuit.
これは、上記の高周波回路の消費電力が大きくなること
を意味し、また、それに伴い発熱量も大きくなる。This means that the power consumption of the above-mentioned high frequency circuit increases, and the amount of heat generated increases accordingly.
そこで本発明の目的は、上記従来技術の問題点を解決し
た電力消費が小さい入力整合回路を提供することにある
。SUMMARY OF THE INVENTION An object of the present invention is to provide an input matching circuit with low power consumption that solves the problems of the prior art described above.
課題を解決するための手段
本発明に従うと、高周波信号を入力とする回路の入力端
子が接続されて前記回路の入力インピーダンスを整合す
る回路で、一端が接地され、他端に電源が接続されて直
列に結合された複数の入力整合抵抗を具備し、前記複数
の入力整合抵抗の間に前記入力端子が接続された入力整
合回路において、前記入力整合抵抗と前記電源との間に
ダイオードを具備し、前記入力整合抵抗が、ダイオード
を介して接地されていることを特徴とする入力整合回路
が提供される。Means for Solving the Problems According to the present invention, the input terminal of a circuit that inputs a high frequency signal is connected to match the input impedance of the circuit, and one end is grounded and the other end is connected to a power source. The input matching circuit includes a plurality of input matching resistors coupled in series, and the input terminal is connected between the plurality of input matching resistors, and the input matching circuit includes a diode between the input matching resistor and the power source. , there is provided an input matching circuit characterized in that the input matching resistor is grounded via a diode.
作用
本発明の入力整合回路は、電源とインピーダンス整合抵
抗の間およびインピーダンス整合抵抗とグランドとの間
にダイオードを具備するところにその主要な特徴がある
。本発明の入力整合回路では、上記のダイオードにより
、電圧を低下させて、インピーダンス整合抵抗間の電圧
を小さ（する。The main feature of the input matching circuit of the present invention is that it includes diodes between the power supply and the impedance matching resistor and between the impedance matching resistor and ground. In the input matching circuit of the present invention, the voltage is lowered by the diode described above to reduce the voltage across the impedance matching resistor.
従って、インピーダンス整合抵抗に流れる電流が小さく
なり、消費電力、発熱量共に小さくなる。Therefore, the current flowing through the impedance matching resistor becomes smaller, and both the power consumption and the amount of heat generated are reduced.
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。EXAMPLES Hereinafter, the present invention will be explained in more detail with reference to Examples, but the following disclosure is merely an example of the present invention and does not limit the technical scope of the present invention in any way.
実施例
第１図に本発明の入力整合回路を具備する差動増幅回路
の回路図を示す。第１図の回路は、入力整合回路以外は
第２図に示した差動増幅回路と等しいので、以下第２図
の差動増幅回路との相違点を中心に説明を行う。Embodiment FIG. 1 shows a circuit diagram of a differential amplifier circuit equipped with an input matching circuit of the present invention. Since the circuit of FIG. 1 is the same as the differential amplifier circuit shown in FIG. 2 except for the input matching circuit, the following explanation will focus on the differences from the differential amplifier circuit of FIG. 2.
第１図の差動増幅回路では、入力端子１は、それぞれ入
力整合回路を構成するインピーダンス整合抵抗Ｒ１およ
びｎ個の順方向のレベル変換用ショットキダイオードＱ
１ を介して正電源Ｖ。０に接続され、また、インピー
ダンス整合抵抗Ｒ２および順方向のｍ個のレベル変換用
ショットキダイオードＱ２を介して接地されている。ま
た、入力端子２は、同様にインピーダンス整合抵抗Ｒ３
および順方向のｎ個のレベル変換用ショットキダイオー
ドＱ３を介して正電源Ｖ０．に接続され、また、インピ
ーダンス整合抵抗Ｒ４および順方向のｍ個のレベル変換
用ショットキダイオードＱ、を介して接地されている。In the differential amplifier circuit shown in FIG. 1, input terminal 1 is connected to an impedance matching resistor R1 and n forward level conversion Schottky diodes Q, which constitute an input matching circuit.
1 through the positive power supply V. 0, and is also grounded via an impedance matching resistor R2 and m forward direction level converting Schottky diodes Q2. In addition, the input terminal 2 similarly has an impedance matching resistor R3.
and the positive power supply V0. through n forward level conversion Schottky diodes Q3. It is also grounded via an impedance matching resistor R4 and m forward direction level converting Schottky diodes Q.
入力端子１が接続されている本発明の入力整合回路と、
入力端子２が接続されている本発明の入力整合回路とは
、その構成が等しいので、以下入力端子１が接続されて
いる本発明の入力整合回路についてその動作を説明する
。an input matching circuit of the present invention to which input terminal 1 is connected;
Since the input matching circuit of the present invention to which the input terminal 2 is connected has the same configuration, the operation of the input matching circuit of the present invention to which the input terminal 1 is connected will be described below.
上記本発明の入力整合回路において、ダイオードを全て
等しい特性とし、各ダイオードの立上り電圧（順方向降
下電圧）をＶ、とすると、インピーダンス整合抵抗間に
は、
Ｖ Ｄ （１−（ｎ ＋ ｍ ） Ｖ ｔの電圧がかか
る。In the input matching circuit of the present invention, if all the diodes have the same characteristics and the rising voltage (forward drop voltage) of each diode is V, then V D (1-(n + m)) between the impedance matching resistors. A voltage of Vt is applied.
従って、インピーダンス整合抵抗には、従来の回路より
Ｖ、、 Ｖｔ１．− （ｎ＋ｍ）Ｖ、 （ｎ
＋ｍ）Ｖ。Therefore, the impedance matching resistor has V, , Vt1 . - (n+m)V, (n
+m)V.
Ｒ＋ ＋Ｒ２Ｒ＋ 十Ｒ２Ｒ＋ ＋Ｒ２消費電流が小さ
くなる。R+ +R2R+ 10R2R+ +R2 The current consumption is reduced.
ここで、バイアス点Ｖ、 （トランジスタ１１のゲート
）の電位は、
となる。Here, the potential of the bias point V (gate of transistor 11) is as follows.
一方、ｖＩｎ側から見た入力インピーダンスＺ２．．は
、となる。On the other hand, the input impedance Z2. seen from the vIn side. ．． becomes.
ここで、Ｔ、は、ンヨットキダイオードの微分抵抗であ
る。Here, T is the differential resistance of the Njotki diode.
従って、本発明の入力整合回路においては、式■、■を
満たし、さらに各ショントキダイオードに立上り電圧以
上に電圧が加わるように、ＲＲ２、ｍおよびｎを定めれ
ばよい。Therefore, in the input matching circuit of the present invention, RR2, m, and n may be determined so as to satisfy the equations (1) and (2) and to apply a voltage higher than the rising voltage to each voltage diode.
例えば、ｒｓ＝１０Ω、ｖｒ ＝０．６５Ｖとした場合
にＶ、。＝５Ｖ、バイアス電圧２ｖ、入力インピーダン
ス５０Ωとするには、
Ｒ１＝９５Ω、Ｒ２＝６３．３Ω、ｎ＝３、ｍ＝２とす
ればよい。このとき、インピーダンス整合抵抗Ｒ１およ
びＲ２に流れる電流は、１１ｍＡとなる。For example, V when rs=10Ω and vr=0.65V. =5V, bias voltage 2V, and input impedance 50Ω, R1=95Ω, R2=63.3Ω, n=3, and m=2. At this time, the current flowing through the impedance matching resistors R1 and R2 is 11 mA.
一方、第２図に示した従来の入力整合回路で等しい電源
電圧で、等しいバイアス電圧および入力インピーダンス
を実現するためには、
Ｒ＋ ＝ １２５Ω、Ｒ２＝８３．３Ωとなり、消費電
流は、２４ｍＡになる。On the other hand, in order to achieve the same bias voltage and input impedance with the same power supply voltage using the conventional input matching circuit shown in Figure 2, R+ = 125Ω, R2 = 83.3Ω, and the current consumption becomes 24mA. .
従って、本発明の入力整合回路では、消費電流が従来の
入力整合回路の２以下となる。Therefore, in the input matching circuit of the present invention, the current consumption is 2 or less compared to the conventional input matching circuit.
発明の詳細
な説明したように、本発明の入力整合回路は、従来の回
路に比較して、その消費電流を半減することが可能であ
る。従って、発熱量も減少し、高集積化に貢献する。As described in detail, the input matching circuit of the present invention can reduce its current consumption by half compared to conventional circuits. Therefore, the amount of heat generated also decreases, contributing to higher integration.
また、本発明の入力整合回路は、従来の入力整合回路と
、その構成においてダイオードを付加した点のみが異な
るだけである。従って、特に量産した場合には、コスト
もさほど上昇しない。Further, the input matching circuit of the present invention differs from the conventional input matching circuit only in that a diode is added in its configuration. Therefore, especially when mass-produced, the cost does not increase much.
１．２ ・ ３．４ ・ ５ ・ ・ ・ １１．１２・ ・レベル変換ショットキダイオード群 ・・入力端子、 ・・出力端子、 レベル変換素子、 ・・ＦＥＴ1.2・ 3.4・ 5 ・ ・ ・ 11.12・ ・Level conversion Schottky diode group ・・Input terminal, ・Output terminal, level conversion element, ・・FET
Claims (1)
記回路の入力インピーダンスを整合する回路で、一端が
接地され、他端に電源が接続されて直列に結合された複
数の入力整合抵抗を具備し、前記複数の入力整合抵抗の
間に前記入力端子が接続された入力整合回路において、
前記入力整合抵抗と前記電源との間にダイオードを具備
し、前記入力整合抵抗が、ダイオードを介して接地され
ていることを特徴とする入力整合回路。A circuit to which the input terminal of a circuit that inputs a high-frequency signal is connected to match the input impedance of the circuit, and includes a plurality of input matching resistors connected in series, one end of which is grounded and the other end connected to a power source. and an input matching circuit in which the input terminal is connected between the plurality of input matching resistors,
An input matching circuit comprising a diode between the input matching resistor and the power source, the input matching resistor being grounded via the diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1824490A JPH03222509A (en) | 1990-01-29 | 1990-01-29 | Input matching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1824490A JPH03222509A (en) | 1990-01-29 | 1990-01-29 | Input matching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03222509A true JPH03222509A (en) | 1991-10-01 |
Family
ID=11966270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1824490A Pending JPH03222509A (en) | 1990-01-29 | 1990-01-29 | Input matching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03222509A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037457A (en) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | Amplifier circuit |
-
1990
- 1990-01-29 JP JP1824490A patent/JPH03222509A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037457A (en) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | Amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7263337B2 (en) | Circuit for boosting DC voltage | |
| US5548248A (en) | RF amplifier circuit | |
| JP3745901B2 (en) | Switch circuit using MESFET | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| CN112042117A (en) | Class D amplifier with multiple independent output stages | |
| EP0488315B1 (en) | A balanced cascode current mirror | |
| JPS60105320A (en) | Level converting circuit | |
| JPS60501035A (en) | Comparator circuit with reduced input bias current | |
| US20100164606A1 (en) | Dc biasing circuit for a metal oxide semiconductor transistor | |
| US6255885B1 (en) | Low voltage transistor biasing | |
| JP3111460B2 (en) | Voltage / absolute current converter circuit | |
| JPH03222509A (en) | Input matching circuit | |
| JP2003258567A (en) | High frequency circuit | |
| EP0528659A1 (en) | Impedance multiplier | |
| JP2001111419A (en) | Charge pump circuit | |
| JP2003046347A (en) | High output amplifier | |
| JPH11346125A (en) | Srpp circuit | |
| JP3589437B2 (en) | Power amplifier | |
| JPH0339928Y2 (en) | ||
| JPH09167925A (en) | Amplifier | |
| EP1041713A1 (en) | Voltage follower circuit | |
| JPS5815968B2 (en) | oscillation circuit | |
| JP2004200730A (en) | Input circuit | |
| JP3464876B2 (en) | Input circuit device | |
| JPH0595260A (en) | Voltage amplifier circuit |