JPH03220992A - ビデオ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は走査線補間を行うビデオ信号処理回路に関し、
特にディジタル化されたビデオデータによ′す、走査線
補間するものに関する。

［従来の技術］ よりＴＶ、ディジタルテレビと呼ば゛れる信号処理技術
は、主に３次元ｙ　／　ｃ分離とともに走査線補間を行
いノンインターレースを行うものとから戊り立つＯ特に
走査線補間は垂直解稼度が上がるラインフリッカが目立
たなくなる等、高画質化にはかかせない技術である。走
査線補間の方法と゛しては、１水平走査期間（以下１Ｈ
と略す）画像データを遅延または記憶する１Ｈメモリと
１垂直走査期間（以下１フィールド略す）を遅延または
記憶する１フイールドメモリを備え、それらの出力信号
を映像の動き量に応じて適応的に加算し、静止画の時は
１フイールド前の信号で、動画の時は１Ｈ前と現在の信
号の平均で補間を行う方法がある。

［発明が解決しようとする課題］ ところが、このような走査線補間を行うと次の事が問題
となる。ノイズの少ないビデオンース、例えば光学式読
み取りディスクの通常再生や、強電界中での安定したテ
レビジョン放送を受信した場合は、動き検出も正確に行
え、走査捕間を行う効果が見られる。しかし電界の弱い
地域でのテレビジョン受信の場合は、映像が充分なＳ／
Ｎをとれないため、走査線補間による画質向上よりも、
Ｓ／Ｎの改善が望まれる。

不発明は、これらの問題を解決するもので、その目的と
するところは、ノイズの少ない画面では１フイールド又
は１Ｈメモリにて走査線補間を行うことで垂直方向の解
像度を向上させ、ノイズの多い画面では平均値を用いて
走査線補間を行うことでノイズ量を減少した映像を提供
することにある。

［課題を解決するための手段」 前記目的を遠戚するために本発明のビデオ信号処理回路
は、 （１）ａ）　走査線補間を行うビデオ信号処理回路にお
いて ｂ）　少なくとも１水平走査期間遅延できる遅延装置と Ｃ）　少なくとも１垂直走査期間記憶できる記憶装置と ｄ）　テレビジョン映像の動き量により、前記遅延装置
と前記記憶装置の出力を適応的に加算する加算器１と ｅ）　現在の信号と前記加算器１の出力を割合いＫで加
算する加算器２と ｆ）　現在の信号と前記加算器１の出力を割合い（１−
Ｋ）で加算する加算器６と ｇ）　前記加算器２と前記加算器乙の出力から走査線補
間を行う補間回路と ん）　前記加算器２と前記加算器３の加算する割合いＫ
を制御する係数制御回路を備えたことを特徴とする。

（２）ａ）　前記ビデオ信号処理回路においてｂ）　テ
レビジョン放送の受信を行うチューナと Ｃ）　前記チー−すより電界強度の検出を行い前記制御
回路に出力する検出回路を備えたことを特徴とする。

［実施例］ 以下、本発明の構筬例を図面に基づき説明する第１図は
本発明によるビデオ信号処理回路の構成図である。

１０１インターレース信号は、例えばコンポジットビデ
オ信号、輝度信号、色信号等である。１０２　１Ｈ遅延
回路は１Ｈの遅延が可能なシフトレジスタであればよく
、また１Ｈのラインメモリで構成してもよい。１０ろ加
算器１は現在の信号と１０２　１Ｈ遅延回路の出力信号
を加算するもので、１０４シフトレジスタで１／２倍す
ることと合わせて、現在の信号と１０２　１Ｈ遅延回路
の出力信号の平均値（以下この信号を平均値信号と略す
）を取るものである。この構成は現在の信号と１０２　
１Ｈ遅延回路の出力信号の平均値が得られれば、どの様
なものでもよく、例えば７フトレジスタにて各々の信号
を１／２倍し、その後加算する構成でもよい。１０５１
フイールドメモリは１フイ一ルド間のデータを記憶する
もので、１フイールド遅延したデータを得ることが目的
である。従って１フイールド遅延させる遅延回路でもよ
い。１０６動き検出回路は映像の動きを検出するもので
、フレーム間、フィールド間等の画素毎の差分を求め、
この差分によりその画素が動いているかを検出するもの
である。１０７ミキサ回路は、１０６動き検出から得た
動き量により１０４シフトレジスタの出力と１０５フイ
ールドメモリの出力を適応的に加算するものである。加
算の重みづけは、動き量が少ないときは１０５フイール
ドメモリの出力の割合いを多く、逆に動き量が多いとき
は１０４シフトレジスタの出力の割合いを多くすること
で静止画の解像度向上と動きぼけを防いでいる。１０８
乗算器１は現在の信号と１１９制御回路により決められ
る係数にとを掛は合わせるのであ・る。１１０乗算器３
は現在の信号と係数（１−Ｋ　）を掛けるものである。

１０９乗算器２は１０７ミキサ回路の出力と係数（１−
Ｋ　）を掛は合わせる、１１１乗算器４はミキサ回路の
出力と係数Ｋを掛けるものである。従って１０９乗算器
２．１１０乗算器３は、それぞれ１１１乗算器４．１０
８来算器１の出力を原信号から引いて得てもよい。１１
２加算器２は１０８乗算器“１と１０９乗算器２の出力
を加算し、１１５加算器３は１１０乗算器３と１１１乗
算器４の出力を加算する。１１３補間す路は１１２加算
器２と１１５加算器３の出力から倍速補間を行い、１１
４倍速補間信号を得る。１１６アンテナと１１７チユー
ナはテレビジョン放送を受信するもので、この受信信号
より、１１８電界強度検出回路にて現在受信しているチ
ャンネルの電界強度を検出する。

これは１１７チユーナのＲＦＡＧ（！、色復調回路で用
いられる２力ラーキラー信号等により簡単に実現できる
。１１８電界強度検出回路の出力により１１９制御回路
は、先程述べた乗算器の係数Ｋを制御する。

第１図のビデオ信号処理回路の動作を第２図より説明す
る。１０７ミキサ回路の出力信号は１０６動き検出回路
の出力により、その加算の割り合いが変化する。１０６
動き検出回路がある画素について静止であるとした時は
、１０７ミキサ回路の出力は１０５１フイールドメモリ
の出力がそのまま表われる。１０６動き検出回路が徐々
にある画素が動いていると出力すると、１０７ミキサ回
路の出力の割り合いも１０５１フイールドメモリ゛の出
力よりｉ０４シフトレジスタの出力の方が多くなってく
る。逆に徐々に画素が静止していると１０６動き検出回
路が検出した場合は、１０５１フイールドメモリの出力
の割合いが多くなる。

１１９電界強度検出回路の出力が電界節であると出力さ
れているとする。１２０制御回路はこれより乗算器の係
数Ｋを１と出力する。その結果１１２加算器２の出力は
現在の信号がそのまま出力され、１１５加算器５の出力
は１０７ミキサ回路の出力がそのまま出力される。従っ
て１１４倍速補間信号は現在の信号と１０７ミキサ回路
の出力信号が交互に表われる形となり、１０７ミキサ回
路の出力信号は、１フイールド前のデータか１Ｈ前との
平均信号であるため、垂直解像度の向上が計れる。

１１９電界強度検出回路の出力が徐々に弱電界であると
出力されたとする。１２０制御回路は乗算器係数にの値
を１より小さくしていく。１１・２加算器２の出力は現
在の信号と１０７ミキサ回路の出力との加算結果となる
。一方１１５加算器３の出力も現在の信号と１０７ミキ
サ回路の出力との加算結果となるが、１１２加算器２の
出力とは加算する割合いが反対となる、すなわち１１２
加算器２の出力の割合いが 現在の信号：１０７ミキサ回路の出力 Ｋ　　　　　　”　　　　　　１　−にであれば、１１
５加算器３の出力の割合いは現在の信号＝１０７ミキサ
回路の出力 １　−Ｋ　　　　：　　　　　　　Ｋ となる、１１９電界強度検出回路の出力が完全に弱電界
であると出力すると、１２０制御回路は乗算器係数にの
値を０．５とする。これより先程の説明からも分かるよ
うに、１１２加算器２と１１５加算器乙の出力結果はい
ずれも、現在の信号と１０７ミキサ回路の出力の平均値
となる。現在の信号と１０７ミキサ回路の出力信号が相
関が大きいとすれば、平均値をとることでノイズは電力
で１／２、振幅は１／Ｊ２　となるためノイズの少ない
画面を得ることができる。

以上の動作を行うことにより、電界が強い時は垂直解像
度が上がり、電界が弱い時にはノイズの少ない映像が得
られる。

第１図の構成では乗算器が４個必要となるため乗算器の
個数を減らした不発明を実現するための構成図を第３図
、第４図に示す。第３図の構成は第１図に比べて乗算器
は２個で済み、乗算器を２個削減できるが、信号の符号
を変換する符号変換器が２個新たに必要となる。第４図
の構成は第１図に比べて乗算器を１個削減できるが、加
算器１個とシフトレジスタ１個が新たに必要となる。

これら３種類の構成のビデオ信号処理回路の動作は先程
述べた第２図と同じであるため、設計に適した回路構成
をとればよい。また乗算器の係数Ｋを１と０５で固定し
てよければスイッチにより乗算器を置き変えれることは
言うまでもない。

［発明の効果］ 以上のように本発明によれば、ノイズの少ない画面では
垂直方向の解像度が上がり、ノイズの多い画面ではノイ
ズを減少させるような走査線補間回路が簡単な構成で実
現できるため、コストダウンが図れ、小型化も容易とな
る。

更に、電界強度により、補間を行うモードが自動的に、
かつ段階的に変化するため、テレビジョン受信時にユー
ザは何ら操作をすることなしに、常に良好な画像が得ら
れ、特に小型携帯用テレビ受信機に最適である。

【図面の簡単な説明】

第１図は、本発明によるビデオ信号処理回路の構成図。 第２図は、第１図の制御を表わす動作図。 第６図は、不発明によるビデオ信号処理回路において、
乗算器の数を２個減した構成を示した図第４図は、本発
明によるビデオ信号処理回路において、 乗算器の数を１ 制減した構成を示した図 １・・・・・・・・・インターレース信号２・・・・・
・・・・１Ｈ遅延回路 ３・・・・・・・・・加算器１ ４・・・・・・・・・ブストレジスタ ５・・・・・・・・・１フィール−トメモリ６・・・・
・・・・・動き検出回路 ７・・・・・・・・・ミキサ回路 ８・・・・・・・・・乗算器１ ９・・・・・・・・・乗算器２ ０・・・・・・・・・乗算器３ １・・・・・・・・・乗算器４ ２・・・・・・・・・加算器２ ５・・・・・・・・・補間回路 ４・・・・・・・・・倍速補間信号 ５・・・・・・・・・加算器５ ６・・・・・・・・・アンテナ ７・・・・・・・・・チューナ ８・・・・・・・・・電界強度検出回路９・・・・・・
・・・制御回路 以 上

Claims (2)

【特許請求の範囲】
1. （１）ａ）走査線補間を行うビデオ信号処理回路におい
   て、 ｂ）少なくとも１水平走査期間遅延できる遅延装置と ｃ）少なくとも１垂直走査期間記憶できる記憶装置と ｄ）テレビジョン映像の動き量により、前記遅延装置と
   前記記憶装置の出力を適応的に加算する加算器１と ｅ）現在の信号と前記加算器１の出力を割合いＫで加算
   する加算器２と ｆ）現在の信号と前記加算器１の出力を割合い（１−Ｋ
   ）で加算する加算器３と ｇ）前記加算器２と前記加算器３の出力から走査線補間
   を行う補間回路と ｈ）前記加算器２と前記加算器３の加算する割合いＫを
   制御する係数制御回路を備えたことを特徴とするビデオ
   信号処理回路。
2. （２）ａ）テレビジョン放送の受信を行うチューナと、 ｂ）前記チューナより電界強度の検出を行い、前記制御
   回路に出力する検出回路を備えたことを特徴とする請求
   項１記載のビデオ信号処理回路。