JPH03220806A - Self-exciting oscillation circuit - Google Patents

Self-exciting oscillation circuit

Info

Publication number
JPH03220806A
JPH03220806A JP1545090A JP1545090A JPH03220806A JP H03220806 A JPH03220806 A JP H03220806A JP 1545090 A JP1545090 A JP 1545090A JP 1545090 A JP1545090 A JP 1545090A JP H03220806 A JPH03220806 A JP H03220806A
Authority
JP
Japan
Prior art keywords
voltage
current
signal
converter
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1545090A
Other languages
Japanese (ja)
Other versions
JP2837211B2 (en
Inventor
Kiyoshi Odohira
尾土平 きよし
Yoji Saito
斎藤 洋二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1545090A priority Critical patent/JP2837211B2/en
Publication of JPH03220806A publication Critical patent/JPH03220806A/en
Application granted granted Critical
Publication of JP2837211B2 publication Critical patent/JP2837211B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the need for an excess level shift circuit and to reduce the power consumption by inputting a 1st voltage signal having a 1st DC level and a gain signal having a 2nd DC level to a gain control converter to which the 1st and 2nd DC levels are set. CONSTITUTION:A 1st voltage/current converter 15 having a level shift stage converts an output signal of a vibrator 10 into a 1st current signal and gives it to a 1st current/voltage converter 16. The 1st current signal is converted into a 1st voltage signal V01 fixed to the 1st DC level. Then square of the V01 is operated by a square computing element 17 having a level shift stage in the opposite direction to output a 2nd current signal 12 and the current 12 is converted into a 2nd voltage signal V02 fixed to the 2nd DC level by a 2nd current/voltage converter 18. Then a gain control converter 20 controls the loop gain of the oscillation loop to be the unity with a gain signal with respect to the V01 and the result is outputted to a vibrator as an exciting signal.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、振動式センサを用いて自励発振を起こさせて
差圧などの物理量を測定する自励発振回路に係り、特に
低消費電流で広帯域の自励発振が可能なように改良した
自励発振回路に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a self-excited oscillation circuit that measures physical quantities such as differential pressure by causing self-excited oscillation using a vibration sensor, and particularly relates to a self-excited oscillation circuit that measures physical quantities such as differential pressure. This invention relates to a self-oscillation circuit that has been improved to enable wide-band self-oscillation.

このような自励発振回路は、回路の電力と信号とを2本
の伝送線を用いて統一電流で伝送する2線式信号伝送器
などの使用電力に制限がある信号伝送器に応用すること
ができる。
Such self-excited oscillation circuits can be applied to signal transmitters with limited power usage, such as two-wire signal transmitters that transmit circuit power and signals with a unified current using two transmission lines. I can do it.

〈従来の技術〉 第5図は従来の自励発振回路の構成の1例を示すブロッ
ク図である。
<Prior Art> FIG. 5 is a block diagram showing an example of the configuration of a conventional self-oscillation circuit.

10は振動子であり、この入力には励振電圧Ve、が可
変利得増幅器11から供給され、この励@電圧Ve、の
供給によってその出力端に発生した出力電圧は増幅器1
2の入力端に入力電圧V。
Reference numeral 10 denotes a resonator, to which an excitation voltage Ve is supplied from the variable gain amplifier 11, and an output voltage generated at its output terminal by supplying this excitation voltage Ve is the output voltage of the amplifier 1.
Input voltage V at the input terminal of 2.

として入力されている。この増幅器12の出力電圧は可
変利得増幅器11の入力端に供給されている。
is entered as . The output voltage of this amplifier 12 is supplied to the input terminal of the variable gain amplifier 11.

この様に、振動子10、可変利得増幅器11および増幅
器12によって構成される正帰還の発振ループにより振
動子10の固有振動数で発振する自励発振が継続される
In this way, the self-sustained oscillation that oscillates at the natural frequency of the vibrator 10 is continued by the positive feedback oscillation loop constituted by the vibrator 10, the variable gain amplifier 11, and the amplifier 12.

この場合、増幅器12の出力端から発振電圧を取り出し
て直流電圧変換器13に入力して直流電圧に変換し、こ
の直流電圧を基準電圧Es+ と比較して誤差増幅器1
4で誤差増幅して可変利得増幅器11に供給し、この基
準電圧Es+で決定される発振振幅になるように可変利
得増幅器11の利得を制御して発振ループの自励発振が
継続するようにしている。
In this case, the oscillation voltage is taken out from the output terminal of the amplifier 12 and inputted to the DC voltage converter 13 to convert it into a DC voltage, and this DC voltage is compared with the reference voltage Es+ and the error amplifier 1
4, the error is amplified and supplied to the variable gain amplifier 11, and the gain of the variable gain amplifier 11 is controlled so that the oscillation amplitude is determined by this reference voltage Es+, so that the self-oscillation of the oscillation loop continues. There is.

しかしなから、この様な自励発振回路に用いられる可変
利得増幅器11、増幅器12、直流電圧変換器、誤差増
幅器14などには通常はaiI算増算器幅器いられ、電
圧増幅が行われるか、この場合にモノリシック素子に随
伴するほとんどの畜生素子は容量性であるので零圧増幅
をすると遮断周波数が低下し、数μA以下の低消費電流
で数100KH2以上まで増幅できる広帯域の増幅器を
実現するのは困難である。
However, the variable gain amplifier 11, amplifier 12, DC voltage converter, error amplifier 14, etc. used in such a self-excited oscillation circuit usually include an aiI multiplier width amplifier to perform voltage amplification. In this case, since most of the elements accompanying the monolithic element are capacitive, zero-voltage amplification lowers the cutoff frequency, creating a wideband amplifier that can amplify up to several hundred KH2 or more with low current consumption of a few μA or less. It is difficult to do so.

そこで、一般に電圧増幅に代わって電流増幅を主体とす
る回路が採用される。
Therefore, a circuit mainly based on current amplification is generally adopted instead of voltage amplification.

第6図はこのような電流増幅を主体として用いた電圧増
@rgJ路の1例を示す回路図である。
FIG. 6 is a circuit diagram showing an example of a voltage increasing @rgJ path mainly using such current amplification.

入力電圧Vj、はトランジスタQ5とQ6のベースの間
に印加され、これ等のトランジスタQ5、Q6のエミッ
タはそれぞれ同一の抵抗値を持つ抵抗REの一端と接続
され、その他端は一端が負電源−VEEに接続され定電
流1.を流す定電流源CC1の他端に接続されている。
Input voltage Vj is applied between the bases of transistors Q5 and Q6, and the emitters of these transistors Q5 and Q6 are each connected to one end of a resistor RE having the same resistance value, and one end of the other end is connected to the negative power supply - Connected to VEE and constant current 1. It is connected to the other end of the constant current source CC1 that flows.

これ等のトランジスタQ5とQ6のコレクタは互いにベ
ースが接地されたトランジスタQ1、Q4のエミッタに
接続されると共にそれぞれトランジスタQ2、Q3のベ
ースに接続されている。
The collectors of these transistors Q5 and Q6 are connected to the emitters of transistors Q1 and Q4, whose bases are grounded, and to the bases of transistors Q2 and Q3, respectively.

トランジスタQ2、Q3のエミッタは互いに接続され、
一端が負電源−VEEに接続されて定電流IEを流す定
電流源CC2の他端に接続されている。トランジスタQ
2のコレクタはトランジスタQ4のコレクタに接続され
て負荷抵抗RLを介して正電源+VCCに、トランジス
タQ3のコレクタはトランジスタQ、のコレクタに接続
されて負荷抵抗RLを介して正電源+VCCにそれぞれ
接続されている。そして、トランジスタQ、とQ4のコ
レクタ間から出力電圧V。、が取り出されている。
The emitters of transistors Q2 and Q3 are connected to each other,
One end is connected to a negative power supply -VEE, and the other end is connected to a constant current source CC2 that flows a constant current IE. transistor Q
The collector of transistor Q2 is connected to the collector of transistor Q4 and connected to the positive power supply +VCC through a load resistor RL, and the collector of transistor Q3 is connected to the collector of transistor Q and connected to the positive power supply +VCC through the load resistor RL. ing. Then, an output voltage V is generated between the collectors of transistors Q and Q4. , has been taken out.

次に、以上のように構成された増幅回路の動作について
説明する。
Next, the operation of the amplifier circuit configured as above will be explained.

入力電圧v9.が印加されることにより、トランジスタ
Q5とQ6のコレクタには定電流IBの分配が起こる。
Input voltage v9. is applied, a constant current IB is distributed to the collectors of transistors Q5 and Q6.

その分配の比率をχとすれば、全体の電流はI8で一定
であるので、トランジスタQ5のコレクタにはInx、
トランジスタQ6のコレクタには(l−χ>rs/)電
流が分配されて流れる。従って、入力電圧Vi 、とは
次の間係がある。
If the distribution ratio is χ, the overall current is constant at I8, so the collector of transistor Q5 has Inx,
A current (l−χ>rs/) is distributed and flows through the collector of the transistor Q6. Therefore, the input voltage Vi has the following relationship.

χIa−(1−χ) I a =Vr 1/RE・・・
〈1) この電流の分配によりトランジスタQ、とQ4の各ベー
ス/エミッタ電圧に差が生じ、差電圧VOが発生する。
χIa-(1-χ) I a =Vr 1/RE...
(1) Due to this current distribution, a difference occurs between the base/emitter voltages of transistors Q and Q4, and a differential voltage VO is generated.

この場合に、各分配電流χIQ、(1−χ)Isと差電
圧Voとは、 Vo =Vv In [(1−χ)IB/χIa]・・
・(2) の関係がある。但し、トランジスタQ5とQ6の熱電圧
をvTとしであるが、以後も簡単のためにすべて各トラ
ンジスタは同一の熱電圧として形成されているものとす
る。
In this case, each distribution current χIQ, (1-χ)Is and the difference voltage Vo are Vo = Vv In [(1-χ)IB/χIa]...
・There is the following relationship (2). However, although the thermal voltage of transistors Q5 and Q6 is assumed to be vT, it will be assumed hereafter that all transistors are formed to have the same thermal voltage for simplicity.

また、この差電圧vOによりトランジスタQ2とQ3で
それぞれコレクタ電流I2とIコに変換されるが、この
ときのコレクタ電流I2、I3’と差電圧V0とは、 I2/13  =exp  (Vl)/VT  )”(
3)の関係がある。
Also, this differential voltage vO is converted into collector currents I2 and I in transistors Q2 and Q3, respectively, but the collector currents I2, I3' and differential voltage V0 at this time are I2/13 = exp (Vl)/ VT)”(
There is a relationship 3).

〈2)、(3)式を用いると、 I2/l3=(1−χ)IB/χIB (1−χ)/χ   ・・・(4) の関係を得る。従って、各コレクタ電流I2、I3は(
1−χ)とχの分流比で分配される点を考慮すると、定
電流IEは I2二(1−χ)IE      ・・・(5)I3=
χIE           ・・・(6)として分配
される。
Using equations (2) and (3), the following relationship is obtained: I2/l3=(1-χ)IB/χIB (1-χ)/χ (4). Therefore, each collector current I2, I3 is (
Considering that the current is distributed by the shunt ratio of 1-χ) and χ, the constant current IE is I22(1-χ)IE...(5)I3=
It is distributed as χIE...(6).

また、トランジスタQ1とQ4のコレクタ電流11とI
4は、これ等のt流増幅率が大きいとすれば、 ■1°χIB            ・・・(7)I
4−(1−χ)Is        ・・・(8)とな
る。
Also, the collector currents 11 and I of transistors Q1 and Q4 are
4, if these t current amplification factors are large, ■1°χIB ... (7) I
4-(1-χ)Is (8).

出力電圧V0.は Vo + =RL [(I+ +13 )  (I2 
+I4)]・・・(9) として求められるので、この(9)式に(1)式、(4
)式、及び(5)〜(8)式を代入すると、出力電圧■
。、は Vo  +  =  (RL/RE  )   [1+
  (IE  /Ia  )  ]・・ (I1) として得られる。
Output voltage V0. is Vo + =RL [(I+ +13) (I2
+I4)]...(9) Therefore, in equation (9), equation (1), (4
) and (5) to (8), the output voltage ■
. , is Vo + = (RL/RE) [1+
(IE/Ia)]...(I1) is obtained as follows.

〈発明が解決しようとする課題〉 しかしながら、この様な電流増幅を主体とした電圧増幅
器を複数個用いて発振回路を構成すると、寄生容量の影
響を受は難いので広帯域化は達成されるが、多くの場合
に直流レベルシフトが起こるので、余分のレベルシフト
回路を必要とすると共に消費零流の増加を招くという新
たな問題が生じる。
<Problems to be Solved by the Invention> However, if an oscillation circuit is constructed using a plurality of such voltage amplifiers that mainly perform current amplification, a wide band can be achieved because it is less susceptible to the effects of parasitic capacitance. Since DC level shifting occurs in many cases, new problems arise, requiring extra level shifting circuitry and increasing ground current consumption.

く課題を達成するための手段〉 本発明は、以上の課題を解決するために、振動子に励振
信号が入力されて励振されこの励振によって発生する出
力信号を検出してこれを増幅手段により増幅し励振信号
として印加することにより振動子の固有周波数をもって
自励発振する自励発振回路において、増幅手段はレベル
シフト段を有し出力信号を第1電流信号に変換して出力
する第1の電圧/電流変換器と、この第1電流信号を第
1直流レベルに固定した第1電圧信号に変換する第1の
電流/′憲正圧変換器、レベルシフト段とは逆方向のレ
ベルシフト段を有し第1電圧信号の二乗を演算して第2
ヒ流信号を出力する二乗演算器と、この第2電流信号を
第2直流レベルに固定した第2電圧信号に変換する第2
の電流、/電圧変換器と、ごの第2電圧信号を基準電圧
をベースとして比較積分して利得信号を出力する積分器
と、第1電圧信号は第1直流レベルをベースとし利得信
号は第2直流レベルをベースとして演算され利得信号に
より発振ループのループゲインが1となるように制御し
て励振信号として出力する利得制御変換器とを具備する
ようにしたものである。
Means for Accomplishing the Problems> In order to solve the above problems, the present invention provides a system in which an excitation signal is input to a vibrator, the vibrator is excited, an output signal generated by this excitation is detected, and this is amplified by an amplifying means. In a self-excited oscillation circuit that self-oscillates at the natural frequency of the vibrator by applying it as an excitation signal, the amplifying means has a level shift stage and converts the output signal into a first current signal and outputs the first voltage. a current converter, a first current/'converter positive pressure converter for converting the first current signal into a first voltage signal fixed at a first DC level, and a level shift stage having a direction opposite to the level shift stage; The second voltage signal is calculated by calculating the square of the first voltage signal.
a square calculator that outputs a high current signal; and a second square calculator that converts this second current signal into a second voltage signal fixed at a second DC level.
a current/voltage converter, an integrator that compares and integrates the second voltage signal based on the reference voltage and outputs a gain signal, the first voltage signal is based on the first DC level, and the gain signal is based on the first DC level. A gain control converter is provided which controls the loop gain of the oscillation loop to be 1 using a gain signal calculated based on two DC levels and outputs it as an excitation signal.

く作 用〉 レベルシフト段を有する第1の電圧/電流変換器は振動
子の出力信号を第1電流信号に変換して第1の電流/電
圧変換器に出力し、ここでこの第1電流信号を第1!:
流レベルに固定した第1電圧信号に変換する。
Function> The first voltage/current converter having a level shift stage converts the output signal of the vibrator into a first current signal and outputs it to the first current/voltage converter, where the first current signal is output to the first current/voltage converter. Signal first! :
a first voltage signal fixed at a current level.

次に、このレベルシフト段とは逆方向のレベルシフト段
を有する二乗演算器により第1童圧信号の二乗を演算し
て第2電流信号を出力し、この第2電流信号を第2の電
流、′亀圧変換器により第2直流レベルに固定した第2
電圧信号に変換する。
Next, a square calculator having a level shift stage in the opposite direction to this level shift stage calculates the square of the first child pressure signal to output a second current signal, and this second current signal is used as a second current signal. ,' a second DC level fixed by a tortoise pressure transducer.
Convert to voltage signal.

さらに、積分器はこの第2S圧信号を基準電圧をベース
として比較積分して利得信号を出力する。
Further, the integrator compares and integrates the second S pressure signal with reference to the reference voltage, and outputs a gain signal.

そして、利得制御変換器は、この第1直流レベルをベー
スとした第1電圧信号と、第2直流レベルをベースとし
た利得信号かそれぞれ入力されて、第1電圧信号に対し
て利得信号により発振ループのループゲインか1となる
ように制御してwJ@信号として振動子に出力する。
Then, the gain control converter receives a first voltage signal based on the first DC level and a gain signal based on the second DC level, and oscillates based on the gain signal with respect to the first voltage signal. The loop gain of the loop is controlled to be 1 and output as a wJ@ signal to the vibrator.

〈実施間〉 第1図は本発明の全体構成を示すブロック図である。〈Performance period〉 FIG. 1 is a block diagram showing the overall configuration of the present invention.

■、2は振動子10の出力端から入力される入力電圧で
あり、この入力電圧VL2は2次測に中点を持つトラン
スT1を介して電圧/を流変換器15に交流電圧ei2
として入力される。このトランスT1の中点には第1基
4!電圧VS+が印加されている。この電圧/SS突変
換器5は交流電圧ei2を交流電流11に変換して次段
の電流/電圧変換器16に出力する。
2 is an input voltage input from the output end of the vibrator 10, and this input voltage VL2 is passed through a transformer T1 having a midpoint in the secondary measurement to a voltage / current to the AC voltage ei2 to the converter 15.
is entered as . At the midpoint of this transformer T1 is the first group 4! Voltage VS+ is applied. This voltage/SS converter 5 converts the AC voltage ei2 into an AC current 11 and outputs it to the current/voltage converter 16 at the next stage.

電流/電圧変換器16は、非反転入力端(+)に第1基
卓電圧Vs+か印加され出力端と反転入力*(−)との
間に帰還抵抗R1が接続された演算増幅器Q7で構成さ
れ、この反転入力端(−)に交流電流i、を流して直流
レベルが第1基準電圧VS+に固定された交流電圧vo
+(=i、R)に変換する。
The current/voltage converter 16 is composed of an operational amplifier Q7 to which the first base voltage Vs+ is applied to the non-inverting input terminal (+) and a feedback resistor R1 is connected between the output terminal and the inverting input *(-). An alternating current i is applied to this inverting input terminal (-) to produce an alternating current voltage vo whose direct current level is fixed at the first reference voltage VS+.
Convert to +(=i, R).

この交流重圧VOIは、直流レベルが第1基準電圧VS
+に設定され交流電圧VOIの二乗を演算して交流@ 
a i 2として出力する二乗演算器17に入力される
This AC heavy pressure VOI has a DC level equal to the first reference voltage VS.
It is set to +, and the square of the AC voltage VOI is calculated and the AC @
It is input to the square calculator 17 which outputs it as a i 2.

電流/電圧変換器18は、非反転入力端(+)に第2J
!:準電圧VS2が印加され出力端と反転入力@ (−
)との間に帰還抵抗R2とコンデンサC2との並列回路
が接続された演算増幅器0日で構成され、この反転入力
端(−)に交流電流12を流して直流レベルが第1基準
電圧VS2に固定された直流電圧V02に変換して出力
する。
The current/voltage converter 18 has a second J at its non-inverting input terminal (+).
! : Quasi voltage VS2 is applied and the output terminal and inverting input @ (-
), a parallel circuit of a feedback resistor R2 and a capacitor C2 is connected between the operational amplifier 0, and an AC current 12 is passed through the inverting input terminal (-) to bring the DC level to the first reference voltage VS2. It is converted into a fixed DC voltage V02 and output.

この直流電圧v02は、非反転入力端(+)に基準電圧
vRが印加され出力端と反転入力端(どの間にコンデン
サC3が接続された積分器1つの抵抗R3に入力され、
ここで基準電圧vQと直流電圧V。2とが等しくなるよ
うに利得電圧VGが出力される。
This DC voltage v02 is inputted to a resistor R3 of an integrator with a capacitor C3 connected between the output terminal and the inverting input terminal (between which the reference voltage vR is applied to the non-inverting input terminal (+),
Here, the reference voltage vQ and the DC voltage V. The gain voltage VG is output so that 2 is equal to 2.

20は利得制御変換器であり、ここには第1基準電圧V
SIが設定されると共に交流電圧VO+が入力され、こ
の第1基準電圧VS+をベースとしてこの交流電圧VO
+に対応した交流電流i3に変換されて出力される。
20 is a gain control converter, in which the first reference voltage V
When SI is set, AC voltage VO+ is input, and this AC voltage VO+ is set based on this first reference voltage VS+.
It is converted into an alternating current i3 corresponding to + and output.

この場合に、この変換利得は積分器19の利得電圧Vc
により第2基準電圧VS2をベースとして変更される。
In this case, this conversion gain is the gain voltage Vc of the integrator 19
is changed based on the second reference voltage VS2.

利得制御変換器20の出力端に得られる交流電流i3は
一端に第2基21!電圧VS2が印加されたトランスT
2の@端に流され、その2次側から振動子10の入力抵
抗R9に電流信号として流され) 交流電圧VO2を発生させ、これにより振動子10は励
振される。
The alternating current i3 obtained at the output end of the gain control converter 20 is connected to the second group 21! at one end. Transformer T to which voltage VS2 is applied
2 and is passed as a current signal from the secondary side to the input resistor R9 of the vibrator 10) to generate an alternating current voltage VO2, thereby exciting the vibrator 10.

以上のようにして、振動子10を含む電圧/電流変換器
15、電流/電圧変換器16、利得制御変換器20など
で構成されるメインの発振ループにより自励発振が持続
されるが、この場合に二乗演算器17、電流/電圧変換
器18、積分器19などで構成される利得信号を発生さ
せる利得信号発生回路により自励発振回路の振幅を一定
に保持して安定な発振を継続させる。
As described above, self-excited oscillation is sustained by the main oscillation loop composed of the voltage/current converter 15 including the vibrator 10, the current/voltage converter 16, the gain control converter 20, etc. In this case, the amplitude of the self-excited oscillation circuit is maintained constant by a gain signal generation circuit that generates a gain signal, which is composed of a square calculator 17, a current/voltage converter 18, an integrator 19, etc., and stable oscillation is continued. .

次に、以上のように構成された各ブロックを含む詳細な
回路について第2図と第3図を用いて説明する。第2図
はメインの発振ループを構成する回路図、第3図は利得
信号発生回路を構成する回路図である。
Next, a detailed circuit including each block configured as described above will be explained using FIGS. 2 and 3. FIG. 2 is a circuit diagram configuring the main oscillation loop, and FIG. 3 is a circuit diagram configuring the gain signal generation circuit.

まず、第2図における電圧/電流変換器15の回路の詳
細について説明する。
First, the details of the circuit of the voltage/current converter 15 in FIG. 2 will be explained.

交流電圧ej2は差動増幅器A1とA2の非反転入力端
(+)の間に印加され、これ等の出力端はトランジスタ
Q+oとQ++のベースに接続され、これ等のエミッタ
はそれぞれ差動増幅器A1とA2の反転入力端(−)に
接続されると共に抵抗R4で接続されている。
An alternating current voltage ej2 is applied between the non-inverting inputs (+) of the differential amplifiers A1 and A2, the outputs of which are connected to the bases of the transistors Q+o and Q++, the emitters of which are respectively connected to the differential amplifier A1. and the inverting input terminal (-) of A2, and are connected through a resistor R4.

トランジスタQ1゜とQ++のエミッタはそれぞれ定電
流源CCコとCC4により同一の定を流I8+でバイア
スかがけられ、そのコレクタはそれぞれ定電流2IBI
を持つ定電流源CC5とCC6の一端に接続されその他
端はいずれも正電源+Vccに接続されている。
The emitters of transistors Q1° and Q++ are biased at I8+ by constant current sources CCco and CC4, respectively, and their collectors are biased by constant current 2IBI, respectively.
It is connected to one end of constant current sources CC5 and CC6, and the other ends are both connected to the positive power supply +Vcc.

ベースか共に第2基準憲圧Vs2(Vs、<VS2<V
CC)にレベルシフトされたトランジスタQ+aとQ1
0のエミッタは、それぞれトランジスタQ+oとQ++
のコレクタに接続され、トランジスタQ+2とQ10の
コレクタは、それぞれトランジスタQ+aとQ10で構
成されたカレントミラー回路に接続されている。そして
、トランジスタQ15のコレクタから入力電圧VL2を
交流電流i、に変換した出力として取り出す。
Second standard constitutional pressure Vs2 (Vs, <VS2<V
CC) level-shifted transistors Q+a and Q1
The emitters of 0 are transistors Q+o and Q++, respectively.
The collectors of transistors Q+2 and Q10 are connected to a current mirror circuit formed of transistors Q+a and Q10, respectively. Then, input voltage VL2 is converted into alternating current i and output from the collector of transistor Q15.

次に、以上のように構成された電圧/電流変換器15の
動作について説明する。
Next, the operation of the voltage/current converter 15 configured as above will be explained.

差動増幅器A、とA2の非反転入力端(+)には入力電
圧V72が印加されるが、これ等の差動増幅器A、とA
2は抵抗R4に入力電圧V、か印加された状態で平衡す
るので、抵抗R4に流れる交a電流iχは次式で示され
る。
Input voltage V72 is applied to the non-inverting input terminals (+) of differential amplifiers A and A2;
2 is balanced when the input voltage V is applied to the resistor R4, so the alternating current iχ flowing through the resistor R4 is expressed by the following equation.

i x ”Vj 2 /R4=・(11)従って、トラ
ンジスタQ、。、Ql、のエミyりには、それぞれ(I
B1+tχ)、(Ia+iχ)のエミッタ電流が流れ、
これ等のトランジスタの増幅率が大きいものとすれば、
これ等のトランジスタのコレクタにも同様なコレクタ電
流が流れる。
i x "Vj 2 /R4=・(11) Therefore, the emitters of transistors Q, ., Ql, each have (I
B1+tχ), (Ia+iχ) emitter current flows,
Assuming that the amplification factor of these transistors is large,
A similar collector current flows through the collectors of these transistors.

一方、定44流源CC,、CC,はそれぞれ2IB、の
定を流を流しているので、トランジスタQ、2とQl3
のエミッタにはそれぞれ(fatiχ)、(Ia++l
x)のエミッタ電流が流され、コレクタにも同様なコレ
クタ電流として流される。トランジスタQ+2とQl3
のコレクタにはトランジスタQ14とQ+sで構成され
たガレントミラー回路が接続されているので、トランジ
スタQ15のコレクタにはトランジスタQ+aのコレク
タS流(Ia+   fχ)をコピーしたコレクタS流
か流される。その結果、次段の電流/電圧変換器16に
流される交流電流11はi、=2iχ      ・・
・(12)となる。
On the other hand, the constant 44 current sources CC, , CC, each flow a constant current of 2IB, so the transistors Q,2 and Ql3
The emitters of (fatiχ) and (Ia++l
An emitter current of x) is caused to flow, and a similar collector current is caused to flow to the collector. Transistors Q+2 and Ql3
Since a gallent mirror circuit composed of transistors Q14 and Q+s is connected to the collector of transistor Q15, a collector S current that is a copy of the collector S current (Ia+fχ) of transistor Q+a is passed through the collector of transistor Q15. As a result, the alternating current 11 flowing to the next stage current/voltage converter 16 is i,=2iχ...
・(12) becomes.

また、電流/電圧変換器16の抵抗R1にはこの交流電
流i、が流されるので、その出力端に生じる交流電圧V
O+は Vo + = l 1R1= 2 i X R1となり
、(11)式を用いて Vo 、=2Vj 2 R+ /R4−(13)を得る
Also, since this alternating current i is passed through the resistor R1 of the current/voltage converter 16, the alternating current voltage V generated at its output terminal
For O+, Vo + = l 1R1 = 2 i

この場合、この交流電圧VO+は、演算増幅器Q7の仮
想接地の作用により常に第1基準電圧VS、をベースと
して動作するので、交流電圧V0、はそのそまま利得制
御変換器20に入力することができる。
In this case, the AC voltage VO+ always operates based on the first reference voltage VS due to the effect of the virtual grounding of the operational amplifier Q7, so the AC voltage V0 cannot be directly input to the gain control converter 20. can.

次に、利得制御変換器20の回路の詳細について説明す
る。
Next, details of the circuit of the gain control converter 20 will be explained.

トランジスタQ+ s −Q+ vのエミッタは共通に
接続され、この共通接続点はバイアス電流として定童流
IB2を流す定電流源CCvに接続され、トランジスタ
(haのベースには交流電圧VO+か、トランジスタQ
+tのベースには第1基準電圧VSIかそれぞれ印加さ
れている。
The emitters of the transistors Q+ s -Q+ v are connected in common, and this common connection point is connected to a constant current source CCv that flows a constant current IB2 as a bias current.
A first reference voltage VSI is applied to the base of +t.

トランジスタ(h 8− (h sは一対の差動増幅器
として構成され、これ等のエミッタはトランジスタQC
sのコレクタと接続されている。またトランジスタQ2
 o 、 Q2 + も一対の差動増幅器として構成さ
れ、これ等のエミッタはトランジスタQ+vのコレクタ
と接続されている。そして、トランジスタQ+sとQ2
゜のベースは第2基準電圧VS2に固定され、トランジ
スタQtsとQ2、のベースには積分器19からの利得
電圧Vcが印加されている。
Transistors (h 8- (h s are configured as a pair of differential amplifiers, their emitters are connected to transistors QC
It is connected to the collector of s. Also, transistor Q2
o and Q2 + are also configured as a pair of differential amplifiers, the emitters of which are connected to the collector of transistor Q+v. And transistors Q+s and Q2
The base of the transistor Qts is fixed to the second reference voltage VS2, and the gain voltage Vc from the integrator 19 is applied to the bases of the transistors Qts and Q2.

トランジスタQ+sとQ20のコレクタはそれぞれトラ
ンジスタQ22とQ23で構成されたカレントミラー回
路を介して、トランジスタQ+sとQ2+のコレクタは
それぞれ直接正雷源+VcCに接続されている。
The collectors of transistors Q+s and Q20 are each directly connected to the positive lightning source +VcC via a current mirror circuit formed of transistors Q22 and Q23, respectively.

そして、交流S流i3はトランジスタQ2゜のコレクタ
から一端が第2基準電圧VS2に接続されたトランスT
2の他端に流されてその2次側から振動子10に出力さ
れる。
The AC current i3 is transmitted from the collector of the transistor Q2 to the transformer T whose one end is connected to the second reference voltage VS2.
2 and is output to the vibrator 10 from its secondary side.

次に、以上のように1mされた利得制御変換器20の動
作について説明する。
Next, the operation of the gain control converter 20 with a length of 1 m as described above will be explained.

電流/電圧変換器16の出力である微小な交流電圧VO
IかトランジスタQ+sのベースに印加されることによ
り、トラン′シ゛スタQ+6とQ+vのコレクタには交
流電流+iy+ と−’1’l+の変化が生じるか、こ
れ等の交流th流は相互コンダクタンスをgILとすれ
ば次式で示される。
The minute AC voltage VO that is the output of the current/voltage converter 16
By applying I to the base of transistor Q+s, changes of alternating currents +iy+ and -'1'l+ occur in the collectors of transistors Q+6 and Q+v, or these alternating currents change the transconductance to gIL. Then, it is shown by the following equation.

iy+=gtVo+/2 −−−<+4)fりし、 gw−Is 2 /2V7   ・・ (15)である
iy+=gtVo+/2 ---<+4)f, gw-Is 2 /2V7 (15).

次に、トランジスタQ+aとQ+s りに流れる交流を流の和の電流がi) ジスタQ+aのベースに利得電圧VG の各エミッ 、でトラン が印加され ているときには、交it流iy+に対してトランジスタ
Q、8のエミッタに流れる交流のエミ/り電流iy2は
、次式で与えられる。
Next, when the sum of currents of alternating currents flowing through transistors Q+a and Q+s is applied to each emitter of gain voltage VG to the base of transistor Q+a, then transistor Q , 8 is given by the following equation.

1y2=iy+ /’[1+exp (VG/VT )
コ・・・(16) このエミッタS流iy2は同時にコレクタにらコレクタ
To a + i y 2として流れる。
1y2=iy+ /'[1+exp (VG/VT)
(16) This emitter S flow iy2 simultaneously flows from the collector as collector To a + i y 2.

一方、トランジスタQ1gのコレクタにはトランジスタ
Q+6のコレクタ電流iy2が増加したと同量のコレク
タ電流iy2の減少を伴なって流れるか、このコレクタ
電流−1y2はカレントミラー回路のトランジスタQ2
2のコレクタに流れ、この電流がトランジスタQ23の
コレクタにコピされてコレクタ電流−1y2として流れ
る。トランジスタQ+8と(hsの場合と同様にしてト
ランジスタQ20のコレクタには+iy2のコレクタ電
流が流れる。
On the other hand, whether the collector current iy2 of transistor Q+6 flows through the collector of transistor Q1g with a decrease in collector current iy2 equal to the increase in collector current iy2 of transistor Q+6, or this collector current -1y2 flows through transistor Q2 of the current mirror circuit.
This current is copied to the collector of transistor Q23 and flows as collector current -1y2. As in the case of transistors Q+8 and (hs), a collector current of +iy2 flows through the collectors of transistors Q20.

従って、交流電流i3は、 13=2iy2       ・・・〈17〉となる。Therefore, the alternating current i3 is 13=2iy2...<17>.

この式に(14)、(16)式を代入してj:i =g
11v01 / [1+exp(VG /VT )] 
     −(18)となる。このため、交流電流i3
は利得電圧Vcによりその大きさが制御される。
Substituting equations (14) and (16) into this equation, j:i = g
11v01 / [1+exp (VG /VT)]
−(18). Therefore, the alternating current i3
The magnitude of is controlled by the gain voltage Vc.

次に、第3図における利得信号発生回路の詳細について
説明する。利得信号発生回路は二乗演算器17、電流/
重圧変換器18、積分器19などで構成されるが、まず
二乗演算器17の回路の詳細について説明する。
Next, details of the gain signal generation circuit shown in FIG. 3 will be explained. The gain signal generation circuit includes a square calculator 17, a current/
Although it is composed of a pressure converter 18, an integrator 19, etc., the details of the circuit of the square calculator 17 will be explained first.

トランジスタQ2 a 、Q25は一対の差動増幅器と
して構成され、これ等のエミッタは定電流IB3を流す
t流源CC日に接続されている。また、トランジスタQ
2 e 、Q2 ?も一対の差動増幅器として構成され
、これ等のエミッタは定電流I。
Transistors Q2 a and Q25 are configured as a pair of differential amplifiers, and their emitters are connected to a current source CC through which a constant current IB3 flows. Also, transistor Q
2 e, Q2? are also configured as a pair of differential amplifiers, whose emitters carry a constant current I.

3を流す電流源CC9に接続されている。そして、トラ
ンジスタQ25とQ26のベースは第1基準電圧VS+
に固定され、トランジスタQ24とQ27のベースには
電流/電圧変換器16の出力である交流電圧VOIが印
加されている。
3 is connected to a current source CC9. The bases of transistors Q25 and Q26 are connected to the first reference voltage VS+.
The AC voltage VOI, which is the output of the current/voltage converter 16, is applied to the bases of the transistors Q24 and Q27.

トランジスタQ2 a 、Q25のコレクタはベスか共
通でダイオード接続されたトランジスタQ28、Q2Q
のエミッタにそれぞれ接続され、これ等のコレクタは抵
抗R4を介して正電源÷VCCに接続されている。
The collectors of transistors Q2a and Q25 are diode-connected transistors Q28 and Q2Q.
, and their collectors are connected to the positive power supply ÷VCC via a resistor R4.

また、トランジスタQ3 o 、 Q3 +は差動増幅
器として構成されこれ等のエミッタはトランジスタQ2
6のコレクタと、トランジスタQ32−Q33も差動増
幅器として構成されこれ等のエミッタはトランジスタQ
2?のコレクタとそれぞれ接続されている。
Also, transistors Q3 o and Q3 + are configured as a differential amplifier, and their emitters are connected to transistor Q2
The collectors of transistors Q32 and Q33 are also configured as differential amplifiers, and their emitters are connected to transistors Q32 and Q33.
2? are connected to the respective collectors.

そして、トランジスタQ3+ とQ32のベースはトラ
ンジスタQ25のコレクタに、トランジスタQコ。とQ
33のベースはトランジスタQ24のコレクタにそれぞ
れ接続されている。
The bases of transistors Q3+ and Q32 are connected to the collector of transistor Q25, and the bases of transistors Q3+ and Q32 are connected to the collector of transistor Q25. and Q
The bases of transistors 33 and 33 are respectively connected to the collectors of transistors Q24.

トランジスタQ30とQ32のコレクタはそれぞれトラ
ンジスタQ34とQ35で構成されたカレントミラー回
路のトランジスタQ34を介して、トランジスタQ3+
 とQ33のコレクタはトランジスタQ35を介してそ
れぞれ正電源+VCCに接続されている。そして、出力
の交流量a i 2はトランジスタQ3+ とQ33の
コレクタから取り出される。
The collectors of transistors Q30 and Q32 are connected to transistor Q3+ through transistor Q34 of a current mirror circuit composed of transistors Q34 and Q35, respectively.
The collectors of Q33 and Q33 are each connected to the positive power supply +VCC via a transistor Q35. Then, the output alternating current amount a i 2 is taken out from the collectors of transistors Q3+ and Q33.

次に、以上のように構成された二乗演算器17の動作に
ついて説明する。
Next, the operation of the square calculator 17 configured as above will be explained.

1〜ランジスタQ2 a 、Q25のコレクタに流れる
t流は、全体としてそれぞれ(IQ3〒iz)、(Ia
3  iz)となり、トランジスタQ2g、Q2?のコ
レクタに流れる$流は、全体としてそれぞれ(Ia3 
 iz)、(Ia3 +i2 )となるが、交流電圧V
OIによるt流変動i2だけを考慮すれば、相互コンダ
クタンスをgt−としてiz :gt −Vo 1/ 
2 = (Ia 3 /2VT ) Vo + /2・・・
(19) となる。
The t currents flowing to the collectors of transistors Q2 a and Q25 as a whole are (IQ3〒iz) and (Ia
3 iz), and the transistors Q2g, Q2? As a whole, the $ flow flowing to the collectors of (Ia3
iz), (Ia3 + i2), but the AC voltage V
If only the t flow fluctuation i2 due to OI is considered, iz :gt −Vo 1/ with mutual conductance gt−
2 = (Ia 3 /2VT) Vo + /2...
(19) becomes.

ここで、(4)式を導いたときと同様にして、トランジ
スタQ2 a 、Q2 sのコレクタ電流(■a3+i
z)、(Ia3   tz)とトランジスタQコ01Q
31 、Qコ2、Qコ、のコレクタ電流I5.I?、I
6、Iaとの関係を求めると、(I s : ” 12
 ) /’ I 83I ? 、”’ (I B 3 
  i 2 )I6/(Ia3 fiz )   ・・
・(20)と (Ia3   iz)/IB 3 I 5  、・”  (I a  :l   i z 
 )=I4 /′ (Ia3  fiz)    ・・
・ (21〉となる。また、トランジスタQ35のコレ
クタ憲a I 8はトランジスタQ34のコレクタ″S
流(I5TI6)をコピーした関係にあるので1B=I
5+Ig       ・・・(22)となる。
Here, in the same way as when formula (4) was derived, the collector currents of transistors Q2 a and Q2 s (■a3+i
z), (Ia3 tz) and transistor Qco01Q
31, collector current I5 of Qco2 and Qco. I? , I
6. When finding the relationship with Ia, (I s : ” 12
) /'I 83I? ,”' (I B 3
i2)I6/(Ia3 fiz)...
・(20) and (Ia3 iz)/IB 3 I 5 ,・” (I a :l iz
)=I4/' (Ia3 fiz)...
・(21>) In addition, the collector of transistor Q35 is the collector of transistor Q34.
Since it is a copy of the current flow (I5TI6), 1B=I
5+Ig...(22).

ここで、出力S流をIoとすれば、(22)式の関係を
用いて I o = I a〒Iv   Ia I、l +I7  (I5 +Is )・・(23) を得る。
Here, if the output S flow is Io, then I o = I a〒Iv Ia I, l + I7 (I5 + Is ) (23) is obtained using the relationship of equation (22).

以上の(19)弐〜(21)式、(23)式のを用いて
出力型aIoを求めると、 Io =−4iz 2/Ia 3 となり、■。は交流量圧VQIに対応する交流電流12
としてえられる。従って、 i 2−4 i z ’ /’ I B 3  − <
 24 )となる。この式に(1つ)式の関係を用いる
と、i2=  4 E (Ia3 /’2Vt )VQ
 + /’2]2/’ I B 3 Is 3 (VQ + /’2VT ) 2・・ (2
5) となる。
When the output type aIo is calculated using the above equations (19)2 to (21) and (23), Io = -4iz 2 /Ia 3 , and ■. is the AC current 12 corresponding to the AC quantity pressure VQI
It can be obtained as Therefore, i 2-4 iz '/' I B 3 - <
24). Using the relationship of (one) equation in this equation, i2 = 4 E (Ia3 /'2Vt )VQ
+ /'2]2/' I B 3 Is 3 (VQ + /'2VT) 2... (2
5) It becomes.

この交流電流12か電流/電圧変換器18の抵抗R2に
流れるので、その出力端には次の直流電圧V02が発生
する。
Since this AC current 12 flows through the resistor R2 of the current/voltage converter 18, the next DC voltage V02 is generated at its output terminal.

\・′。2=−i2R2 R2Ia  3’  (Vo  +  /2VT  )
  ’・・・ (26) この直流電圧vo2は演算増幅器Q8の仮想接地により
第2基準電圧VS2を基準として動作するので、積分器
19を介して利得制御変換器20に直接入力することか
できる。
\・′. 2=-i2R2 R2Ia 3' (Vo + /2VT)
(26) Since this DC voltage vo2 operates based on the second reference voltage VS2 due to the virtual grounding of the operational amplifier Q8, it can be input directly to the gain control converter 20 via the integrator 19.

第4図は利得制御変換器の他の実施例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing another embodiment of the gain control converter.

第2図に示す利得制御変換器20のトランジスタQ+a
〜Q23て構成される回路は第3図にQ30〜Q35で
示す掛算器を用いて第4図に示すように構成しても良い
Transistor Q+a of gain control converter 20 shown in FIG.
.about.Q23 may be constructed as shown in FIG. 4 using multipliers shown as Q30 to Q35 in FIG.

また、第2図に示すトランスT1、T2は振動子10の
入出力間のt位を合わせるためのものであるので、いず
れか一方を省略しても良く、また容量結きとしても良い
Furthermore, since the transformers T1 and T2 shown in FIG. 2 are used to match the t position between the input and output of the vibrator 10, either one may be omitted, or a capacitive connection may be used.

なお、@流/′電圧変換器18はピーク検出回路を用い
る整流器として構成しても良い。
Note that the @current/'voltage converter 18 may be configured as a rectifier using a peak detection circuit.

〈発明の効果〉 以上、実施的と共に具体的に説明したように本発明によ
れは、自励発振回路を構成する主要な要素である電圧/
主流変換器から第1の電流/電圧変換器を介して出力さ
れる第1直流レベルを持つ第1電圧信号と、二乗演算器
から第2の電圧/電流変換器を介して出力される第2直
流レベルを持つ利得信号とを、これ等の第1、第2直流
レベルが設定された利得制御変換器に入力するようにし
たので、余分なレベルシフト回路を必要とすることなく
、このため低消費電流化を達成することができる。
<Effects of the Invention> As described above in detail and in detail, according to the present invention, the voltage/
A first voltage signal having a first DC level outputted from the mainstream converter via the first current/voltage converter, and a second voltage signal outputted from the square calculator via the second voltage/current converter. Since the gain signal having a DC level is input to the gain control converter in which the first and second DC levels are set, there is no need for an extra level shift circuit. It is possible to achieve lower current consumption.

また、S流増幅を効果的に用いているので、広帯域の自
励発振回路を実現することができる。
Furthermore, since S-flow amplification is effectively used, a wideband self-oscillation circuit can be realized.

これ等の効果により、自励発振を応用する2線式信号伝
送器などの、電力が制限されかつ高い周波数を取り扱う
伝送器に有効に応用することかできる。
Due to these effects, the present invention can be effectively applied to transmitters that have limited power and handle high frequencies, such as two-wire signal transmitters that apply self-excited oscillation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の全体構成を示すブロック図、第2図は
第1図におけるメインの発振ループを構成する回路図、
第3図は第1図における利得信号発生回路を構成する回
路図、第4図は第2図における利得制御変換器の他の構
成を示す回路図、第5図は従来の自励発振回路の構成を
示すブロック図、第6図は第5図に示す自励発振回路で
用いられる電圧増幅器の構成を示す回路図である。 10・・・振動子、11・・・可変利得増幅器、1誤差
増幅器、15・・・重圧、・′SS流膜換器168・・
・電流″重圧変換器、17・・二乗演算器、・・積5r
器、20・・・利得制御変換器。 代理ノ\   弁理士  小R信助 第 図 第 1゛〆1
FIG. 1 is a block diagram showing the overall configuration of the present invention, FIG. 2 is a circuit diagram configuring the main oscillation loop in FIG. 1,
Figure 3 is a circuit diagram configuring the gain signal generation circuit in Figure 1, Figure 4 is a circuit diagram showing another configuration of the gain control converter in Figure 2, and Figure 5 is a circuit diagram of a conventional self-excited oscillation circuit. FIG. 6 is a block diagram showing the configuration of a voltage amplifier used in the self-excited oscillation circuit shown in FIG. 5. 10... Vibrator, 11... Variable gain amplifier, 1 error amplifier, 15... Heavy pressure, 'SS flow membrane changer 168...
・Current pressure converter, 17...Squaring calculator,...Product 5r
20...Gain control converter. Agent\ Patent Attorney Shinsuke Ko R Diagram 1゛゛〆1

Claims (1)

【特許請求の範囲】[Claims] 振動子に励振信号が入力されて励振されこの励振によっ
て発生する出力信号を検出してこれを増幅手段により増
幅し前記励振信号として印加することにより前記振動子
の固有周波数をもって自励発振する自励発振回路におい
て、前記増幅手段はレベルシフト段を有し前記出力信号
を第1電流信号に変換して出力する第1の電圧/電流変
換器と、この第1電流信号を第1直流レベルに固定した
第1電圧信号に変換する第1の電流/電圧変換器と、前
記レベルシフト段とは逆方向のレベルシフト段を有し前
記第1電圧信号の二乗を演算して第2電流信号を出力す
る二乗演算器と、この第2電流信号を第2直流レベルに
固定した第2電圧信号に変換する第2の電流/電圧変換
器と、この第2電圧信号を基準電圧をベースとして比較
積分して利得信号を出力する積分器と、前記第1電圧信
号は前記第1直流レベルをベースとし前記利得信号は前
記第2直流レベルをベースとして演算され前記利得信号
により発振ループのループゲインが1となるように制御
して前記励振信号として出力する利得制御変換器とを具
備することを特徴とする自励発振回路。
Self-excitation in which an excitation signal is input to a vibrator to excite it, an output signal generated by this excitation is detected, amplified by an amplification means, and applied as the excitation signal to self-oscillate at the natural frequency of the vibrator. In the oscillation circuit, the amplifying means includes a first voltage/current converter having a level shift stage and converting the output signal into a first current signal and outputting the same, and fixing the first current signal at a first DC level. a first current/voltage converter for converting the voltage signal into a first voltage signal; and a level shift stage in the opposite direction to the level shift stage, and calculates the square of the first voltage signal to output a second current signal. a second current/voltage converter that converts this second current signal into a second voltage signal fixed at a second DC level; and a second current/voltage converter that compares and integrates this second voltage signal based on a reference voltage. the first voltage signal is calculated based on the first DC level, the gain signal is calculated based on the second DC level, and the loop gain of the oscillation loop is set to 1 by the gain signal; 1. A self-excited oscillation circuit, comprising: a gain control converter that controls the gain so that the excitation signal is controlled so as to output the excitation signal as the excitation signal.
JP1545090A 1990-01-25 1990-01-25 Self-excited oscillation circuit Expired - Lifetime JP2837211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1545090A JP2837211B2 (en) 1990-01-25 1990-01-25 Self-excited oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1545090A JP2837211B2 (en) 1990-01-25 1990-01-25 Self-excited oscillation circuit

Publications (2)

Publication Number Publication Date
JPH03220806A true JPH03220806A (en) 1991-09-30
JP2837211B2 JP2837211B2 (en) 1998-12-14

Family

ID=11889139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1545090A Expired - Lifetime JP2837211B2 (en) 1990-01-25 1990-01-25 Self-excited oscillation circuit

Country Status (1)

Country Link
JP (1) JP2837211B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441458B2 (en) * 2004-01-20 2008-10-28 Ngk Insulators, Ltd. Systems for measuring physical quantities
CN108365759A (en) * 2018-03-30 2018-08-03 佛山科学技术学院 A kind of current/voltage converter circuit
US10256771B2 (en) 2016-06-10 2019-04-09 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10333480B2 (en) 2016-06-10 2019-06-25 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10340850B2 (en) 2016-06-10 2019-07-02 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10355640B2 (en) 2016-06-10 2019-07-16 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10355641B2 (en) 2016-06-10 2019-07-16 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10476435B2 (en) 2016-06-10 2019-11-12 Fujitsu Limited Crystal oscillator, crystal resonator controlling method, and crystal resonator controlling device
CN108365759B (en) * 2018-03-30 2024-05-03 佛山科学技术学院 Current/voltage conversion circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735218B2 (en) * 2005-12-02 2011-07-27 横河電機株式会社 Self-excited oscillation circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441458B2 (en) * 2004-01-20 2008-10-28 Ngk Insulators, Ltd. Systems for measuring physical quantities
US10256771B2 (en) 2016-06-10 2019-04-09 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10333480B2 (en) 2016-06-10 2019-06-25 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10340850B2 (en) 2016-06-10 2019-07-02 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10355640B2 (en) 2016-06-10 2019-07-16 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10355641B2 (en) 2016-06-10 2019-07-16 Fujitsu Limited Crystal oscillator device and method of measuring crystal oscillator characteristic
US10476435B2 (en) 2016-06-10 2019-11-12 Fujitsu Limited Crystal oscillator, crystal resonator controlling method, and crystal resonator controlling device
CN108365759A (en) * 2018-03-30 2018-08-03 佛山科学技术学院 A kind of current/voltage converter circuit
CN108365759B (en) * 2018-03-30 2024-05-03 佛山科学技术学院 Current/voltage conversion circuit

Also Published As

Publication number Publication date
JP2837211B2 (en) 1998-12-14

Similar Documents

Publication Publication Date Title
US5942929A (en) Active phase splitter
JPS584851B2 (en) Shuuhasuuhenkanki
CN101663812A (en) By distortion trsanscondutor is carried out linearizing method and apparatus
US4117415A (en) Bridge amplifiers employing complementary transistors
JPH03220806A (en) Self-exciting oscillation circuit
EP0142081B1 (en) Signal processing circuit
JPH0152783B2 (en)
US4051446A (en) Temperature compensating circuit for use with a crystal oscillator
JP4735218B2 (en) Self-excited oscillation circuit
JP3184723B2 (en) Voltage controlled capacitors
JPS6396415U (en)
JP2004520779A (en) Frequency lock loop circuit, clock recovery circuit and receiver
GB2155216A (en) Oscillator having improved rejection of leveler-induced distortion
JP3874577B2 (en) Voltage controlled oscillator circuit
JPH0317455Y2 (en)
JP2520337B2 (en) Quadrature modulator
JPS58171105A (en) Amplitude modulator
JPH0120650Y2 (en)
JP3104324B2 (en) Multiplication circuit
JPS6223164Y2 (en)
JPH0326674Y2 (en)
JP2629380B2 (en) AGC circuit
RU1782333C (en) Quartz generator
JP2674096B2 (en) Multiplication circuit
JPS6243207A (en) Voltage controlled oscillator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12